JPH031205A - 電力増幅制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 モータ等を駆動する電力増幅器の回路方式に関し、 電力増幅器特性に柔軟性を持たせると共に不感帯を無く
することを目的とし、 パワートランジスタを主体とし制御入力に応じて負荷に
電流を出力する電力増幅部と該負荷に実際に流れた電流
を検出する電流検出部と、予め設定されたプログラムに
より動作するプロセッサと、プロセッサの出力する電力
増幅部の制御入力値をアナログ量に変換するＤ／Ａ変換
器と、プロセッサの出力する基準電圧設定値と前記電流
検出部の検出値とを比較する比較器とを備え、前記プロ
セッサは、入力された入力信号値に応じて、予め格納し
てある電圧・電流特性テーブルを参照して前記制御人力
値を出力すると共に、前記比較器の比較結果に応じて該
制御入力値を上若しくは下へ変化させるようプログラム
され、サンプリング周期毎に、負荷に実際に流れる電流
を、入力信号値に応じて前記電圧・電流特性に従った電
流値に制御するように構成する。

〔産業上の利用分野〕

本発明は、モータ等を駆動する電力増幅器の回路方式に
関する。

従来の電力増幅器回路はアナログフィードバック技術を
用いて構成されているのが一般であるが、電力増幅器特
性に柔軟性が無く、また不感帯が生ずる等の問題点があ
る。これらの問題点を解決する方式の実現が望まれてい
る。

［従来の技術］ 従来の電力増幅器回路は、アナログフィードバック技術
を用いて作られているのが一般である。

例えば、入力電圧１■に対して負荷にＩＡの電流が流れ
るようにする。この場合は、ＩＡ／Ｖの線形特性ができ
たことになる。

これを実現するために、第５図に示すように、実際に負
荷に流れる電流を電圧に変換して検出し、これを比較器
によって入力端子と比較する。もし差があれば、この比
較器出力（誤差電圧）を増幅器にフィードバックして一
定電流が流れるようにする。第５図では、入力電圧はデ
ィジタル値であり、入力電圧はＤ／Ａ変換器（ディジタ
ル／アナログ変換器）でアナログ量に変換した後、比較
器及び増幅器に入力されている。

〔発明が解決しようとする課題〕

上記のアナログフィードバックによる電力増幅器回路で
は、次のような問題点がある。

（１）全てアナログ回路によって作られているので、ト
ランジスタやコンデンサ、ダイオードに応答の遅れがあ
る。

（２）入力電圧の低いところでは不感帯が生ずる。これ
は、トランジスタには、ベース・エミッタ間電圧に闇値
があり、通常　０．６　Ｖ〜０．７ｖ以下では電流が流
れない。従って、入力電圧−出力電流特性は第６図に破
線で示す形とはならず、実線で示すような形となり不感
帯ａが生ずるものである。

（３）全てハードウェア（回路素子）による回路であり
、電圧・電流の変換特性は回路素子の値によって決まり
、柔軟性が無い。例えばＬＡ／Ｖの入力電圧−出力電流
特性を１゜２Ａ／Ｖに変えるには回路素子の変更が必要
である。

（４）さらに、非線形特性を作るには、回路素子の値の
設定が難しく、設計が複雑になるので、非線形特性を作
る上では不向きである。

本発明が解決しようとする課題は、このような従来の問
題点を解消した電力増幅器回路方式を提供することにあ
る。

〔課題を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図において、１は電力増幅部であり、パワートランジス
タを主体とし入力制御電圧に応じて負荷に電流を出力す
る。

２は電流検出部であり、負荷に実際に流れた電流を検出
する。

３はプロセッサであり、予め設定されたプログラムによ
り動作する。プロセッサ３のプログラムは、入力された
入力信号値に応じて、入力信号値に対応した電力増幅部
ｌの制御入力値を格納したテーブルを参照し、該電力増
幅部制御入力値を出力すると共に、比較器５の比較結果
出力に応じて前記制御入力値を上若しくは下へ変化させ
るよう動作する。

４はＤ／Ａ変換器であり、プロセッサ３の出力する電力
増幅部１の制御入力値をアナログ量に変換する。

５は比較器であり、前記プロセッサ３の出力する基準電
圧設定値と前記電流検出部２の検出値を比較し比較結果
を出力する。

第１図（ａ）は、アナログ比較器５による方式を示し、
６はプロセッサ３の出力をアナログ量に変換するＤ／Ａ
変換器である。

第１図（ｂ）は、ディジタル比較器５′による方式を示
し、７は電流検出部２の検出出力をディジタル値に変換
するＡ／Ｄ変換器である。

〔作　用〕

本発明では、従来の電力増幅器回路のアナログによる負
荷電流フィードバック部を、マイクロプロセッサを含む
ディジタル信号処理部に置き換えたものであり、入力電
圧−出力電流特性の発生もここで行われる。

第１図（ａ）に示すアナログ比較器方式では、比較器５
において、電流検出部２の検出値とプロセッサ３の出力
した基準電圧設定値が比較される。比較結果はプロセッ
サ３に入力される。Ｄ／Ａ変換記憶６は前記基準電圧設
定値をアナログ量に変換する動作を行う。比較の結果、
電流検出部２の検出値の方が小さければ、プロセンサ３
は電力増幅部１の制御入力値を少し上げる。電流検出部
２の検出値の方が大きければ少し下げる。

第１図（ｂ）に示すディジタル比較器方式では、比較器
５°において、電流検出部２の検出値をＡ／Ｄ変換器７
で変換したディジタル値と、プロセッサ３の出力した基
準電圧設定値とが比較され、比較結果はプロセッサ３に
入力される。プロセッサ３の動作はアナログ比較器方式
の場合と同じである。

以上の動作により、比較器により比較する両信号の差は
ゼロに近づき、負荷に実際に流れる電流は、プロセッサ
３が入力信号に応して入力電圧出力電流特性から読み出
した期待値に制御される。

プロセッサ３（メモリも含めている）に格納しておく入
力電圧−出力電流特性として、非線形特性を含めて任意
の特性が可能であり、この入力電流−出力電流特性テー
ブルを入れ換え、若しくは修正することにより任意の特
性に変更することができる。

また、電力増幅部１の制御入力値として、入力電圧値の
小さいところでは、例えばトランジスタのベース−エミ
ッタ間電圧闇値を０．６　Ｖとすると、プラス側では制
御入力値ΔＥとすべきところを０．６Ｖ＋ＡＥとし、マ
イナス側では一ΔＢ−０．６Ｖとするよう予めテーブル
を作っておくことによって、前述の不感帯を無くするこ
とができる。

〔実施例〕

第２図は、本発明の一実施例の回路構成図である。

図において、１１〜１８は電力増幅部を構成するトラン
ジスタである。

２０は電流検出部を構成する電流検出抵抗である。

３０はマイクロプロセッサ（ＭＰＵ）であり、内蔵する
プログラムによってディジタル信号処理部を制御する。

４０はＤ／Ａ変換器（Ｄ／Ａ　Ｎｏ、１）であり、マイ
クロプロセッサ３０の出力をアナログ量に変換し電力増
幅部に入力する。

６１はＤ／Ａ変換器（Ｄ／Ａ　Ｎｏ、２）であり、マイ
クロプロセッサ３０の出力する負荷電流上限値をアナロ
グｔ１．４に変換する。

５１は比較器（ＣＯＩ）であり、電流検出部検出出力と
Ｄ／Ａ変換器６１の出力Ｉ８とを比較し、比較結果をマ
イクロプロセッサ３０に入力する。

６２はＤ／Ａ変換器（Ｄ／Ａ　Ｎα３）であり、マイク
ロプロセッサ３０の出力する負荷電流下限値をアナログ
量■、に変換する。

５２は比較器（ＧＯ２）であり、電流検出部検出出力と
Ｄ／Ａ変換器６２の出力！、とを比較し、比較結果をマ
イクロプロセッサ３０に入力する。

８０は電力増幅器に対する負荷（モータＭ）である。

コンデンサ９１、抵抗９２、演算増幅器９３および抵抗
９４．９５はフィルタ部を構成し、電流検出抵抗２０の
検出した検出信号の位相補償を行い、フィードバックに
よる電力増幅部の発振を防止する。

Ｄ／Ａ変換器４０の出力である電力増幅部制御人力は抵
抗１１３を通してトランジスタ１１および１２のベース
に入力される。トランジスタ１１および１２はプッシュ
プル増幅器を構成し、制御入力電圧がプラスのときはト
ランジスタ１１が増幅し、マイナスのときはトランジス
タ１２が増幅する。

トランジスタ１１の出力はトランジスタ１３のベースに
入力されて増幅され、その出力はダイオード１１１を通
じてパワートランジスタ１５にベース電流を流し、その
出力がパワートランジスタ１７にベース電流を流す。

パワートランジスタ１７の出力電流は負荷（モータＭ）
８０に流れ、電流検出抵抗２０を通じて接地される。同
様に、トランジスタ１２の出力はトランジスタ１４のベ
ースに入力されて増幅され、その出力はダイオード１１
２を通じてパワートランジスタ１６からベースに電流を
流し、その出力がパワートランジスタ１８にベース電流
を流す。

パワートランジスタ１８の出力電流は、接地から電流検
出抵抗２０を通じて負荷８０に流れ、コレクタに入る。

このように、電力増幅部制御入力電圧がプラスのときは
、トランジスタ１１．１３．１５．１７によって増幅し
て負荷８０に順方向電流を流し、電力増幅部制御入力電
圧がマイナスのときは、トランジスタ１２、１４．１６
．１８によって増幅して負荷８０に逆方向電流を流す。

マイクロプロセッサ３０（メモリを含む）には、電力増
幅器特性テーブルが格納してある。電力増幅器特性テー
ブルは、入力信号に対応した負荷電流上限値および負荷
電流下限値、ならびに電力増幅部の制御入力値が記載し
てある。

第３図は、本発明の一実施例の動作を示すフローチャー
トである。

以下、フローチャートの処理ステップを追ってその動作
を説明する。

■上位装置から与えられる入力信号値を読む。

■電力増幅器特性テーブルを参照し、入力信号値に対応
する負荷電流上限値および負荷電流下限値、ならびに電
力増幅部制御入力値を読み出す。

■Ｄ／Ａ変換器６１に負荷電流上限値を設定し、Ｄ／Ａ
変換器６２に負荷電流下限値を設定する。

■Ｄ／Ａ変換器４０に電力増幅部制御入力値を設定する
。Ｄ／Ａ変換器４０はこれをアナログ量に変換して電力
増幅部１１〜１１４に入力する。

■Ｄ／Ａ変換器６２の出力■、と負荷電流検出値とを比
較する比較器５２の比較結果が、負荷電流〉ＩＬであれ
ば、ステップ■へ進み、そうでなければステップ■へ飛
ぶ。

■Ｄ／Ａ変換器６１の出力１．と負荷電流検出値とを比
較する比較器５１の比較結果が、負荷電流〈■、であれ
ば、ステップ■へ進み、そうでなければステップ■へ飛
ぶ。

■電力増幅部制御入力電圧を、予め設定した一定値だけ
上げてステップ■へ戻る。

■電力増幅部制御入力電圧を、予め設定した一定値だけ
下げてステップ■へ戻る。

■上位装置の制御による電力増幅器の駆動時間が終了し
たならば、動作を終了する。そうでないならばステップ
［相］へ飛ぶ。

［相］上位装置からの次の入力信号を読み、ステップ■
へ戻る。

第４図は、本発明の一実施例による動作状態例を示す図
である。

本例では、入力信号は第４図（ａ）に示すように、は〜
°一定の率で上昇し成る一定値に落ち着く形となってい
る。

マイクロプロセッサは、この入力信号値を一定の時間間
隔で読み、この入力信号値に対応する負荷電流上限値１
．および下限値Ｉ、の範囲に納まるように制御する。例
えば時刻ｔｌで入力信号値を読み、負荷電流がこの入力
信号値に対応する■□および■１の間に納まるように制
御する。次いで、時刻Ｌ２で入力信号値を読み同様に制
御する。第４図（ｂ）は、第４図（ａ）で示した円内を
拡大して示したものである。

〔発明の効果］ 以上の説明から明らかなように本発明によれば、電力増
幅器特性の不感帯を無くすることが出来、電力増幅器の
入力電圧−出力電流特性を、テープルの入れ換え又は修
正によって簡単に変更することが出来、また非線形特性
を簡単に実現することが可能になるという著しい効果が
ある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例の回路構成図、第３図は本発明の一実施例
の動作を示すフローチャート、 第４図は本発明の一実施例による動作状態例を示す図、 第５図はアナログフィードバックを持つ電力増幅器回路
を示す図、 第６図は入力電圧−出力電流特性の不感帯を示す図であ
る。 図において、 １は電力増幅部、　　　　　２は電流検出部、３．３０
はプロセッサ、 ４、　６．４０．６１．６２はＤ／Ａ変換器（ラッチ回
路を含む）、 ５、　５’、５１．５２は比較器、 ７はＡ／Ｄ変換器（ラッチ回路を含む）、１１〜１８は
トランジスタ、 １９、１１０．１１１．１１２はダイオード、１１３、
１１４は抵抗、　　　　２０は電流検出抵抗、８０は負
荷（モータ）、　　９１はコンデンサ、９２、９４．９
５は抵抗、　　　９３は演算増幅器、を示す。 （ａ） 本発明の構成を示すブロック図 第１図 第 図 し２ （ａ） ｚ （ｂ） オ写Ｕ男の＝り坊総１にこよる￥Ｍ′目月刺ン）陀ガ１
１羽第 図

Claims (1)

1. 【特許請求の範囲】 パワートランジスタを主体とし制御入力に応じて負荷に
   電流を出力する電力増幅部（１）と、該負荷に実際に流
   れた電流を検出する電流検出部（２）と、 予め設定されたプログラムにより動作するプロセッサ（
   ３）と、 プロセッサ（３）の出力する電力増幅部（１）の制御入
   力値をアナログ量に変換するＤ／Ａ変換器（４）と、 プロセッサ（３）の出力する基準電圧設定値と前記電流
   検出部（２）の検出値とを比較する比較器（５）とを備
   え、 前記プロセッサ（３）は、 入力された入力信号値に応じて、予め格納してある電圧
   ・電流特性テーブルを参照して前記制御入力値を出力す
   ると共に、前記比較器（５）の比較結果に応じて該制御
   入力値を上若しくは下へ変化させるようプログラムされ
   、 サンプリング周期毎に、負荷に実際に流れる電流を、入
   力信号値に応じて前記電圧・電流特性に従った電流値に
   制御するよう構成したことを特徴とする電力増幅器回路
   方式。