JPH0311716A - Grain boundary insulating type semiconductor ceramic capacitor and manufacture thereof - Google Patents

Grain boundary insulating type semiconductor ceramic capacitor and manufacture thereof

Info

Publication number
JPH0311716A
JPH0311716A JP1147901A JP14790189A JPH0311716A JP H0311716 A JPH0311716 A JP H0311716A JP 1147901 A JP1147901 A JP 1147901A JP 14790189 A JP14790189 A JP 14790189A JP H0311716 A JPH0311716 A JP H0311716A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
grain boundary
semiconductor ceramic
varistor
insulated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1147901A
Other languages
Japanese (ja)
Other versions
JP2705221B2 (en
Inventor
Itsuki Ueno
上野 厳
Yasuo Wakahata
康男 若畑
Kimio Kobayashi
喜美男 小林
Kaori Okamoto
岡本 香織
Akihiro Takami
高見 昭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1147901A priority Critical patent/JP2705221B2/en
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to KR1019900702448A priority patent/KR930012272B1/en
Priority to EP90904677A priority patent/EP0437613B1/en
Priority to US07/582,220 priority patent/US5166759A/en
Priority to DE69024340T priority patent/DE69024340T2/en
Priority to PCT/JP1990/000334 priority patent/WO1990010941A1/en
Publication of JPH0311716A publication Critical patent/JPH0311716A/en
Priority to US07/920,749 priority patent/US5268006A/en
Application granted granted Critical
Publication of JP2705221B2 publication Critical patent/JP2705221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

PURPOSE:To stabilize temperature characteristics of the title ceramic capacitor by a method wherein a plurality of internal electrodes are provided in ceramic of specific composition, external electrodes are provided on both edge of the internal electrodes, and a semiconductor and electronic machines are protected from the abnormal voltage such as noise, electric pulse, static electricity and the like. CONSTITUTION:A grain boundary insulating semiconductor ceramic raw sheet 1, containing Sr1-xBaxTiO3 (provided that at least one or more kinds of Nb2O5, Ta2O5, V2O5, Dy2O3, Nd2O3, Y2O3, La2O3 of 0.05 to 2.0mol%, Mn2O3 and SiO2 of 0.2 to 5.0mol% in total, and Li2SiO3 of 0.05 to 2.0mol% are contained therein) containing excess Ti so as to form Sr1-xBax and Ti having mol ratio of 0.95<=Sr1-xBax/Ti<1.00, is formed. Internal electrode paste 2 is printed on the above-mentioned raw sheet 1 in such a manner that the paste 2 is extended as far as to the electrode edge which is opposingly positioned alternately, and after the raw sheet 1 has been laminated and press-bonded, the raw sheet 1 is calcined and sintered. Then, external electrode 3 is coated on both edges of the internal electrodes 2a, and a baking operation is conducted thereon.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収する働きをし、−方パルスや静電
気などの高い電圧が侵入した時はバリスタ機能を発揮し
、電子機器で発生するノイズ、パルス、静電気などの異
常電圧から半導体及び電子機器を保護し、さらにそれら
の特性が温度に対して常に安定しているところの粒界絶
縁型半導体セラミックコンデンサ及びその製造方法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention normally functions as a capacitor to absorb low voltage noise and high frequency noise, and when high voltage such as negative pulses or static electricity enters the varistor. Grain-boundary insulated semiconductor ceramics that perform their functions and protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices, and whose properties are always stable against temperature. The present invention relates to a capacitor and its manufacturing method.

従来の技術 電子機器は多機能化、軽薄短小化を実現するためにIC
,LSIなどの半導体素子が広く用いられ、それに伴っ
て機器のノイズ耐力は低下しつつある。そこで、このよ
うな電子機器のノイズ耐力を確保するために、各種rc
、LsIの電源ラインに、バイパスコンデンサとしてフ
ィルムコンデンサ、積層セラミックコンデンサ、半導体
セラミックコンデンサなどが使用されている。しかし、
これらのコンデンサは、電圧の低いノイズや高周波のノ
イズの吸収に対しては優れた性能を示すが、それ自体に
高い電圧を持つパルスや静電気を吸収する機能を持たな
いため、パルスや静電気が侵入すると、機器の誤動作や
半導体の破壊、さらにはコンデンサの破壊を起こすこと
が大きな問題となっている。そこでこのような用途に、
ノイズ吸収性が良好で温度や周波数に対しても安定して
いることに加えて、高いパルス耐力と優れたパルス吸収
性を持つ新しいタイプのコンデンサとして、5rTiO
J系半導体セラミックコンデンサにバリスタ機能を持た
せた粒界絶縁型半導体セラミックコンデンサ(以下、バ
リスタ機能付きセラミックコンデンサという)が開発さ
れ、すでに特開昭57−27001号公報、特開昭57
−35303号公報などにより提供されている。このバ
リスタ機能付きセラミックコンデンサは、通常はコンデ
ンサとして電圧の低いノイズや高周波のノイズを吸収す
るが、パルスや静電気などの高い電圧が侵入した時はバ
リスタとして機能し、電子機器で発生するノイズ、パル
ス、静電気などの異常電圧から半導体及び電子機器を保
護するという特徴を有しており、その使用はますます拡
大されている。
Conventional technologyIn order to make electronic devices multi-functional, lighter, thinner, and smaller, we use ICs.
, LSI, and other semiconductor devices are being widely used, and as a result, the noise tolerance of devices is decreasing. Therefore, in order to ensure the noise tolerance of such electronic equipment, various RC
, film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. are used as bypass capacitors in the power supply lines of LsI. but,
These capacitors have excellent performance in absorbing low voltage noise and high frequency noise, but they do not have the ability to absorb high voltage pulses and static electricity, so pulses and static electricity can invade. This has become a major problem, causing malfunctions of equipment, destruction of semiconductors, and even destruction of capacitors. Therefore, for this kind of use,
5rTiO is a new type of capacitor that not only has good noise absorption properties and is stable over temperature and frequency, but also has high pulse tolerance and excellent pulse absorption properties.
A grain boundary insulated semiconductor ceramic capacitor (hereinafter referred to as a ceramic capacitor with a varistor function), which is a J-series semiconductor ceramic capacitor with a varistor function, has been developed and has already been published in Japanese Patent Application Laid-Open No. 57-27001 and
-35303, etc. This ceramic capacitor with varistor function normally absorbs low voltage noise and high frequency noise as a capacitor, but when high voltage such as pulses or static electricity enters, it functions as a varistor and absorbs noise and pulses generated in electronic equipment. , it has the characteristic of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is expanding more and more.

一方、電子部品分野においては、軽薄短小化。On the other hand, in the field of electronic components, the trend is to become lighter, thinner, and smaller.

高性能化がますます進み、このバリスタ機能付きセラミ
ックコンデンサに至っても、小型化、高性能化の要請が
強まっている。しかし、従来のバリスタ機能付きセラミ
ックコンデンサは単板型であるため、小型化すると電極
面積が小さくなり、その結果として容量が低下したり、
信頼性が低下するという問題を招くことになる。従って
、その解決策として、電極面積がかせげる積層化への展
開が予想される。しかし、バリスタ機能付きセラミック
コンデンサは、通常、SrTiO3系半導体素子の表面
に酸化物を塗布し、熱拡散により粒界層を絶縁化する工
程を有するため、一般に用いられているBaTiO3系
積層セラミックコンデンサと比べ、内部電極と同時に焼
成して積層型のバリスタ機能付きコンデンサ(以下、バ
リスタ機能付き積層セラミックコンデンサという)を形
成することは非常に困難であると考えられていた。
As performance continues to improve, demands for smaller size and higher performance ceramic capacitors with varistor function are increasing. However, since conventional ceramic capacitors with varistor function are single-plate type, miniaturization reduces the electrode area, resulting in a decrease in capacitance.
This results in a problem of reduced reliability. Therefore, as a solution to this problem, it is expected that stacking will be developed to increase the electrode area. However, ceramic capacitors with varistor function usually involve a process of applying oxide to the surface of the SrTiO3-based semiconductor element and insulating the grain boundary layer by thermal diffusion, so they are different from the commonly used BaTiO3-based multilayer ceramic capacitors. In comparison, it was thought to be extremely difficult to form a multilayer capacitor with a varistor function (hereinafter referred to as a multilayer ceramic capacitor with a varistor function) by firing simultaneously with the internal electrodes.

そこで、同時焼成の問題点を解決する手法として、特開
昭54−53248号公報、特開昭54−53250号
公報などを応用し、内部電極に当たる部分に有機バイン
ダー量を多くしたセラミックペーストを印刷し、この部
分が焼結過程で多孔層を形成し、焼結した後にその多孔
層に適当な圧力下で導電性金属を注入させる方法、また
は、メツキ法や溶融法によって内部電極を形成し、バリ
スタ機能付き積層セラミックコンデンサを形成させる方
法が開発、提供されている。しかし、これらはプロセス
的にかなり困難であり、未だに実用化へのレベルに達し
ていない。
Therefore, as a method to solve the problem of co-firing, we applied the methods of JP-A-54-53248 and JP-A-54-53250, and printed a ceramic paste with a large amount of organic binder on the parts corresponding to the internal electrodes. However, this part forms a porous layer during the sintering process, and after sintering, a conductive metal is injected into the porous layer under appropriate pressure, or an internal electrode is formed by a plating method or a melting method. A method for forming a multilayer ceramic capacitor with a varistor function has been developed and provided. However, these processes are quite difficult and have not yet reached the level of practical use.

また、特開昭59−215701号公報に、非酸化雰囲
気中で仮焼した粉末を原料にした生シートの上に粒界層
を絶縁化することが可能な熱拡散物質を混合した導電性
ペーストを印刷し、酸化性雰囲気中で焼結させる方法、
さらに特開昭63−219115号公報に、予め半導体
化させた粉末を主成分とし、それに絶縁層を形成させる
ための酸化剤及びガラス成分を含む拡散剤を混合した生
シートと、内部電極を交互に積層した成型体を、空気中
または酸化雰囲気中で焼成する方法が報告されている。
In addition, JP-A-59-215701 discloses a conductive paste in which a heat-diffusing substance capable of insulating the grain boundary layer is mixed on a green sheet made from powder calcined in a non-oxidizing atmosphere. a method of printing and sintering in an oxidizing atmosphere,
Furthermore, in Japanese Patent Application Laid-open No. 63-219115, internal electrodes are alternately arranged with a raw sheet made of powder that has been made into a semiconductor in advance and mixed with a diffusing agent containing an oxidizing agent and a glass component to form an insulating layer. A method has been reported in which a molded body laminated with a molded body is fired in air or in an oxidizing atmosphere.

しかし、これらの方法では焼成温度が1000−120
0℃と比較的低く、セラミックの焼結が起こりにくいた
め、結晶粒子は面接触しにくり、でき上がった素子は、
完全な焼結体に至っていないため、容量が低(、かつバ
リスタとしての代表特性である電圧非直線指数αが小さ
(、バリスタ電圧が不安定であり、さらに信頼性が劣る
という欠点を有するものである。さらにまた、後者の特
開昭63−219115号公報では添加剤としてガラス
成分が添加されているため、結晶粒界にガラス相が析出
し、上記の電気特性が悪化しやすく、信頼性が劣るもの
であり、実用化へのレベルに達していないものである。
However, in these methods, the firing temperature is 1000-120℃.
Because the temperature is relatively low at 0°C and sintering of the ceramic is difficult to occur, the crystal grains are difficult to come into surface contact, and the finished device is
Because it is not a completely sintered body, it has the disadvantages of low capacity (and low voltage nonlinearity index α, which is a typical characteristic of a varistor), unstable varistor voltage, and poor reliability. Furthermore, in the latter Japanese Patent Application Laid-Open No. 63-219115, a glass component is added as an additive, so a glass phase is precipitated at the grain boundaries, which tends to deteriorate the electrical characteristics described above and reduce reliability. It is inferior in quality and has not yet reached the level of practical use.

なお、積層型バリスタに関する特許として、既に特公昭
58−23921号公報により、ZnO。
In addition, as a patent regarding a multilayer varistor, ZnO has already been disclosed in Japanese Patent Publication No. 58-23921.

Fe2O3,T i 02系を用いた積層型電圧非直線
素子が提案されている。しかし、この素子は容量をほと
んど持たないため、比較的高い電圧を持つパルスや静電
気の吸収に対しては優れた性能を示すが、バリスタ電圧
以下の低い電圧を持つノイズや高周波のノイズに対して
は、はとんど効果を示さないという問題点を有している
A stacked voltage nonlinear element using Fe2O3, TiO2 system has been proposed. However, since this element has almost no capacitance, it exhibits excellent performance in absorbing relatively high voltage pulses and static electricity, but it is resistant to low voltage noise below the varistor voltage and high frequency noise. has the problem that it is rarely effective.

発明が解決しょうきする課題 今まで、バリスタ機能付き積層セラミックコンデンサに
関して様々な組成、製造方法が開発、提供されてきたが
、上述したようにいずれの場合もプロセス的な面やでき
上がった素子に問題点を有し、実用レベルに達していな
い。従って、バリスタ機能付き積層セラミックコンデン
サに関して、新たな組成及び製造方法の開発が期待され
ているのである。
Problems to be Solved by Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with varistor functions, but as mentioned above, in each case there are problems with the process and the finished device. However, it has not reached a practical level. Therefore, the development of new compositions and manufacturing methods for multilayer ceramic capacitors with varistor functions is expected.

本発明は、このような点に鑑みてなされたもので、通常
はコンデンサとして電圧の低いノイズや高周波のノイズ
を吸収する働きをし、一方パルスや静電気などの高い電
圧が侵入した時はバリスタ機能を発揮し、がっそれらの
特性が温度に対して常に安定しており、しがもプロセス
的にはセラミックコンデンサ材料と内部電極材料との同
時焼成を可能にしたS r (1−X) B ax T
 i O!1 (但し、0<x≦0.3)を主成分とす
る粒界絶縁型半導体セラミックコンデンサ及びその製造
方法を提供することを目的とするものである。
The present invention was made in view of these points. Normally, it functions as a capacitor to absorb low voltage noise and high frequency noise, but on the other hand, when high voltage such as pulses or static electricity enters, it functions as a varistor. S (1- ax T
i O! An object of the present invention is to provide a grain boundary insulated semiconductor ceramic capacitor whose main component is 1 (0<x≦0.3) and a method for manufacturing the same.

課題を解決するための手段 上記のような問題点を解決するために本発明は、S r
 (+−X) B a xとTiのモル比が0.95≦
Sr(+−x+Bax /Ti<1.00となるように
過剰のTiを含有したS rtl−x)B ax T 
i 03 (但し、0<X≦0.3〉に、Nb2O5,
Ta2O5,V2O5・W2O5・DyxCh・Nd2
O5・Y2O3・La2O3,CeO2の内の少なくと
も一種類以上を0.05〜2.0mo 1%と、MnO
2とSiO2を合計量で0.2〜5.0mol%と、L
i25iQ3を0.05〜2.0mo 1%含ませてな
る粒界絶縁型半導体セラミツ、クコンデンサを提供する
ものである。また、本発明は、S r (+−X1 B
 axとTiのモル比が0.95≦S z+−x、Ba
x/T i<i、ooとなるように過剰のTiを含有し
た5rB−1BaxT i 03 (但し、O<x≦0
.3)に、Nb2O5゜Ta205.V2O5,W2O
5,DytO3,Nd2O3゜Y2O3,La2O3,
CeO2の内の少なくとも一種類以上を0.05〜2.
0mol%と、MnO2と5i(hを合計量で0.2〜
5.0mo 1%と、Li2SiO3を0.05〜2.
0mo 1%含ませてなる粒界絶縁型半導体セラミック
内に、複数層の内部電極をこれらが交互に対向する端縁
に至るように設け、かっこの内部電極の両端縁に外部電
極を設けたことを特徴とする積層型粒界絶縁型半導体セ
ラミックコンデンサを提供するものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides S r
(+-X) The molar ratio of B a x and Ti is 0.95≦
Sr(+-x+Bax/Srtl-x containing excess Ti so that Ti<1.00)BaxT
i 03 (However, in 0<X≦0.3>, Nb2O5,
Ta2O5, V2O5・W2O5・DyxCh・Nd2
0.05 to 2.0 mo 1% of at least one of O5, Y2O3, La2O3, and CeO2, and MnO
2 and SiO2 in a total amount of 0.2 to 5.0 mol%, L
The present invention provides a grain boundary insulated semiconductor ceramic capacitor containing 0.05 to 2.0 mo 1% of i25iQ3. Moreover, the present invention provides S r (+−X1 B
The molar ratio of ax and Ti is 0.95≦S z+-x, Ba
5rB-1BaxT i 03 containing excess Ti so that x/T i<i, oo (however, O<x≦0
.. 3), Nb2O5°Ta205. V2O5, W2O
5, DytO3, Nd2O3゜Y2O3, La2O3,
At least one type of CeO2 is added in an amount of 0.05 to 2.
0 mol%, MnO2 and 5i (h in total amount 0.2~
5.0mo 1% and Li2SiO3 0.05~2.
A plurality of layers of internal electrodes are provided in a grain boundary insulated semiconductor ceramic containing 0mo1% so that these layers reach alternately opposing edges, and external electrodes are provided on both ends of the internal electrodes of the brackets. The present invention provides a multilayer grain boundary insulated semiconductor ceramic capacitor characterized by:

さらに、本発明は、S r (+−X) B axとT
iのモル比が0.95≦S r(+−x)B ax/T
 i < 1.00となるように過剰のTiを含有した
S’ (1−x) B a XT i 03 (但し、
Q<)(≦0.3>に、Nb2O5゜Ta205.V2
O5,W2O5,Dy2O3,Nd2O3゜YzOz、
La2O3,CeO2の内の少なくとも一種類以上を0
.05〜2.0mo 1%と、MnO2とSiO2を合
計量で0.2〜5.0mol%と、L i2S i 0
3を0.05〜2.0mo 1%含ませてなる組成物の
混合粉末を出発原料とし、その混合粉末を粉砕、混合、
乾燥した後、空気中または窒素雰囲気中で仮焼する工程
と、仮焼後、再度粉砕した粉末を有機バインダーと共に
溶媒中に分散させ生シートにし、その後この生シートの
上に、内部電極ペーストを交互に対向する端縁に至るよ
うに印刷(但し、最上層及び最下層の生シートには印刷
せず)する工程と、この内部電極ペーストの印刷された
生シートを積層、加圧、圧着して成型体を得、その後こ
の成型体を空気中で仮焼する工程と、仮焼後、還元また
は窒素雰囲気中で焼成する工程と、焼成後、空気中で再
酸化する工程と、再酸化後、内部電極を露出させた両端
に外部電極ベーストを塗布し焼付ける工程とを有するこ
とを特徴とする積層型粒界絶縁型半導体セラミックコン
デンサの製造方法を提供するものである。そして、上記
内部電極がAu、Pt、Rh、Pd、Niの内の少なく
とも一種類以上の金属またはそれらの合金あるいは混合
物によって形成されることを提供するものである。また
、上記外部電極がPd。
Furthermore, the present invention provides S r (+-X) B ax and T
The molar ratio of i is 0.95≦S r(+-x)B ax/T
S' (1-x) B a XT i 03 containing excess Ti so that i < 1.00 (however,
Q<)(≦0.3>, Nb2O5゜Ta205.V2
O5, W2O5, Dy2O3, Nd2O3゜YzOz,
At least one of La2O3 and CeO2 is 0
.. 05 to 2.0 mo 1%, the total amount of MnO2 and SiO2 to be 0.2 to 5.0 mol%, and Li2S i 0
A mixed powder of a composition containing 0.05 to 2.0 mo of 1% of 3 is used as a starting material, and the mixed powder is pulverized, mixed,
After drying, there is a process of calcination in air or nitrogen atmosphere, and after calcination, the re-pulverized powder is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is applied on top of this raw sheet. The process involves printing alternately to the opposing edges (however, not printing on the top and bottom raw sheets), and stacking, pressing, and crimping the raw sheets printed with this internal electrode paste. to obtain a molded body, and then calcining the molded body in air; after calcining, firing in a reducing or nitrogen atmosphere; after firing, reoxidizing in air; and after reoxidation. The present invention provides a method for manufacturing a laminated grain boundary insulated semiconductor ceramic capacitor, which comprises the steps of: applying and baking an external electrode base on both ends with exposed internal electrodes; The present invention also provides that the internal electrodes are formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof. Further, the external electrode is made of Pd.

Ag、Ni、Cu、Znの内の少なくとも一種類以上の
金属またはそれらの合金あるいは混合物によって形成さ
れることを提供するものである。
The present invention provides that it is formed of at least one metal selected from Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.

作用 一般にS r (1−x)B axT i○3を半導体
化させるには、強制還元させるか、もしくは半導体化促
進剤を添加し還元雰囲気中で焼成させるかである。しか
し、これだけでは半導体化促進剤の種類によって半導体
化が進まない場合がある。そこで、S r(1−x) 
B axT i 03の化学量論より、Sr (+−X
) B ax過剰(以下、Aサイト過剰とする)、もし
くはTi過剰にすると、結晶内の格子欠陥が増加し、半
導体化が促進される。さらに、Nb2O5,Ta205
.V2O5,W2O5,D’S/203゜Nd2O3,
y、、o3.La2O3,CeO2(以下、第1成分と
する)を添加すると原子化制御により半導体化が促進さ
れる。
Function Generally speaking, in order to convert S r (1-x) B axT i○3 into a semiconductor, it is either forcedly reduced, or a semiconductor conversion accelerator is added and fired in a reducing atmosphere. However, with this alone, semiconductor formation may not proceed depending on the type of semiconductor formation accelerator. Therefore, S r(1-x)
From the stoichiometry of B axT i 03, Sr (+-X
) When B ax is excessive (hereinafter referred to as A site excess) or Ti is excessive, lattice defects in the crystal increase, and semiconductor formation is promoted. Furthermore, Nb2O5, Ta205
.. V2O5, W2O5, D'S/203°Nd2O3,
y,,o3. When La2O3 and CeO2 (hereinafter referred to as the first component) are added, semiconductor formation is promoted by atomization control.

次に、MnO2とSiO2(以下第2成分とする)は積
層構造を形成させるのに必要不可欠な物質であり、どち
らか一方が欠けても、その作用が発揮されないものであ
る。上記したように、今までバリスタ機能付き積層セラ
ミックコンデンサを作製することは困難であると考えら
れていた。その理由は、まず第1に、バリスタ機能付き
セラミックコンデンサ材料と内部電極材料が焼成過程や
再酸化過程において異なった作用、性質を持つためであ
る。即ち、前者材料は焼成過程において還元雰囲気焼成
を必要とするが、この時、後者材料は金属で形成されて
いるため、還元雰囲気中のH2ガスを吸蔵し膨張する。
Next, MnO2 and SiO2 (hereinafter referred to as the second component) are essential substances for forming a laminated structure, and even if either one is missing, the effect will not be exhibited. As mentioned above, until now it has been considered difficult to produce a multilayer ceramic capacitor with a varistor function. The reason for this is, first, that the ceramic capacitor material with varistor function and the internal electrode material have different actions and properties during the firing process and reoxidation process. That is, the former material requires firing in a reducing atmosphere during the firing process, but at this time, since the latter material is made of metal, it absorbs H2 gas in the reducing atmosphere and expands.

さらに、空気中での再酸化過程において後者材料は金属
酸化物に酸化されたり、前者材料の再酸化を遮蔽する作
用、性質を持つためである。
Furthermore, this is because the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has the action and property of shielding the former material from reoxidation.

また、第2の理由として、前者材料をバリスタ機能付き
セラミックコンデンサ素子として形成させるには、還元
雰囲気中で焼成し半導体化させた後、その表面に、高抵
抗の金属酸化物(MnO2゜CuO2,B 1203.
CO2O3など〉を塗布し、空気中で再酸化し粒界部分
を選択的に拡散させ絶縁化させる、即ち、表面拡散工程
を必要とする。
The second reason is that in order to form the former material into a ceramic capacitor element with a varistor function, it is necessary to sinter it in a reducing atmosphere to make it a semiconductor, and then apply high-resistance metal oxides (MnO2°CuO2, B 1203.
CO2O3, etc.) is applied, reoxidized in air, and selectively diffused into grain boundary areas to insulate them, that is, a surface diffusion process is required.

しかし、内部電極材料と交互に積層された構造を持つ素
子では、金属酸化物の拡散が技術的に困難であるためで
ある。
However, this is because it is technically difficult to diffuse the metal oxide in an element having a structure in which internal electrode materials are alternately stacked.

そこで、本発明者らは研究の結果、次のことを発明した
Therefore, as a result of research, the present inventors invented the following.

まず、第1に、Ti過剰のS r (+−X) Bax
T i 03に第1成分を添加する以外に、MnOzと
Sighを添加した材料組成では、還元雰囲気中での焼
成後、素子の表面に上記のような高抵抗の金属酸化物を
塗布しな(でも、空気中で再酸化するだけで、容易にバ
リスタ機能付きセラミックコンデンサが形成されること
を見出した。これは、過剰のTiと添加したMnO2と
5if2が焼結過程で、低温でMnO2S i 02−
T i 02系の液相を形成し焼結を促進させると同時
に、粒界部分に溶解し偏析することになる。そして、こ
れを空気中で再酸化すると、粒界部分に偏析したMnO
2−3i02−Ti02系が絶縁化し容易に粒界絶縁型
構造を持つバリスタ機能付きセラミックコンデンサにな
ることによる。さらにまた、Tiを過剰にした方が内部
電極の酸化や拡散を抑えられることも見出した。従って
、本発明では、これらの理由からTi過剰のS r (
+−X) B axT i O3を用いることにした。
First of all, Ti excess S r (+-X) Bax
In addition to adding the first component to T i 03, in a material composition in which MnOz and Sigh are added, a high-resistance metal oxide such as the one described above is not applied to the surface of the element after firing in a reducing atmosphere. However, we have found that a ceramic capacitor with varistor function can be easily formed by simply reoxidizing it in air.This is because excess Ti, added MnO2, and 5if2 convert into MnO2S i 02 at low temperatures during the sintering process. −
It forms a T i 02-based liquid phase to promote sintering, and at the same time dissolves and segregates at grain boundaries. When this is reoxidized in air, MnO segregated at grain boundaries
This is because the 2-3i02-Ti02 system is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulated structure. Furthermore, it has been found that oxidation and diffusion of the internal electrodes can be suppressed by adding too much Ti. Therefore, in the present invention, for these reasons, Ti excess S r (
+-X) It was decided to use B axT i O3.

また、第2に、Ti過剰のS r u−x)BaxT 
i 03にMnO2とSiO2を添加した材料組成では
、還元雰囲気中以外に窒素雰囲気中での焼結でも半導体
化することを見出した。これは、上記第1の理由に示し
たように低温で液相を形成するためと、添加したMnが
液相を形成する以外に原子化制御剤として作用し、この
時Mn原子の価数が+2゜+4と変化し、電子的に不安
定であるという効果のため、焼結性が向上し窒素雰囲気
中でも容易に半導体化すると考えられる。
Secondly, Ti excess S r u-x) BaxT
It has been found that a material composition in which MnO2 and SiO2 are added to i03 becomes a semiconductor when sintered in a nitrogen atmosphere as well as in a reducing atmosphere. This is because the added Mn forms a liquid phase at low temperatures as shown in the first reason above, and also acts as an atomization control agent in addition to forming a liquid phase, and at this time, the valence of the Mn atom increases. It is thought that the sintering property is improved and it can be easily converted into a semiconductor even in a nitrogen atmosphere due to the effect that the change is +2° +4 and that it is electronically unstable.

さらに、第3に、脱脂後の成型体を予め空気中で仮焼す
ると、でき上がったバリスタ機能付き積層セラミックコ
ンデンサの内部電極切れ、デラミネーション、ワレ、焼
結密度の低下などの諸問題の発生が極力抑えられ、電気
特性や信頼性が著しく向上することを見出した。
Third, if the molded body is calcined in air after degreasing, various problems such as internal electrode breakage, delamination, cracking, and a decrease in sintered density of the finished multilayer ceramic capacitor with varistor function may occur. It has been found that the electrical characteristics and reliability are significantly improved.

以上、このような観点を充分に考慮すると、バリスタ機
能付きセラミックコンデンサ材料と内部電極材料を同時
焼成することにより、容易にバリスタ機能付き積層セラ
ミックコンデンサを作製することが可能となる。
As described above, if such viewpoints are fully considered, it becomes possible to easily produce a multilayer ceramic capacitor with a varistor function by co-firing the ceramic capacitor material with a varistor function and the internal electrode material.

さらに、Li2SiO3(以下、第3成分とする)は、
MnO2S i 02−Ti 02系の液相を粒界部分
に均一に拡散させるキャリアーとして作用し、半導体の
結晶と高抵抗の粒界の境界がシャープに形成され、結果
として容量やバリスタ電圧の温度特性を改善するもので
ある。
Furthermore, Li2SiO3 (hereinafter referred to as the third component) is
It acts as a carrier to uniformly diffuse the liquid phase of the MnO2S i02-Ti02 system into the grain boundary area, forming sharp boundaries between the semiconductor crystal and the high-resistance grain boundaries, resulting in improved temperature characteristics of capacitance and varistor voltage. It is intended to improve the

実施例 以下に本発明について、実施例を挙げて具体的に説明す
る。
EXAMPLES The present invention will be specifically described below with reference to Examples.

(実施例1) まず、平均粒径が0.5μm以下で純度98%以上のS
 ro、aB ao2T i 03原料粉末にT i 
02を加え、S r (1−y:> B ax/ T 
i比(以下、A/B比とする)を調整した粉末に、下記
第1表〜第15表に示すように第1成分のNb2O5、
第2成分のMnO2,S i 02 (但し、加えるM
nO2,SiO2は等IIo1%とする)の添加量を種
々変え、第3成分としてのLi2SiO3の添加量を0
.5mo1%に固定し、混合した。その後、この混合粉
末をボールミルなどにより湿式粉砕、混合し、乾燥した
後、空気中で600〜1200℃で仮焼し、仮焼後、平
均粒径が0.5μm以下になるように再度粉砕し、これ
を積層型のバリスタ機能付きセラミックコンデンサ用出
発原料とした。この微粉末の出発原料をブチラール樹脂
などの有機バインダーと共に溶媒中に分散させスラリー
状とし、これをドクター・ブレード法によって50μm
程度の厚さの生シートにし、所定の大きさに切断した。
(Example 1) First, S with an average particle size of 0.5 μm or less and a purity of 98% or more
ro, aB ao2T i 03 T i to raw powder
02 and S r (1-y:> B ax/T
The first component Nb2O5,
Second component MnO2, S i 02 (However, M
nO2 and SiO2 (equal IIo1%) were varied, and the amount of Li2SiO3 as the third component was changed to 0.
.. It was fixed at 5mol1% and mixed. After that, this mixed powder is wet-pulverized and mixed using a ball mill, etc., dried, and then calcined in air at 600 to 1200°C. After calcining, the powder is crushed again so that the average particle size is 0.5 μm or less. This was used as a starting material for a multilayer ceramic capacitor with varistor function. This fine powder starting material is dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, and this is made into a slurry using a doctor blade method.
It was made into a raw sheet with a certain thickness and cut into a predetermined size.

次に、第1図に示すように、上記のようにして得られた
生シート1の上にPdからなる内部電極ペースト2を所
定の大きさに応じてスクリーン印刷した。なお、第1図
から明らかなように、最上層及び最下層の生シート1に
は内部電極ペースト2は印刷しないものとする。また、
この時、中間に積層させる生シート1の上に印刷された
内部電極ペースト2は、周知のように交互に対向する端
縁に至るように印刷した。その後、この内部電極ペース
ト2の印刷された向きのまま生シート1を複数層積層し
、加圧、圧着した。次に、空気中で400℃で脱脂し、
さらに、空気中で600〜1250 ’Cで仮焼を行っ
た。その後、還元雰囲気中で1250〜1350℃で焼
成した。この焼成後、空気中で900〜1250℃で再
酸化した。
Next, as shown in FIG. 1, an internal electrode paste 2 made of Pd was screen printed on the raw sheet 1 obtained as described above according to a predetermined size. Note that, as is clear from FIG. 1, the internal electrode paste 2 is not printed on the raw sheet 1 of the uppermost layer and the lowermost layer. Also,
At this time, the internal electrode pastes 2 printed on the raw sheets 1 to be laminated in the middle were printed so as to alternately reach opposing edges, as is well known. Thereafter, a plurality of raw sheets 1 were laminated in the same direction as the internal electrode paste 2 was printed, and pressed and bonded. Next, degrease in air at 400℃,
Furthermore, calcination was performed at 600 to 1250'C in air. Thereafter, it was fired at 1250 to 1350°C in a reducing atmosphere. After this firing, it was reoxidized in air at 900-1250°C.

その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気
中で800℃、15分で焼付けることにより、粒界絶縁
型半導体セラミック内に複数層の内部電極2aをこれら
が交互に端縁に至るように設け、かつこの内部電極2a
の両端縁に外部電極3を設けたバリスタ機能付き積層セ
ラミックコンデンサ4を得た。
Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both exposed ends of the internal electrode 2a and baked in air at 800°C for 15 minutes to form a grain-boundary insulated semiconductor ceramic. A plurality of layers of internal electrodes 2a are provided in such a way that they alternately reach the edges, and the internal electrodes 2a are
A multilayer ceramic capacitor 4 with a varistor function was obtained, in which external electrodes 3 were provided on both ends of the capacitor.

なお、本実施例でのバリスタ機能付き積層セラミックコ
ンデンサの形状は5.70x5.0Ox2、OO++g
a3の5.5タイプで、内部電極の形成された有効層を
10層積層したものである。また、第3図に本発明の製
造工程を示す。
The shape of the multilayer ceramic capacitor with varistor function in this example is 5.70x5.0Ox2, OO++g.
This is an A3 5.5 type with 10 laminated effective layers each having an internal electrode formed thereon. Further, FIG. 3 shows the manufacturing process of the present invention.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサについて、その容量、tanδ。
The capacitance, tan δ, of the multilayer ceramic capacitor with varistor function thus obtained.

バリスタ電圧、電圧非直線指数α、直列等価抵抗値ES
R,容量温度変化率、及びバリスタ電圧温度計数などの
各種電気特性を、第1表〜第15表に併せて記載する。
Varistor voltage, voltage nonlinearity index α, series equivalent resistance value ES
Various electrical characteristics such as R, capacitance temperature change rate, and varistor voltage temperature coefficient are also listed in Tables 1 to 15.

但し、この時の焼成などの各条件は、空気中での仮焼は
1200℃、2時間、N2  : N2 =99 : 
1の還元雰囲気中での焼成は1300℃、2時間、再酸
化は1100℃、1時間で行ったものである。
However, the firing conditions at this time were: 1200°C for 2 hours in air, N2:N2 =99:
Firing in a reducing atmosphere in No. 1 was performed at 1300° C. for 2 hours, and reoxidation was performed at 1100° C. for 1 hour.

なお、各種電気特性については以下の測定値を記載した
Note that the following measured values are listed for various electrical properties.

◇容量Clt測定電圧1.OV、周波数1.0K)hで
の値。
◇Capacitance Clt measurement voltage 1. OV, value at frequency 1.0K) h.

◇バリスタ電圧VO,l+w^は、測定電流0.1mA
での値。
◇Varistor voltage VO,l+w^ is measured current 0.1mA
value at.

◇電圧非直線指数αは、測定電流0.1mAと1.0m
Aでの値から、 α−1/ l o g (V+、o−^/Vo、+−^
)の式より算出した。
◇Voltage non-linearity index α is measured current 0.1mA and 1.0m
From the value at A, α-1/ l o g (V+, o-^/Vo, +-^
) Calculated from the formula.

◇直列等価抵抗値ESRは、測定電圧1.OVでの共振
点での抵抗値。
◇The series equivalent resistance value ESR is the measured voltage 1. Resistance value at resonance point in OV.

◇容量温度変化率(ΔC/C)は、−25℃と85℃の
二点間での値。
◇The capacitance temperature change rate (ΔC/C) is the value between -25℃ and 85℃.

◇バリスタ電圧温度係数(ΔV/V )は、25℃と5
0℃の二点間での値。
◇Varistor voltage temperature coefficient (ΔV/V) is 25℃ and 5
Value between two points at 0℃.

(以  下  余  白) 次に、上記第1表〜第15表について解説すると、これ
らの表はS ro、8E3 ao、2T i O3のA
/B比、及び第2成分のMnO2とSiO2の添加量に
ついて規定したものである。
(Margins below) Next, to explain Tables 1 to 15 above, these tables are S ro, 8E3 ao, 2T i O3 A
/B ratio and the amounts of MnO2 and SiO2 added as the second components are specified.

ここで、試料番号に*印をつけたのは比較例であり、本
発明の請求範囲外である。即ち、これらの焼結体素子で
は、容量が小さく、かつバリスタ特性を表す電圧非直線
指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わしていな(、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受は
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直線指数αか大きく、さらに直列等価抵抗値ESRが小
さいため、コンデンサとしての電圧の低いノイズや高周
波のノイズを吸収する機能と、バリスタとしてのパルス
、静電気などの高い電圧を吸収する機能の両方を同時に
持ち合わしており、さらに容量温度変化率とバリスタ電
圧温度係数が小さく、信頼性や電気特性が温度に影響を
受けにくい特徴を有している。従って、これらの試料は
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護するため、バリスタ
機能付きセラミックコンデンサとして適しているもので
、ある。
Here, the sample numbers marked with * are comparative examples and are outside the scope of the claims of the present invention. In other words, these sintered elements have a small capacitance, a small voltage non-linearity index α representing varistor characteristics, and a large series equivalent resistance value ESR, so they cannot absorb low voltage noise or high frequency noise as a capacitor. It has both the function of absorbing high voltages such as pulses and static electricity as a varistor (in addition, the capacitance temperature change rate and varistor voltage temperature coefficient are large, and reliability and electrical characteristics are affected by temperature. Therefore, these samples are not suitable as ceramic capacitors with varistor function that protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage nonlinearity index α, and a small series equivalent resistance value ESR, so they have the ability to absorb low voltage noise and high frequency noise as a capacitor. It has both the function of absorbing high voltages such as pulses and static electricity as a varistor, and also has a small capacitance temperature change rate and varistor voltage temperature coefficient, and has reliability and electrical characteristics that are not easily affected by temperature. Therefore, these samples are suitable as ceramic capacitors with varistor function to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices.

ここで、本発明において、S rg、eBao、2T 
i 03のA/B比を規定したのは、A/B比が1.0
0より大きい場合はAサイト過剰となり、MnO2Si
02−Ti02系の液相が形成されにくいことから、粒
界絶縁型構造になりに<<、かつ内部電極が酸化や拡散
を起こし、結果として電気特性や信頼性が低下するため
である。一方、A/B比が0.95未満では焼結体が多
孔質となり、焼結密度が低下するためである。さらに、
積層型バリスタ機能付きセラミックコンデンサ用出発原
料の平均粒径を0.5μm以下に規定したのは、0.5
μmより大きい場合には、スラリー状にした時に粉が凝
集したり、でき上がった焼結体素子の焼結密度が小さく
、かつ半導体化しにくいために電気特性も不安定となり
やすいためである。
Here, in the present invention, S rg, eBao, 2T
The A/B ratio of i 03 was defined as A/B ratio of 1.0.
If it is larger than 0, there will be excess A site, and MnO2Si
This is because a 02-Ti02-based liquid phase is difficult to form, resulting in a grain boundary insulation type structure, and internal electrodes are oxidized and diffused, resulting in a decrease in electrical characteristics and reliability. On the other hand, if the A/B ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases. moreover,
The average particle diameter of the starting material for a multilayer ceramic capacitor with varistor function was specified to be 0.5 μm or less.
If it is larger than μm, the powder may aggregate when it is made into a slurry, and the sintered density of the completed sintered element will be low and it will be difficult to convert it into a semiconductor, so the electrical properties will tend to become unstable.

次に、第2成分のMnO2とSiO2の合計の添加量を
規定したのは、これら第2成分の添加量が0.1mo1
%未満では添加効果が得られないため、MnO2−3 
i 02−T i 02系の液相が形成されにくいため
に、粒界絶縁型構造になりにくく、電気特性や焼結密度
が低下するためである。
Next, the total addition amount of the second components MnO2 and SiO2 was specified because the addition amount of these second components was 0.1 mo1.
MnO2-3
This is because it is difficult to form an i 02 -T i 02 system liquid phase, which makes it difficult to form a grain boundary insulated structure, resulting in a decrease in electrical properties and sintered density.

一方、第2成分の添加量が5.0mol%を超えると、
粒界部に偏析する高抵抗の酸化物量が増大し電気特性が
低下するためである。
On the other hand, when the amount of the second component added exceeds 5.0 mol%,
This is because the amount of high-resistance oxides segregated at grain boundaries increases and electrical properties deteriorate.

さらに、脱脂後の成型体を予め空気中で600〜125
0℃で仮焼するのは、本発明のバリスタ機能付き積層セ
ラミックコンデンサの製造方法中で最も重要な工程であ
り、この工程の結果ができ上がったバリスタ機能付き積
層セラミックコンデンサの電気特性や信頼性をほぼ決定
するものである。この工程の目的は、バリスタ機能、付
きセラミックコンデンサ材料と内部電極材料の接着力の
強化、さらにでき上がったバリスタ機能付き積層セラミ
ックコンデンサの平均粒径の制御である。
Furthermore, the molded body after degreasing is heated to a temperature of 600 to 125 in advance in the air.
Calcining at 0°C is the most important step in the manufacturing method of the multilayer ceramic capacitor with varistor function of the present invention, and the results of this step determine the electrical characteristics and reliability of the multilayer ceramic capacitor with varistor function. This is almost decided. The purpose of this process is to strengthen the adhesive force between the ceramic capacitor material with varistor function and the internal electrode material, and to control the average particle size of the finished multilayer ceramic capacitor with varistor function.

ここで、空気中での仮焼温度を600〜1250℃の範
囲に規定したのは、仮焼温度が600℃未満ではその効
果が得られないためである。。一方、仮焼温度が125
0℃を超えると、 ■ バリスタ機能付きセラミックコンデンサ材料の焼結
が進行してしまう。この状態で還元または窒素雰囲気中
で焼成すると、急激な収縮による応力集中が焼結体内に
発生し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、デラミネーション、ワレなどの
諸問題が発生することになる。
Here, the reason why the calcination temperature in air is specified in the range of 600 to 1250°C is that the effect cannot be obtained if the calcination temperature is less than 600°C. . On the other hand, the calcination temperature is 125
If the temperature exceeds 0°C, sintering of the ceramic capacitor material with varistor function will proceed. When fired in a reducing or nitrogen atmosphere in this state, stress concentration occurs within the sintered body due to rapid contraction, resulting in various problems such as delamination and cracking in the resulting multilayer ceramic capacitor with varistor function. It turns out.

■ Niを内部電極材料で使用した場合では、前者のセ
ラミックコンデンサ材料の焼結化とNi内部電極材料の
酸化が生じ、次に焼結体とNiが反応し、Niの拡散が
進行し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、内部電極切れ、デラミネーショ
ン。
■ When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body and Ni react, and Ni diffusion progresses, resulting in The resulting multilayer ceramic capacitor with varistor function suffers from internal electrode breakage and delamination.

ワレなどの諸問題が発生する。Various problems such as cracks occur.

■ 1250℃を超える高温で仮焼を行うと、MnO2
−8 i 02−T i 02系の液相焼結が急激に進
行し、粒成長が促進され焼結体密度や充てん密度の低下
が著しく起こる。
■ If calcination is performed at a high temperature exceeding 1250℃, MnO2
-8 i 02 - The liquid phase sintering of the Ti 02 system progresses rapidly, grain growth is promoted, and the sintered body density and packing density are significantly reduced.

■ その後、還元または窒素雰囲気中で焼成した場合、
半導体化が起こりにくくなる。
■ If it is then fired in a reducing or nitrogen atmosphere,
Semiconductorization becomes less likely to occur.

という理由により、電気特性や信頼性が著しく低下する
ためである。
This is because the electrical characteristics and reliability deteriorate significantly.

さらに、第3成分としてのNazSiO3が添加されて
いることにより、容量温度変化率とバリスタ電圧温度係
数が改善されるものである。即ち、添加されたLi2S
iO3がMnO25iO2−TiO2系の液相を粒界部
分に均一に拡散させるキャリアーとして作用し、半導体
の結晶と高抵抗の粒界の境界がシャープに形成されるこ
とによるものである。
Furthermore, by adding NazSiO3 as a third component, the capacitance temperature change rate and varistor voltage temperature coefficient are improved. That is, the added Li2S
This is because iO3 acts as a carrier to uniformly diffuse the MnO25iO2-TiO2-based liquid phase to the grain boundary portion, thereby forming a sharp boundary between the semiconductor crystal and the high-resistance grain boundary.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサは、上述の特公昭58−23921号公報
で報告されている積層型バリスタに比べ、大容量であり
、かつ温度特性9周波数特性に優れた特性を有し、前者
ではサージ吸収性に優れたバリスタ材料を単に積層して
いるのに対し、本発明ではノイズ吸収性に優れたコンデ
ンサ機能と、パルス、静電気吸収性に優れたバリスタ機
能の両方機能を有するバリスタ機能付きセラミックコン
デンサ材料を積層したものであり、その機能、使用目的
において全(別のものである。
The thus obtained multilayer ceramic capacitor with varistor function has a larger capacity and excellent temperature and frequency characteristics than the multilayer varistor reported in the above-mentioned Japanese Patent Publication No. 58-23921. In the former case, varistor materials with excellent surge absorption properties are simply laminated, whereas in the present invention, the present invention has both a capacitor function with excellent noise absorption properties and a varistor function with excellent pulse and static electricity absorption properties. It is a laminated ceramic capacitor material with a varistor function, and its function and purpose of use are completely different.

(実施例2) 実施例1により、第2成分としてのMnO2と5i(h
の合計の添加量が0.2〜5.0mo 1%が必要であ
ることが解った。次に、この第2成分としてのMnO2
と5i(hの添加比について、これを種々変え、S r
o、s B ag、2T i 03のA/B比を0.9
7、第1成分としてのNb2O5の添加量を1.0mo
l%、第3成分としてのLi2SiO3の添加量を0.
5tno 1%に固定し、の添加量を0.5mo 1%
に固定し、上記実施例1と同様の方法でバリスタ機能付
き積層セラミックコンデンサを作製した。その結果を下
記の第16表に記載する。
(Example 2) According to Example 1, MnO2 and 5i(h
It was found that a total addition amount of 0.2 to 5.0 mo 1% is required. Next, MnO2 as this second component
and 5i (h) by changing the addition ratio of S r
o, s B ag, 2T i 03 A/B ratio of 0.9
7. The amount of Nb2O5 added as the first component was 1.0 mo.
1%, and the amount of Li2SiO3 added as the third component was 0.1%.
5tno 1% is fixed, and the amount added is 0.5mo 1%.
A multilayer ceramic capacitor with a varistor function was produced in the same manner as in Example 1 above. The results are listed in Table 16 below.

(以  下  余  白) 上記第16表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、MnO2とSiO2の両方が必要で
あり、どちらか一方が欠けてもバリスタ機能付き積層セ
ラミックコンデンサを作製することができない。即ち、
同成分が存在して初めてMnO2−8i 02−T i
 02系の液相ができ、粒界部分に溶解、偏析し、再酸
化すると、粒界部分に偏析したMn 02  S i 
02が絶縁化し、容易に粒界絶縁型構造を持つ素子とな
るためである。
(Leave below) To explain Table 16 above, it is clear from the measurement results that both MnO2 and SiO2 are required to fabricate a multilayer ceramic capacitor with a varistor function, and if one or the other is missing. However, it is not possible to fabricate a multilayer ceramic capacitor with a varistor function. That is,
Only when the same component exists MnO2-8i 02-T i
A 02-based liquid phase is formed, which dissolves and segregates at the grain boundaries, and when reoxidized, Mn 02 Si segregates at the grain boundaries.
This is because 02 becomes insulated and easily becomes an element having a grain boundary insulation type structure.

なお、容量、電圧非直線指数α、ESRなどの電気特性
を比較すると、若干MnO2過剰の方が好ましい。
Note that when comparing electrical properties such as capacity, voltage nonlinearity index α, and ESR, it is preferable to have a slight excess of MnO2.

(実施例3) 次に、第1成分としてのNb2O5,Ta2O5,V2
O51w2os、DYtOs、Nd203−+ Y2O
3,La2O3,CeO2O3,ce02の原子化制御
剤の添加量を規定するため、これを種々変え、S ro
4Bao、2T i 03のA/B比を0.97、第2
成分の添加量をMnO21、Omo 1%、S i 0
2 1.Omo 1%の合計2.Omo 1%、第3成
分としてのL i2S i 03の添加量を0.5mo
1%に固定し、上記実施例1.2と同様の方法でバリス
タ機能付き積層セラミックコンデンサを作製した。その
結果を下記の第17表〜第25表に記載する。
(Example 3) Next, Nb2O5, Ta2O5, V2 as the first component
O51w2os, DYtOs, Nd203-+ Y2O
3. In order to specify the amount of the atomization control agent added for La2O3, CeO2O3, and ce02, this was changed variously, and S ro
4Bao, 2T i 03 A/B ratio of 0.97, 2nd
The added amounts of the components were MnO21, Omo 1%, Si 0
2 1. Omo 1% total2. Omo 1%, the amount of L i2S i 03 added as the third component was 0.5mo
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1.2, with the amount fixed at 1%. The results are shown in Tables 17 to 25 below.

(以 下 余 白) 上記第17表〜第25表について解説すると、第1成分
の添加量を規定したのは、その測定結果より明らかなよ
うに、添加量が0.05mo 1%未満ではその添加効
果が得られず、半導体化が起こりにくいためである。一
方、第1成分の添加量が合計で2.0mo 1%を超え
ると半導体化が抑制され、所望の電気特性が得られず、
さらに焼結密度が低下するためである。
(Margin below) To explain Tables 17 to 25 above, the reason for specifying the amount of the first component added is that, as is clear from the measurement results, if the amount added is less than 0.05 mo 1%, This is because the addition effect cannot be obtained and it is difficult for semiconductor formation to occur. On the other hand, if the total amount of the first component added exceeds 2.0 mo 1%, semiconductor formation will be suppressed and desired electrical properties will not be obtained.
This is because the sintered density further decreases.

なお、第1成分としてはNb2O5,Ta205を添加
シた方が、他(7)V2O5,W2O5,Dy2(h。
Note that it is better to add Nb2O5 and Ta205 as the first component, and the other (7) V2O5, W2O5, Dy2 (h).

Nd2O3,Y2O3,La2O3,CaC2を添加す
る場合よりも若干電気特性的に優れていた。
The electrical properties were slightly better than those in which Nd2O3, Y2O3, La2O3, and CaC2 were added.

さらに、第1成分の混合物組成についても、その一部の
組合せについて実施し、電気特性を測定したが、その結
果は第25表に示したように、−種類添加した場合とほ
とんど特性に差が見られないものであった。しかし、こ
の場合もNb2O6゜Ta205を添加した方が、他の
成分を添加する場合よりも若干電気特性的に優れていた
Furthermore, some combinations of the mixture composition of the first component were tested and the electrical properties were measured, but as shown in Table 25, the results showed that there was almost no difference in the properties compared to when - types were added. It was something that could not be seen. However, in this case as well, the addition of Nb2O6°Ta205 was slightly better in terms of electrical properties than the addition of other components.

また、出発原料の平均粒径が0.5μmよりも大きい場
合には、第1成分の効果が得られにくい傾向があり、0
.5μm以下に抑える必要があることが確認された。
Furthermore, if the average particle size of the starting material is larger than 0.5 μm, the effect of the first component tends to be difficult to obtain, and
.. It was confirmed that it is necessary to suppress the thickness to 5 μm or less.

(実施例4) 次に、第3成分としてのLi2SiO3の添加量を規定
するため、これを種々変え、S rO,6B ao、2
T i 03のA/B比を0.97、第1成分の添加量
をNb2060.511101%、Ta2050.5m
o 1%、第2成分の添加量をMnO21.0mol%
、SiO21、0mol%に固定し、上記実施例と同様
の方法でバリスタ機能付き積層セラミックコンデンサを
作製した。その結果を下記の第26表に記載する。
(Example 4) Next, in order to specify the amount of Li2SiO3 added as the third component, this was changed variously, and S rO, 6B ao, 2
The A/B ratio of T i 03 is 0.97, the amount of the first component added is Nb2060.511101%, Ta2050.5m
o 1%, the amount of the second component added was MnO21.0 mol%
, SiO2 was fixed at 0 mol %, and a multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example. The results are listed in Table 26 below.

(以  下  余  白) 上記第26表に記載したように、第3成分のLi2Si
O3を添加することにより、容量温度変化率とバリスタ
電圧温度係数が改善される。これは添加したLi2Si
O3がMnO2−3iO2−Ti02系の液相を粒界部
分に均一に拡散させるキャリアーとして作用し、そのた
めに半導体の結晶と高抵抗の粒界の境界がシャープに形
成されるためである。ここで、第3成分のLi2SiO
3の添加量を規定したのは、第3成分の添加量が0.0
5mo1%未満ではその添加効果が得られず、容量温度
変化率とバリスタ電圧温度係数が改善されにくいためで
ある。一方、第3成分の添加量が0.2mo1%を超え
ると粒界部分にキャリアーとして働<LizSiChの
量が多くなり、結果として容量、電圧非直線指数αが低
下し、直列等価抵抗値ESRが上昇し、さらに焼成密度
が低下し機械強度が低下するためである。
(Left below) As stated in Table 26 above, the third component Li2Si
By adding O3, the capacitance temperature change rate and the varistor voltage temperature coefficient are improved. This is the added Li2Si
This is because O3 acts as a carrier that uniformly diffuses the MnO2-3iO2-Ti02-based liquid phase to the grain boundary portion, thereby forming a sharp boundary between the semiconductor crystal and the high-resistance grain boundary. Here, the third component Li2SiO
The addition amount of 3 was specified because the addition amount of the third component was 0.0.
This is because if the amount is less than 5 mo1%, the effect of addition cannot be obtained, and it is difficult to improve the capacitance temperature change rate and the varistor voltage temperature coefficient. On the other hand, when the amount of the third component added exceeds 0.2 mo1%, the amount of LizSiCh acting as a carrier at the grain boundary increases, resulting in a decrease in capacitance and voltage nonlinearity index α, and a decrease in series equivalent resistance value ESR. This is because the firing density further decreases and the mechanical strength decreases.

なお、第3成分のLi2SiO3の添加物として、Li
2OとSiO2の混合添加物を使用することが考えられ
る。しかし、このLi2OとSiO2の混合添加物を使
用した場合には、Li2Oが非常に不安定な物質である
ために、焼成中にLi2Oが容易に分解し、大気中に飛
散、拡散するため出来上がった焼結体素子中にはLi原
子がほとんど存在しないこと、また一部イオン化したL
i”イオンが高湿電圧負荷下で移動し、特性劣化が起こ
ることを確認した。そこで、LiをSighとの化合物
で添加させることにより、Liの機能を損なうことな(
、粒界中で安定したものを提供することができる。従っ
て、第3成分としては必ずLi2SiO3が必要である
ことを確認した。
Note that as an additive for the third component Li2SiO3, Li
It is conceivable to use a mixed additive of 2O and SiO2. However, when this mixed additive of Li2O and SiO2 is used, since Li2O is a very unstable substance, Li2O easily decomposes during firing and scatters and diffuses into the atmosphere. There are almost no Li atoms in the sintered element, and some ionized L
It was confirmed that i'' ions move under high-humidity voltage loads, causing property deterioration. Therefore, by adding Li as a compound with Sigh, we added Li without impairing its function (
, can provide stability in grain boundaries. Therefore, it was confirmed that Li2SiO3 is always required as the third component.

(実施例5) 上記の各実施例では5r(1−x)Bax Ti03(
但し、O<x≦0.3)としてS r(1,sB ao
、tTie3を用いた場合について説明したが、他のX
の場合について、S r (1−X) B axT i
 OsのA/B比を0.97、第1成分の添加量をNb
20SO,5mo1%、Ta20s0.5mo1%、第
2成分の添加量をMnO21.0+ao1%、S 10
21.omo1%、第3成分としてのLi2SiO3の
添加量を0.5mo1%に固定し、上記実施例と同様の
方法でバリスタ機能付き積層セラミックコンデンサを作
製した。その結果を下記の第27表に記載する。
(Example 5) In each of the above examples, 5r(1-x)Bax Ti03(
However, as O<x≦0.3), S r(1, sB ao
, tTie3 has been described, but other X
For the case S r (1-X) B axT i
The A/B ratio of Os is 0.97, and the amount of the first component added is Nb.
20SO, 5mol1%, Ta20s0.5mol1%, the amount of the second component added was MnO21.0+ao1%, S10
21. A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example, with the amount of Li2SiO3 added as the third component fixed at 1% and 0.5mol%. The results are listed in Table 27 below.

(以 下 余 白) 上記第27表について解説すると、5r(I−x>B 
ax T i 03のXの範囲を規定したのは、Xが0
.3を超えるとBaTiO3のキュリー点が現れ、容量
温度変化率及びバリスタ電圧温度係数が太き(なり、コ
ンデンサ特性及びバリスタ特性が温度に対して不安定と
なり、信頼性や性能が劣化するためである。
(Left below) To explain Table 27 above, 5r(I-x>B
The range of X in ax T i 03 is defined if X is 0.
.. If it exceeds 3, the Curie point of BaTiO3 will appear, the capacitance temperature change rate and varistor voltage temperature coefficient will become thick (the capacitor characteristics and varistor characteristics will become unstable with respect to temperature, and reliability and performance will deteriorate. .

(実施例6) 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のA u r P t 、Rh 
(Example 6) In each of the above examples, the case where Pd was used as the internal electrode was explained, but other A u r P t , Rh
.

Niについて、S ro、aB ao、2T i 03
のA/B比を0.97.第1成分の添加量をNb20s
0.5mo1%、Ta2050.5mo 1%、第2成
分の添加量をMnO21.0mol%、S 1o21.
omo1%、第3成分のLi2SiO3の添加量を9.
5ao1%に固定し、上記実施例と同様の方法でバリス
タ機能付き積層セラミックコンデンサを作製した。その
結果を下記の第28表に記載する。
For Ni, S ro, aB ao, 2T i 03
The A/B ratio of 0.97. The amount of the first component added is Nb20s
0.5mol%, Ta2050.5mo1%, the amount of the second component added was MnO21.0mol%, S1o21.
omo1%, the amount of third component Li2SiO3 added was 9.
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example, with the ao concentration fixed at 1%. The results are listed in Table 28 below.

上記第28表に記載したように、内部電極としてはAu
、Pt、Rh、Pd、Niの内の少なくとも一種類以上
の金属またはそれらの合金あるいは混合物を用いること
ができ、効果が得られることを確認した。しかし、Ni
を使用する場合はNiの酸化が比較的低温度で起こるた
め、Pdを混合するか、若干Ti過剰のS r (+−
X) B axT i Osを用いた方が酸化が抑えら
れる。
As described in Table 28 above, the internal electrodes are made of Au.
, Pt, Rh, Pd, and Ni, or their alloys or mixtures can be used and it has been confirmed that effects can be obtained. However, Ni
When using S r (+-
X) Oxidation can be suppressed by using B axT i Os.

以上、本発明の実施例では、一部の組合せについて示し
たが、他の組合せでも同様の効果が得られることを確認
した。
Although some combinations have been shown in the examples of the present invention, it has been confirmed that similar effects can be obtained with other combinations.

そして、本発明の実施例ではTi過剰のS r(+−X
) B axT i 03を作製するに当たり、S r
 (+−X) B axT i OsにTiO2を添加
したが、Tiを炭酸化物、水酸化物、有機化合物などの
形で用いてもよく、同様の効果が得られることが言うま
でもない。
In the embodiment of the present invention, Ti excess S r(+−X
) In preparing B axT i 03, S r
Although TiO2 was added to (+-X) B axT i Os, it goes without saying that Ti may be used in the form of carbonates, hydroxides, organic compounds, etc., and similar effects can be obtained.

また、本発明の実施例では、原料粉末に5r((−x)
B axT i Osを用いたが、SrO。
In addition, in the examples of the present invention, 5r((-x)
B axT i Os was used, but SrO.

S rcO3,Bad、BaCO5と、TiO2などか
らS r (+−X) B axT 1−03を作製し
たものを原粉末にしても同様の効果が得られることはも
ちろんである。
Of course, the same effect can be obtained even if S r (+-X) B axT 1-03 prepared from S rcO3, Bad, BaCO5, TiO2, etc. is used as the raw powder.

さらに、第2成分としてのM n 02. S i 0
2についても、これらの炭酸化物、水酸化物などの形で
用いても同様の効果が得られることは言うまでもない。
Furthermore, M n 02. as a second component. S i 0
It goes without saying that similar effects can be obtained with respect to 2 even when used in the form of carbonates, hydroxides, etc.

しかし、MnCO3を用いた方が粒径も細かく揃ってお
り、かつ分解し易いため、特性的に安定した素子を作製
することができ、量産性に適していることが確認された
However, it was confirmed that using MnCO3 has a finer particle size and is easier to decompose, so that an element with stable characteristics can be produced and is suitable for mass production.

次に、上記実施例では、焼成を還元雰囲気中で行う場合
について、説明したが、これは窒素雰囲気中で行うよう
にしてもよいものである。しかし、窒素雰囲気中で焼成
を行った場合には、半導体化が若干しにくい面があるた
め、還元雰囲気中で焼成を行うよりも若干高温度(13
50〜1450℃)側で焼成する方が特性上は好ましい
ものである。
Next, in the above embodiments, the case where the firing is performed in a reducing atmosphere has been described, but this may also be performed in a nitrogen atmosphere. However, when firing in a nitrogen atmosphere, it is somewhat difficult to convert into a semiconductor, so the temperature is slightly higher (13
From the viewpoint of characteristics, it is preferable to perform firing at a temperature of 50 to 1450°C.

また、上記実施例では、混合粉末の仮焼を空気中で行う
場合について説明したが、これは、窒素雰囲気中で行っ
ても同様の効果が得られることを確認した。
Furthermore, in the above embodiments, the case where the mixed powder was calcined in air was described, but it was confirmed that similar effects could be obtained even if calcining was performed in a nitrogen atmosphere.

さらに、上記実施例では、再酸化温度を1100℃と固
定したが、これは所望とする電気特性を得るために、9
00〜1250℃の温度範囲で行えばよいものである。
Furthermore, in the above example, the reoxidation temperature was fixed at 1100°C;
It may be carried out within a temperature range of 00 to 1250°C.

しかし、1200℃以上で再酸化を行う場合は、最高温
度の保持時間を極力抑えなければ粒界のみならず結晶粒
子も絶縁化される恐れがあり、注意を必要とする。また
、Niを内部電極として用いた場合に関しても、120
0℃以上で再酸化を行う場合には保持時間を極力抑えな
ければNiが酸化される恐れがあり、同じく注意を必要
とする。
However, when reoxidizing at 1200° C. or higher, care must be taken because not only the grain boundaries but also the crystal grains may become insulated unless the holding time at the maximum temperature is minimized. Also, when Ni is used as the internal electrode, 120
When reoxidizing at temperatures above 0° C., there is a risk that Ni may be oxidized unless the holding time is suppressed as much as possible, so caution is also required.

そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd、Ni、Cu、Znでも同様の効果が得
られることを確認した。即ち、外部電極としてPd+ 
Ag、Ni、Cu、Znの内の少なくとも一種類以上の
金属またはそれらの合金あるいは混合物を用いてもよい
ものである。しかし、PdやAgを外部電極として使用
する場合は素子とオーミック接触しに((、バリスタ電
圧に若干極性が現れるが、この場合も基本性能としては
特に問題がないものである。
Furthermore, although Ag was used as the external electrode in the above embodiment, it was confirmed that similar effects could be obtained using other materials such as Pd, Ni, Cu, and Zn. That is, Pd+ is used as an external electrode.
At least one metal selected from Ag, Ni, Cu, and Zn, or an alloy or mixture thereof may be used. However, when Pd or Ag is used as the external electrode, it comes into ohmic contact with the element ((), and a slight polarity appears in the varistor voltage, but in this case as well, there is no particular problem in terms of basic performance.

以上、実施例で示した方法で得られたバリスタ機能付き
積層セラミックコンデンサの平均粒径は2.0〜3.0
μm程度であった。ここで、成型体の空気中での仮焼温
度を1300℃よりも高温で行うと、上述したようにM
nO2−3102−Ti02系の液相焼結が急激に進行
し粒成長が促進され、平均粒径が約2倍以上になる。そ
して、このように平均粒径が太き(なった場合には、焼
結密度の低下、電圧非直線指数αの低下、直列等価抵抗
値ESRの上昇、電気特性のバラツキなどの諸問題が発
生し、電気特性や信頼性が著しく低下し、実用化には向
かないものである。
As mentioned above, the average particle size of the multilayer ceramic capacitor with varistor function obtained by the method shown in the example is 2.0 to 3.0.
It was about μm. Here, if the molded body is calcined in air at a temperature higher than 1300°C, M
Liquid phase sintering of the nO2-3102-Ti02 system rapidly progresses, grain growth is promoted, and the average grain size becomes about twice or more. When the average grain size becomes large (like this), various problems occur such as a decrease in sintered density, a decrease in voltage nonlinearity index α, an increase in series equivalent resistance value ESR, and variations in electrical properties. However, the electrical characteristics and reliability deteriorate significantly, making it unsuitable for practical use.

また、上記実施例では積層型のバリスタ機能付きセラミ
ックコンデンサについて説明したが、本発明は上記組成
物を用い、従来と同様の単板型のバリスタ機能付きセラ
ミックコンデンサを作製した場合でも、優れたコンデン
サ特性、バリスタ特性が得られることをN認した。
Further, in the above embodiment, a multilayer ceramic capacitor with a varistor function was explained, but even when a single-plate ceramic capacitor with a varistor function similar to the conventional one is manufactured using the above composition, an excellent capacitor can be obtained. N confirmed that the characteristics and varistor characteristics could be obtained.

以上、このようにして得られた素子は、大容量で、かつ
電圧非直線指数αが大きく、バリスタ電圧、直列等価抵
抗値ESRが小さく、さらに1品度特性9周波数特性、
ノイズ特性が優れているため、通常はコンデンサとして
電圧の低いノイズや高周波のノイズを吸収する働きをし
、一方パルスや静電気などの高い電圧が侵入した時はバ
リスタ機能を発揮し、ノイズ、パルス、静電気などの異
常電圧に対して優れた応答性を示し、かつそれらの特性
が温度に対して常に安定しているため、従来のフィルム
コンデンサ、積層セラミックコンデンサ、半導体セラミ
ックコンデンサに変わるものとして期待されるものであ
る。さらに、本発明のバリスタ機能付き積層セラミック
コンデンサは、従来の単板型のバリスタ機能付きセラミ
ックコンデンサに比べて小型でありながら大容量であり
、かつ高性能であるため、実装部品としての応用も大い
に期待されるものである。
As described above, the device obtained in this manner has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and furthermore has one-quality characteristics, 9 frequency characteristics,
Because of its excellent noise characteristics, it normally works as a capacitor to absorb low voltage noise and high frequency noise, but when high voltage such as pulses or static electricity enters, it functions as a varistor, and absorbs noise, pulses, etc. It shows excellent responsiveness to abnormal voltages such as static electricity, and its characteristics are always stable with respect to temperature, so it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. It is something. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller, has a larger capacity, and has higher performance than the conventional single-plate ceramic capacitor with a varistor function, so it can be widely applied as a mounted component. This is to be expected.

発明の効果 以上に示したように本発明によれば、コンデンサ機能と
バリスタ機能を同時に有するバリスタ機能付きセラミッ
クコンデンサを得ることができる。その作用としては、
通常はコンデンサとして電圧の低いノイズや高周波のノ
イズを吸収する働きをし、一方パルスや静電気などの高
い電圧が侵入した時はバリスタ機能を発揮するため、電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護する働きを持つことに
なる。そして、それらの特性が温度に対して常に安定し
ているものである。従って、その応用として、 ■ 電子機器に使用されているIC,LSIなどの保護
用のバイパスコンデンサとして、従来のフィルムコンデ
ンサ、積層セラミックコンデンサ、半導体セラミックコ
ンデンサなどにとって代わる。
Effects of the Invention As described above, according to the present invention, it is possible to obtain a ceramic capacitor with a varistor function that has both a capacitor function and a varistor function. Its action is
Normally, it works as a capacitor to absorb low-voltage noise and high-frequency noise, but when high voltage such as pulses and static electricity enters, it performs a varistor function, so it absorbs noise, pulses, and static electricity generated by electronic equipment. It has the function of protecting semiconductors and electronic equipment from abnormal voltages. Moreover, these characteristics are always stable with respect to temperature. Therefore, its applications include: (1) It replaces conventional film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. as bypass capacitors for protection of ICs, LSIs, etc. used in electronic equipment.

■ 静電気による機器の破壊や機器の誤動作防止、誘導
性負荷0N−OFFサージ吸収に使用されているZnO
系バリスタにとって代わる。
■ ZnO is used to prevent equipment damage and equipment malfunction due to static electricity, and to absorb inductive load 0N-OFF surges.
Replaces the barista.

という応用が期待でき、一つの素子で上記■、■の効果
を同時に発揮し、その用途は大きいものである。
This device can be expected to have a wide range of applications, as it can simultaneously exhibit the above effects (1) and (2) with a single device.

以上、記載してきたように、本発明でバリスタ機能付き
積層セラミックコンデンサを容易に作製できるようにな
った理由は、バリスタ機能付きセラミックコンデンサ材
料と内部電極材料との同時焼成が可能となったためであ
る。そして、同時焼成が可能となった理由は、Ti過剰
のSr(+−X)B a xT r 03に、半導体化
成分を添加する以外にMnO2とSiO2を添加した組
成では、今まで行われて来た金属酸化物の表面拡散工程
を経な(でも、再酸化するだけで、容易に粒界絶縁型半
導体セラミックコンデンサになることによるものであり
、本発明はこの点にプロセス面で最大の特長を有してい
るものである。
As described above, the reason why a multilayer ceramic capacitor with a varistor function can be easily produced with the present invention is because it is now possible to simultaneously fire the ceramic capacitor material with a varistor function and the internal electrode material. . The reason why simultaneous firing became possible is that it has not been done until now with a composition in which MnO2 and SiO2 are added to Sr(+-X)Ba xTr 03 with excess Ti in addition to the semiconductor component. This is due to the fact that a grain boundary insulated semiconductor ceramic capacitor can be easily obtained by simply re-oxidizing the metal oxide that has come into contact with the metal oxide through a surface diffusion process. It has the following.

さらに、本発明のバリスタ機能付き積層セラミックコン
デンサは、従来の単板型のバリスタ機能付きセラミック
コンデンサに比べ小型でありながら大容量であり、かつ
高性能であるため面実装部品としての応用も大いに期待
され、ビデオカメラ、通信機器などの高密度実装用素子
としても使用できるものである。
Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller than the conventional single-plate ceramic capacitor with a varistor function, has a large capacity, and has high performance, so it is highly expected to be applied as a surface-mounted component. It can also be used as a high-density packaging element for video cameras, communication equipment, etc.

従って、本発明によればノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、かつそれら
の特性が温度に対して常に安定している素子を得ること
ができ、その実用上の効果は極めて大きいものである。
Therefore, according to the present invention, it is possible to obtain an element that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity, and whose characteristics are always stable with respect to temperature. The effect is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の詳細な説明するためのバリスタ機能
付きセラミックコンデンサの分解斜視図であり、積層す
る生シート及びその上に印刷される内部電極ペーストの
形状を説明するための図、第2図はこの発明の実施例に
より得られたバリスタ機能付き積層セラミックコンデン
サを示す一部切欠断面図、第3図はこの発明の詳細な説
明するためのバリスタ機能付き積層セラミックコンデン
サの製造工程を示す図である。 1・・・・・・生シート、2・旧・・内部電極ペースト
、2a・・・・・・内部電極、3・・・・・・外部電極
、4・・・・・・バリスタ機能付き積層セラミックコン
デンサ。 第1図 I−・主ダート 2− 内部を犠ご一部1 嘉2図 、7 第 3 図
FIG. 1 is an exploded perspective view of a ceramic capacitor with a varistor function for explaining the present invention in detail, and FIG. The figure is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. It is. 1... raw sheet, 2... old internal electrode paste, 2a... internal electrode, 3... external electrode, 4... laminated with varistor function ceramic capacitor. Figure 1 I-・Main dart 2- Part 1 of the interior sacrificed Figure 2, 7 Figure 3

Claims (7)

【特許請求の範囲】[Claims] (1)Sr_(_1_−_x_)Ba_xとTiのモル
比が0.95≦Sr_(_1_−_x_)Ba_x/T
i<1.00となるように過剰のTiを含有したSr_
(_1_−_x_)Ba_xTiO_3(但し、0<x
≦0.3)に、Nb_2O_5,Ta_2O_5,V_
2O_5,W_2O_5,Dy_2O_3,Nd_2O
_3,Y_2O_3,La_2O_3,CeO_2の内
の少なくとも一種類以上を0.05〜2.0mol%と
、MnO_2とSiO_2を合計量で0.2〜5.0m
ol%と、Li_2SiO_3を0.05〜2.0mo
l%含ませてなる粒界絶縁型半導体セラミックコンデン
サ。
(1) The molar ratio of Sr_(_1_-_x_)Ba_x and Ti is 0.95≦Sr_(_1_-_x_)Ba_x/T
Sr_ containing excess Ti so that i<1.00
(_1_−_x_) Ba_xTiO_3 (however, 0<x
≦0.3), Nb_2O_5, Ta_2O_5, V_
2O_5, W_2O_5, Dy_2O_3, Nd_2O
_3, Y_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol%, and a total amount of MnO_2 and SiO_2 of 0.2 to 5.0 m
ol% and 0.05 to 2.0 mo of Li_2SiO_3
A grain boundary insulated semiconductor ceramic capacitor containing 1%.
(2)Sr_(_1_−_x_)Ba_xとTiのモル
比が0.95≦Sr_(_1_−_x_)Ba_x/T
i<1.00となるように過剰のTiを含有したSr_
(_1_−_x_)Ba_xTiO_3(但し、0<x
≦0.3)に、Nb_2O_5,Ta_2O_5,V_
2O_5,W_2O_5,Dy_2O_3,Nd_2O
_3,Y_2O_3,La_2O_3,CeO_2の内
の少なくとも一種類以上を0.05〜2.0mol%と
、MnO_2とSiO_2を合計量で0.2〜5.0m
ol%と、Li_2SiO_3を0.05〜2.0mo
l%含ませてなる粒界絶縁型半導体セラミック内に、複
数層の内部電極をこれらが交互に対向する端縁に至るよ
うに設け、かつこの内部電極の両端縁に外部電極を設け
たことを特徴とする積層型粒界絶縁型半導体セラミック
コンデンサ。
(2) The molar ratio of Sr_(_1_-_x_)Ba_x and Ti is 0.95≦Sr_(_1_-_x_)Ba_x/T
Sr_ containing excess Ti so that i<1.00
(_1_−_x_) Ba_xTiO_3 (however, 0<x
≦0.3), Nb_2O_5, Ta_2O_5, V_
2O_5, W_2O_5, Dy_2O_3, Nd_2O
_3, Y_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol%, and a total amount of MnO_2 and SiO_2 of 0.2 to 5.0 m
ol% and 0.05 to 2.0 mo of Li_2SiO_3
In a grain boundary insulated semiconductor ceramic containing 1%, multiple layers of internal electrodes are provided so as to alternately reach opposing edges, and external electrodes are provided on both ends of the internal electrodes. Features: Multilayer grain boundary insulated semiconductor ceramic capacitor.
(3)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。
(3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(4)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
または3記載の積層型粒界絶縁型半導体セラミックコン
デンサ。
(4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
or 3. The laminated grain boundary insulated semiconductor ceramic capacitor according to 3.
(5)Sr_(_1_−_x_)Ba_xとTiのモル
比が、0.95≦Sr_(_1_−_x_)Ba_x/
Ti<1.00となるように過剰のTiを含有した Sr_(_1_−_x_)Ba_xTiO_3(但し、
0<x≦0.3)に、Nb_2O_5,Ta_2O_5
,V_2O_5,W_2O_5,Dy_2O_3,Nd
_2O_3,Y_2O_3,La_2O_3,CeO_
2の内の少なくとも一種類以上を0.05〜2.0mo
l%と、MnO_2とSiO_2を合計量で0.2〜5
.0mol%と、Li_2SiO_3を0.05〜2.
0mol%含ませてなる組成物の混合粉末を出発原料と
し、その混合粉末を粉砕,混合,乾燥した後、空気中ま
たは窒素雰囲気中で仮焼する工程と、仮焼後、再度粉砕
した粉末を有機バインダーと共に溶媒中に分散させ生シ
ートにし、その後この生シートの上に、内部電極ペース
トを交互に対向する端縁に至るように印刷(但し、最上
層及び最下層の生シートには印刷せず)する工程と、こ
の内部電極ペーストの印刷された生シートを積層,加圧
,圧着して成型体を得、その後この成型体を空気中で仮
焼する工程と、仮焼後、還元または窒素雰囲気中で焼成
する工程と、焼成後、空気中で再酸化する工程と、再酸
化後、内部電極を露出させた両端に外部電極ペーストを
塗布し焼付ける工程とを有することを特徴とする積層型
粒界絶縁型半導体セラミックコンデンサの製造方法。
(5) The molar ratio of Sr_(_1_-_x_)Ba_x and Ti is 0.95≦Sr_(_1_-_x_)Ba_x/
Sr_(_1_-_x_)Ba_xTiO_3 containing excess Ti so that Ti<1.00 (however,
0<x≦0.3), Nb_2O_5, Ta_2O_5
,V_2O_5,W_2O_5,Dy_2O_3,Nd
_2O_3, Y_2O_3, La_2O_3, CeO_
0.05 to 2.0 mo of at least one of 2.
1%, and the total amount of MnO_2 and SiO_2 is 0.2 to 5
.. 0 mol% and 0.05 to 2.0 mol% of Li_2SiO_3.
A mixed powder of a composition containing 0 mol% is used as a starting material, and the mixed powder is crushed, mixed, dried, and then calcined in air or in a nitrogen atmosphere, and after calcining, the powder that is crushed again is It is dispersed in a solvent together with an organic binder to form a green sheet, and then the internal electrode paste is printed on the green sheet alternately up to the opposing edges (however, the top and bottom layers of the green sheet are not printed). (1) process of laminating, pressurizing, and crimping raw sheets printed with this internal electrode paste to obtain a molded body, and then calcining this molded body in air, and after calcining, reduction or It is characterized by comprising a step of firing in a nitrogen atmosphere, a step of reoxidizing in air after the firing, and a step of applying an external electrode paste to both ends where the internal electrodes are exposed after the reoxidation and baking. A method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor.
(6)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。
(6) Claim 5, characterized in that the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(7)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
または6記載の積層型粒界絶縁型半導体セラミックコン
デンサの製造方法。
(7) Claim 5, characterized in that the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
Alternatively, the method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor according to 6.
JP1147901A 1989-03-15 1989-06-09 Ceramic capacitor and method of manufacturing the same Expired - Fee Related JP2705221B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP1147901A JP2705221B2 (en) 1989-06-09 1989-06-09 Ceramic capacitor and method of manufacturing the same
EP90904677A EP0437613B1 (en) 1989-03-15 1990-03-14 Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
US07/582,220 US5166759A (en) 1989-03-15 1990-03-14 Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure
DE69024340T DE69024340T2 (en) 1989-03-15 1990-03-14 SEMICONDUCTOR CERAMIC CAPACITOR OF LAMINATED AND INTERMEDIATE GRAIN INSULATION TYPE AND METHOD FOR THE PRODUCTION THEREOF
KR1019900702448A KR930012272B1 (en) 1989-03-15 1990-03-14 Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
PCT/JP1990/000334 WO1990010941A1 (en) 1989-03-15 1990-03-14 Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
US07/920,749 US5268006A (en) 1989-03-15 1992-07-28 Ceramic capacitor with a grain boundary-insulated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1147901A JP2705221B2 (en) 1989-06-09 1989-06-09 Ceramic capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0311716A true JPH0311716A (en) 1991-01-21
JP2705221B2 JP2705221B2 (en) 1998-01-28

Family

ID=15440700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1147901A Expired - Fee Related JP2705221B2 (en) 1989-03-15 1989-06-09 Ceramic capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2705221B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006129A1 (en) * 1992-09-03 1994-03-17 Matsushita Electric Industrial Co., Ltd. Method of producing ceramic component
JP2003063860A (en) * 2001-08-23 2003-03-05 Taiyo Yuden Co Ltd Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same
US6911102B2 (en) 1999-08-09 2005-06-28 Murata Manufacturing Co., Ltd. Laminated type semiconductor ceramic element and production method for the laminated type semiconductor ceramic element
CN112811901A (en) * 2020-12-31 2021-05-18 北京元六鸿远电子科技股份有限公司 High-mesomorphic-boundary-layer ceramic material and preparation method of grain boundary-layer ceramic substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006129A1 (en) * 1992-09-03 1994-03-17 Matsushita Electric Industrial Co., Ltd. Method of producing ceramic component
EP0610516A1 (en) * 1992-09-03 1994-08-17 Matsushita Electric Industrial Co., Ltd. Method of producing ceramic component
US5520759A (en) * 1992-09-03 1996-05-28 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic parts
EP0610516B1 (en) * 1992-09-03 1997-12-29 Matsushita Electric Industrial Co., Ltd. Method of producing ceramic component
US6911102B2 (en) 1999-08-09 2005-06-28 Murata Manufacturing Co., Ltd. Laminated type semiconductor ceramic element and production method for the laminated type semiconductor ceramic element
JP2003063860A (en) * 2001-08-23 2003-03-05 Taiyo Yuden Co Ltd Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same
CN112811901A (en) * 2020-12-31 2021-05-18 北京元六鸿远电子科技股份有限公司 High-mesomorphic-boundary-layer ceramic material and preparation method of grain boundary-layer ceramic substrate
CN112811901B (en) * 2020-12-31 2023-03-03 北京元六鸿远电子科技股份有限公司 High-mesomorphic-boundary-layer ceramic material and preparation method of grain boundary-layer ceramic substrate

Also Published As

Publication number Publication date
JP2705221B2 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
KR930012272B1 (en) Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
KR930012271B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
KR930010421B1 (en) Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
JP2757587B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP3064659B2 (en) Manufacturing method of multilayer ceramic element
JP2727626B2 (en) Ceramic capacitor and method of manufacturing the same
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697095B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707706B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2725357B2 (en) Ceramic capacitor and method of manufacturing the same
JP2850355B2 (en) Ceramic capacitor and method of manufacturing the same
JPH0359907A (en) Particle field insulation type semiconductor ceramic capacitor and manufacture thereof
JP2715529B2 (en) Ceramic capacitor and method of manufacturing the same
JP2773309B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737244B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737280B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707707B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2743448B2 (en) Ceramic capacitor and method of manufacturing the same
JP2646734B2 (en) Ceramic capacitor and method of manufacturing the same
JP2661246B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697123B2 (en) Ceramic capacitor and method of manufacturing the same
JP2745656B2 (en) Ceramic capacitor and method of manufacturing the same
KR102202462B1 (en) Dielectric composition and multilayer ceramic capacitor comprising the same
JPH06176954A (en) Laminated grain insulating type semiconductor ceramic capacitor
JP3039117B2 (en) Multilayer type grain boundary insulating semiconductor ceramic capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees