JP2003063860A - Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same - Google Patents

Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same

Info

Publication number
JP2003063860A
JP2003063860A JP2001253506A JP2001253506A JP2003063860A JP 2003063860 A JP2003063860 A JP 2003063860A JP 2001253506 A JP2001253506 A JP 2001253506A JP 2001253506 A JP2001253506 A JP 2001253506A JP 2003063860 A JP2003063860 A JP 2003063860A
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
mol
target
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001253506A
Other languages
Japanese (ja)
Inventor
Kentaro Morito
健太郎 森戸
Toshimasa Suzuki
利昌 鈴木
Masayuki Fujimoto
正之 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2001253506A priority Critical patent/JP2003063860A/en
Publication of JP2003063860A publication Critical patent/JP2003063860A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a sintered compact target which has a high sintered density, so as to reduce the amount of leak current of a dielectric thin film and improve the resistance to pressure of the thin film by utilizing the sintered compact target. SOLUTION: A membrane capacity element 10 consists of a laminating structure composed of a bonding layer 14, a lower electrode 16, a dielectric membrane 18, and an upper electrode 20 laminated in order on a substrate 12. The dielectric membrane 18 is made with the vapor-phase growth method using the sintered compact target whose main component is a perovskite structure expressed with a general formula Rx My Oz . As impurity elements to improve the dielectric characteristic, the target contains at least one element selected from among Mg, Mn, Cr, Co, V, Fe, Ni, Cu, Zn, Ho, Y, Er, La, and Nb of 0.05 mol% or more and less than 10 mol%, and, as a sintering aid, Si of 0.1 mol% or more and less than 5.0 mol%.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ペロブスカイト構
造を有する焼結体ターゲット,それを利用した誘電体薄
膜及びその製造方法,それを利用した電子部品に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sintered body target having a perovskite structure, a dielectric thin film using the same, a method for manufacturing the same, and an electronic component using the same.

【0002】[0002]

【背景技術】BaTiOやSrTiOに代表される
ペロブスカイト型酸化物材料は、常誘電性,強誘電性,
圧電効果などの極めて多様な物性を有することから、近
年、高誘電率キャパシタ材料,メモリ材料,センサ材
料,アクチュエータ材料など広範な電子材料として応用
されるとともに、これらの物性を利用した新規デバイス
の開発が盛んに行われている。特に、電子機器の小型
化,高集積化によって、電子部品の小型化・薄膜化に対
する強い要請がある。このため、ペロブスカイト型高誘
電率薄膜や強誘電性薄膜が大きな注目を集めており、D
RAM(Dynamic Random Access Memory),MMIC
(Microwave Monolithic Integrated Circuit)用キャ
パシタあるいは不揮発性メモリであるFeRAMなどへ
の応用が期待されている。
BACKGROUND ART Perovskite oxide materials typified by BaTiO 3 and SrTiO 3 have a paraelectric property, a ferroelectric property,
Due to its extremely diverse physical properties such as the piezoelectric effect, it has recently been applied as a wide range of electronic materials such as high dielectric constant capacitor materials, memory materials, sensor materials, actuator materials, and the development of new devices utilizing these physical properties. Is being actively conducted. In particular, there is a strong demand for downsizing and thinning of electronic components due to downsizing and high integration of electronic devices. For this reason, perovskite type high dielectric constant thin films and ferroelectric thin films have attracted great attention.
RAM (Dynamic Random Access Memory), MMIC
It is expected to be applied to capacitors for (Microwave Monolithic Integrated Circuit) or FeRAM which is a non-volatile memory.

【0003】このような半導体技術の進歩による電子部
品の小型化・高集積化に伴い、キャパシタ面積の縮小化
のために誘電体膜の極薄膜化や3次元構造化が行われて
いる。このため、半導体素子の作製工程は複雑化し、微
細加工技術も限界に近づきつつあり、歩留まりや信頼性
の面での改善が望まれている。
With the miniaturization and high integration of electronic parts due to such progress in semiconductor technology, ultra-thin dielectric films and three-dimensional structures have been used to reduce the capacitor area. Therefore, the manufacturing process of the semiconductor device is complicated, and the fine processing technology is approaching its limit, and improvement in yield and reliability is desired.

【0004】また、近年では、特許第250061号の
高誘電率薄膜のように、高誘電率で絶縁特性の良好な誘
電体薄膜として、(Ba,Sr)TiO系誘電体薄膜
に、Mn,Pb,あるいは希土類元素の中から選ばれる
少なくとも1種類の元素を添加したものが提案されてい
る。このように、誘電体薄膜に微量元素を添加して、良
好な絶縁特性と高誘電率の両立を図る方法が検討され始
めている。
In recent years, like the high dielectric constant thin film of Japanese Patent No. 250061, as a dielectric thin film having a high dielectric constant and good insulating properties, a (Ba, Sr) TiO 3 -based dielectric thin film has a Mn, It has been proposed to add at least one kind of element selected from Pb and rare earth elements. As described above, a method of adding a trace element to the dielectric thin film to achieve both good insulation characteristics and high dielectric constant has begun to be studied.

【0005】[0005]

【発明が解決しようとする課題】ところで、従来DRA
M用キャパシタ材料として用いられてきたシリコン酸化
物やシリコン窒化物は、主に非晶質(アモルファス)の
状態で使用されるのに対し、ペロブスカイト構造を有す
る誘電体材料は、大きな比誘電率を得るために、結晶に
おけるイオン分極を利用することから、結晶状態で使用
される。このため、薄膜容量素子におけるリーク電流
が、非結晶質材料を誘電体として利用した場合よりも大
きくなる傾向にある。従って、結晶質誘電体薄膜のリー
ク電流を低減しなければ薄膜容量素子として利用できな
い恐れがある。
By the way, the conventional DRA
Silicon oxides and silicon nitrides that have been used as capacitor materials for M are mainly used in an amorphous state, whereas dielectric materials having a perovskite structure have a large relative dielectric constant. It is used in the crystalline state because it utilizes ionic polarization in the crystal to obtain. Therefore, the leak current in the thin film capacitor tends to be larger than that when an amorphous material is used as the dielectric. Therefore, unless the leak current of the crystalline dielectric thin film is reduced, there is a possibility that it cannot be used as a thin film capacitive element.

【0006】このような不都合に対して、非化学量論組
成の制御や上述した背景技術のような微量不純物の添加
などといった手法が検討されてきている。しかしなが
ら、これらの手法による誘電体薄膜を、スパッタ法やレ
ーザーアブレーション法などの物理的気相成長法で成膜
する際に使用する焼結体ターゲットの焼結密度は、添加
する微量元素の種類や量論組成に依存して極めて大きな
変化を示す。例えば、図6は、RのRがSr
でMがTiの場合の焼結体ターゲットの焼結密度を示し
たものである。試料S1〜S5は、x/yを0.8〜
1.5と変化させたもので、このときの焼結密度と理論
密度比を示している。SrTiO薄膜の場合、Srが
10〜20%過剰なときに最大の誘電率を示す反面、同
図に示すように、Sr過剰のSrTiO(試料S4及
びS5)の焼結密度は、3.3あるいは3.7となって
おり、理論密度比は65%あるいは73%となってい
る。すなわち、Sr過剰のSrTiOの焼結密度は、
Ti過剰の場合の焼結密度に比べて20%以上も低下す
る。また、誘電体薄膜において、アクセプタとなる元素
を添加したSrTiOも、絶縁性は向上するものの、
添加した元素に依存して焼結密度が大きく低下してしま
う。
For such inconvenience, methods such as non-stoichiometric composition control and addition of trace impurities as in the background art described above have been studied. However, the sintering density of the sintered body target used when forming the dielectric thin film by these methods by physical vapor deposition methods such as sputtering method and laser ablation method depends on the kind of trace elements to be added and It shows extremely large changes depending on the stoichiometric composition. For example, FIG. 6, R a R x M y O 3 is Sr
3 shows the sintered density of the sintered body target when M is Ti. Samples S1 to S5 have x / y of 0.8 to
The value was changed to 1.5 and shows the sintering density and the theoretical density ratio at this time. In the case of the SrTiO 3 thin film, the maximum dielectric constant is exhibited when Sr is 10 to 20% excess, but as shown in the figure, the sintering density of Sr excess SrTiO 3 (Samples S4 and S5) is 3. 3 or 3.7, and the theoretical density ratio is 65% or 73%. That is, the sintering density of Sr-rich SrTiO 3 is
Compared to the sintered density when Ti is excessive, it is reduced by 20% or more. Further, in the dielectric thin film, SrTiO 3 added with an element serving as an acceptor also improves the insulating property,
Depending on the added element, the sintered density is greatly reduced.

【0007】このような焼結密度の低いターゲットは、
成膜時にプラズマに晒されると、パーティクルを発生
し、その他の半導体プロセス周辺技術との整合上、大き
な障害となり得るため使用することができない。従っ
て、一般的には、誘電体薄膜の物性制御に用いることが
できる微量元素や非化学量論組成の組み合わせにおのず
と制限が生じてしまう。更に、近年の半導体プロセスの
大型化(大面積化)は、焼結体ターゲットに対しても大
型化の要求となって直接反映する。しかしながら、焼結
体ターゲットは、大型のものになるとターゲット製作時
や成膜中に破損する確率が高くなる。このような点か
ら、大型化に当たっては、更なるターゲットの焼結性
(焼結密度)の向上が必要不可欠となる。
A target having such a low sintering density is
When exposed to plasma at the time of film formation, particles are generated, which can be a great obstacle in terms of matching with other semiconductor process peripheral technologies, and therefore cannot be used. Therefore, in general, the combination of trace elements and non-stoichiometric compositions that can be used for controlling the physical properties of the dielectric thin film naturally causes limitations. Furthermore, the recent increase in the size of semiconductor processes (increased area) directly reflects the demand for increase in the size of the sintered compact target. However, if the sintered compact target is large, the probability of damage during the production of the target or during film formation increases. From this point of view, further improvement of the sinterability (sintering density) of the target is indispensable for increasing the size.

【0008】この発明は、以上の点に着目したもので、
その目的は、焼結密度の高い大型化に好適な焼結体ター
ゲットを提供することである。他の目的は、前記焼結体
ターゲットを利用することで、誘電体薄膜のリーク電流
の低減や耐圧特性の向上を図ることである。
The present invention focuses on the above points,
The purpose thereof is to provide a sintered compact target having a high sintered density and suitable for upsizing. Another object is to reduce the leak current of the dielectric thin film and improve the withstand voltage characteristics by using the sintered body target.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、Rで表されるペロブスカイト
構造を主に含む焼結体ターゲットであって、前記Rを、
Sr,Ba,Ca,Pbから選択した少なくとも1種の
元素で構成し、前記Mを、Ti,Zrから選択した少な
くとも1種の元素で構成するとともに、Mg,Mn,C
r,Co,V,Fe,Ni,Cu,Zn,Ho,Y,E
r,La,Nbから選択した少なくとも1種の元素を
0.05mol%以上10mol%未満含み、かつ、Siを
0.1mol%以上5mol%未満含むことを特徴とする。主
要な形態の一つは、前記Rのxとyの比が
0.8≦x/y≦1.5の条件を満たすことを特徴とす
る。
In order to achieve the above object, the present invention is a sintered compact target mainly containing a perovskite structure represented by R x M y O z , wherein R is
It is composed of at least one element selected from Sr, Ba, Ca and Pb, M is composed of at least one element selected from Ti and Zr, and Mg, Mn and C
r, Co, V, Fe, Ni, Cu, Zn, Ho, Y, E
At least one element selected from r, La, and Nb is contained in an amount of 0.05 mol% or more and less than 10 mol%, and Si is contained in an amount of 0.1 mol% or more and less than 5 mol%. One of the major form is the ratio of the R x M y O z of x and y is equal to or satisfies the condition 0.8 ≦ x / y ≦ 1.5.

【0010】他の発明は、前記焼結体ターゲットを使用
して気相成長法により成膜された誘電体薄膜であること
を特徴とする。
Another aspect of the invention is a dielectric thin film formed by a vapor phase growth method using the sintered target.

【0011】更に他の発明は、前記焼結体ターゲットを
使用し、気相成長法によって誘電体薄膜を製造すること
を特徴とする。主要な形態の一つは、前記成膜時の基板
温度を400℃〜800℃としたことを特徴とする。
Still another aspect of the present invention is characterized in that a dielectric thin film is produced by a vapor phase growth method using the sintered body target. One of the main forms is characterized in that the substrate temperature during the film formation is set to 400 ° C to 800 ° C.

【0012】更に他の発明は、前記焼結体ターゲットを
使用する誘電体薄膜の製造方法であって、気相成長法に
より誘電体薄膜を成膜し、その後、酸素を含む雰囲気中
で結晶化を促進することを特徴とする。主要な形態の一
つは、前記誘電体薄膜の成膜時の基板温度を150〜6
00℃とするとともに、前記結晶化の促進を450〜8
00℃の酸素雰囲気中で行うことを特徴とする。
Still another invention is a method of manufacturing a dielectric thin film using the above-mentioned sintered body target, which comprises forming a dielectric thin film by a vapor phase growth method and then crystallizing it in an atmosphere containing oxygen. It is characterized by promoting. One of the main forms is that the substrate temperature at the time of forming the dielectric thin film is 150 to 6
The temperature is set to 00 ° C. and the crystallization is accelerated for 450 to 8
It is characterized in that it is carried out in an oxygen atmosphere at 00 ° C.

【0013】更に他の発明は、前記誘電体薄膜を利用し
た電子部品であることを特徴とする。本発明の前記及び
他の目的,特徴,利点は、以下の詳細な説明及び添付図
面から明瞭になろう。
Still another aspect of the present invention is an electronic component using the dielectric thin film. The above and other objects, features and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.

【0014】[0014]

【発明の実施の形態】<実施の形態>……以下、本発明
の実施の形態について詳細に説明する。最初に、図1を
参照しながら、本発明の一実施形態について説明する。
図1は、本発明を適用した薄膜容量素子10の積層構造
を示す断面図である。同図に示すように、薄膜容量素子
10は、基板12上に、ボンディング層(バリア層又は
下地層)14,下部電極16,誘電体薄膜18,上部電
極20を順に積層した積層構造となっている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments ... Embodiments of the present invention will be described in detail below. First, an embodiment of the present invention will be described with reference to FIG.
FIG. 1 is a sectional view showing a laminated structure of a thin film capacitor 10 to which the present invention is applied. As shown in the figure, the thin film capacitive element 10 has a laminated structure in which a bonding layer (barrier layer or base layer) 14, a lower electrode 16, a dielectric thin film 18, and an upper electrode 20 are sequentially laminated on a substrate 12. There is.

【0015】基板12としては、シリコン(Si),サ
ファイア(Al),石英ガラス(SiO),ジ
ルコニア(ZrO)などを利用することができる。下
部電極16及び上部電極20としては、白金(Pt),
金(Au),銀(Ag),銅(Cu),クロム(C
r),アルミニウム(Al),イリジウム(Ir),ル
テニウム(Ru),ルテニウム酸ストロンチウム(Sr
RuO)などを用いる。下部電極16のボンディング
層14としては、タンタル(Ta),チタン(Ti),
酸化チタン(TiO),酸化イリジウム(Ir
),ルテニウム(Ru)などが一般的に使用され
る。
As the substrate 12, silicon (Si), sapphire (Al 2 O 3 ), quartz glass (SiO 2 ), zirconia (ZrO 2 ) or the like can be used. As the lower electrode 16 and the upper electrode 20, platinum (Pt),
Gold (Au), silver (Ag), copper (Cu), chromium (C
r), aluminum (Al), iridium (Ir), ruthenium (Ru), strontium ruthenate (Sr
RuO 3 ) or the like is used. As the bonding layer 14 of the lower electrode 16, tantalum (Ta), titanium (Ti),
Titanium oxide (TiO x ), iridium oxide (Ir
O 2 ) and ruthenium (Ru) are generally used.

【0016】また、誘電体薄膜18は、一般式R
で表されるペロブスカイト構造を主成分とする焼結
体ターゲットを用いて気相成長法により成膜される。R
は、ストロンチウム(Sr),バリウム(Ba),カル
シウム(Ca),鉛(Pb)から選択した少なくとも1
種の元素であり、Mは、チタン(Ti),ジルコニウム
(Zr)から選択した少なくとも1種の元素である。更
に、前記焼結体ターゲットは、誘電体薄膜18の誘電特
性の向上に効果があるアクセプタ(又はドナー)元素と
して、マグネシウム(Mg),マンガン(Mn),クロ
ム(Cr),コバルト(Co),バナジウム(V),鉄
(Fe),ニッケル(Ni),銅(Cu),亜鉛(Z
n),ホロミウム(Ho),イットリウム(Y),エル
ビウム(Er),ランタン(La),ニオブ(Nb)か
ら選択した少なくとも1種の元素を0.05mol%以上
10mol%未満含むとともに、ターゲット焼結助剤とし
て0.1mol%以上5.0mol%未満のシリコン(Si)
を含んでいる。
Further, the dielectric thin film 18 has the general formula R x M y
The film is formed by a vapor phase growth method using a sintered target having a perovskite structure represented by O z as a main component. R
Is at least 1 selected from strontium (Sr), barium (Ba), calcium (Ca), and lead (Pb).
M is at least one element selected from titanium (Ti) and zirconium (Zr). Further, the sintered target has magnesium (Mg), manganese (Mn), chromium (Cr), cobalt (Co), as acceptor (or donor) elements effective for improving the dielectric characteristics of the dielectric thin film 18. Vanadium (V), iron (Fe), nickel (Ni), copper (Cu), zinc (Z
n), holmium (Ho), yttrium (Y), erbium (Er), lanthanum (La), niobium (Nb), and at least one element selected from 0.05 mol% to less than 10 mol% and target sintering. Silicon (Si) of 0.1 mol% or more and less than 5.0 mol% as an auxiliary agent
Is included.

【0017】このような構成とすることにより、焼結体
ターゲットの密度の向上を図ることができる。そして、
焼結体ターゲットの焼結性を高めることにより、ターゲ
ットに添加可能な元素やターゲットの化学量論組成の選
択の自由度が高くなる。例えば、微量添加物としてSi
を添加しても、誘電体薄膜の電気特性にはほとんど影響
のないことが確認されている。
With such a structure, the density of the sintered body target can be improved. And
By increasing the sinterability of the sintered body target, the degree of freedom in selecting the elements that can be added to the target and the stoichiometric composition of the target increases. For example, Si as a trace additive
It has been confirmed that the addition of Al has almost no effect on the electrical characteristics of the dielectric thin film.

【0018】次に、図1に示した薄膜容量素子10の積
層構造の製造プロセスについて説明する。まず、前記基
板12に、ボンディング層14及び下部電極16を、そ
れぞれ蒸着法もしくはスパッタリング法により順に形成
する。この下部電極16上に、上述した構成を有する焼
結体ターゲットを用いて、気相成長法により、基板温度
400℃〜800℃で誘電体薄膜18を成膜する。基板
温度が400℃以下では、誘電体薄膜の結晶化が十分に
促進できないという不都合があり、逆に基板温度が80
0℃以上では、表面荒れが生じるなどの下部電極の耐熱
性の観点からみた不都合がある。
Next, a manufacturing process of the laminated structure of the thin film capacitive element 10 shown in FIG. 1 will be described. First, the bonding layer 14 and the lower electrode 16 are sequentially formed on the substrate 12 by vapor deposition or sputtering. A dielectric thin film 18 is formed on the lower electrode 16 by a vapor phase growth method at a substrate temperature of 400 ° C. to 800 ° C. using the sintered body target having the above-described configuration. When the substrate temperature is 400 ° C. or lower, there is a disadvantage that the crystallization of the dielectric thin film cannot be sufficiently promoted.
Above 0 ° C., there are disadvantages from the viewpoint of the heat resistance of the lower electrode, such as surface roughness.

【0019】この誘電体薄膜18の成膜時の条件は、
(1)スパッタ法の場合には、雰囲気ガスAr:10〜
10−2Pa,O:10〜10−2Paで行い、膜厚
を200〜3000Åとするのが好ましい。また、
(2)レーザーアブレーション法の場合には、雰囲気ガ
スO:10〜10−4Paで行い、膜厚を200〜3
000Åとするのが好ましい。このように、いずれかの
方法によって誘電体薄膜18を形成したら、その上に、
蒸着法もしくはスパッタリング法により上部電極20を
形成する。
Conditions for forming the dielectric thin film 18 are as follows:
(1) In the case of the sputtering method, atmospheric gas Ar: 10
It is preferable to carry out at 10 −2 Pa, O 2 : 10 to 10 −2 Pa, and to set the film thickness to 200 to 3000 Å. Also,
(2) In the case of the laser ablation method, the atmosphere gas O 2 is 10 to 10 −4 Pa, and the film thickness is 200 to 3
It is preferably 000Å. In this way, when the dielectric thin film 18 is formed by either method,
The upper electrode 20 is formed by vapor deposition or sputtering.

【0020】このようにして作製した薄膜容量素子10
は、アクセプタ(又はドナー)元素として作用するM
g,Mn,Cr,Co,V,Fe,Ni,Cu,Zn,
Ho,Y,Er,Y,La,Nbから選択された少なく
とも1種の元素と、焼結助剤としてのSiを含む誘電体
薄膜18の層を有するため、絶縁特性,誘電特性が向上
する。すなわち、 (1)Siの添加により焼結体ターゲットの焼結密度が
向上する。このため、リーク電流の低減や耐圧性の向上
のために添加する元素の選択の幅を広げることが可能と
なるとともに、誘電体薄膜の成膜中におけるパーティク
ルの発生が抑制され、他の製造プロセスへの影響が低減
される。更に、ターゲットの焼結密度の向上により、タ
ーゲットの大型化への対応も容易となる。 (2)焼結体ターゲットに対するアクセプタ(ドナー)
元素の添加効果により、該ターゲットを使用して製作し
た誘電体薄膜の低リーク電流化,高耐圧化を図ることが
でき、誘電特性も改善される。このため、集積回路やそ
の周辺回路などに使用される薄膜容量素子に好適であ
る。
The thin film capacitive element 10 thus manufactured
Is M that acts as an acceptor (or donor) element
g, Mn, Cr, Co, V, Fe, Ni, Cu, Zn,
Since it has a layer of the dielectric thin film 18 containing at least one element selected from Ho, Y, Er, Y, La, and Nb and Si as a sintering aid, the insulating property and the dielectric property are improved. That is, (1) the addition of Si improves the sintered density of the sintered target. Therefore, it is possible to widen the range of selection of the element to be added for reducing the leak current and improving the withstand voltage, while suppressing the generation of particles during the formation of the dielectric thin film, and thus the other manufacturing process The influence on is reduced. Further, the improvement of the sintered density of the target makes it easy to deal with the increase in size of the target. (2) Acceptor (donor) for the sintered target
Due to the effect of adding the element, it is possible to reduce the leak current and the withstand voltage of the dielectric thin film manufactured by using the target, and improve the dielectric characteristics. Therefore, it is suitable for a thin film capacitive element used in an integrated circuit or its peripheral circuits.

【0021】<実施例1>……次に、本発明の焼結体タ
ーゲット及び誘電体薄膜の実施例について説明する。最
初に、図2〜図4を参照しながら、実施例1について説
明する。図2は、本実施例の薄膜容量素子30の積層構
造を示す断面図である。基板32としては、熱酸化膜付
きSi基板を利用する。該基板32上に、RFスパッタ
法により、基板温度250℃の条件下で、ボンディング
層34としてTaを、下部電極36としてPtを、それ
ぞれ10nmと250nmの膜厚で順に堆積する。
Example 1 Next, examples of the sintered target and the dielectric thin film of the present invention will be described. First, the first embodiment will be described with reference to FIGS. FIG. 2 is a cross-sectional view showing the laminated structure of the thin film capacitive element 30 of this embodiment. A Si substrate with a thermal oxide film is used as the substrate 32. On the substrate 32, Ta is deposited as the bonding layer 34 and Pt is deposited as the lower electrode 36 with a film thickness of 10 nm and 250 nm, respectively, in this order by RF sputtering at a substrate temperature of 250 ° C.

【0022】続いて、1mol%のMnと1mol%のSiを
含有する20%Sr過剰の焼結体をターゲットとして用
い、RFスパッタ法により、MnとSiを含むSr
1.2TiO薄膜38を、約100nmの膜厚で成膜
する。基板温度は、例えば600℃とする。更に、該薄
膜38上に、上部電極40としてPtを、基板温度12
0℃としてEB(Electron Beam)真空蒸着法で成膜し
た。
Then, using a 20% Sr excess sintered body containing 1 mol% Mn and 1 mol% Si as a target, an Sr containing Mn and Si was formed by RF sputtering.
1.2 The TiO z thin film 38 is formed to a film thickness of about 100 nm. The substrate temperature is, eg, 600 ° C. Further, Pt as the upper electrode 40 is formed on the thin film 38 by the substrate temperature 12
A film was formed at 0 ° C. by an EB (Electron Beam) vacuum evaporation method.

【0023】以上のようにして作製した薄膜容量素子3
0の電気特性を調べるために、上部電極40をリソグラ
フィー法によりエッチングし、100μm×100μm
の電極の大きさに加工した。また、比較のために、上述
した方法と全く同様の方法により、20%Sr過剰のS
1.2TiO焼結体ターゲットのうち、不純物を全
く含まないターゲット,Mnを1mol%含むターゲッ
ト,Siを1mol%含むターゲットを用いて、それぞれ
薄膜容量素子を作成した。
The thin film capacitive element 3 manufactured as described above
In order to investigate the electrical characteristics of 0, the upper electrode 40 was etched by a lithographic method to obtain 100 μm × 100 μm
The size of the electrode was processed. For comparison, a 20% Sr excess of S was prepared by the same method as described above.
Among the r 1.2 TiO z sintered targets, a target containing no impurities, a target containing 1 mol% of Mn, and a target containing 1 mol% of Si were used to form thin film capacitive elements, respectively.

【0024】これらの薄膜容量素子の電気特性の一例を
比較して示すと、図3のようになる。なお、同図の電気
特性は、薄膜容量素子の上部電極40に印加した電圧
(横軸)と電流密度(縦軸)との関係を示すものであ
る。同図中、 実線のグラフGA……不純物を全く含まない場合(比
較例), 点線のグラフGB……Mnを1mol%含む場合(比較
例), 一点鎖線のグラフGC……Siを1mol%含む場合
(比較例), 二点鎖線のグラフGD……Si及びMnを各1mol%
ずつ含む場合(実施例), の特性をそれぞれ示している。
FIG. 3 shows an example of electrical characteristics of these thin film capacitive elements in comparison. The electrical characteristics in the figure show the relationship between the voltage (horizontal axis) applied to the upper electrode 40 of the thin film capacitor and the current density (vertical axis). In the figure, the solid line graph GA ... When no impurities are contained (comparative example), the dotted line graph GB ... Mn is contained at 1 mol% (comparative example), and the chain line graph GC ... Si is contained at 1 mol%. In the case (comparative example), a two-dot chain line graph GD ... Si and Mn are each 1 mol%
In the case of including each (Example), the respective characteristics are shown.

【0025】図3を参照して、まず電圧印加時のリーク
電流量から検討すると、グラフGA〜GCに示すよう
に、比較例として作製した薄膜容量素子のリーク電流
は、電圧が±0.5MV/cm付近で急峻に立ち上がる
のに対して、本実施例の薄膜容量素子30においては、
グラフGDに示すように、電圧が±0.7〜0.8MV
/cmのときにリーク電流が急峻に立ち上がる。このこ
とから、本実施例は、リーク電流量の低減に明らかに効
果があることが確認できる。
Referring to FIG. 3, first, considering the amount of leak current when a voltage is applied, as shown in graphs GA to GC, the leak current of the thin film capacitive element manufactured as a comparative example has a voltage of ± 0.5 MV. In contrast to the steep rise near / cm, in the thin film capacitive element 30 of the present embodiment,
As shown in the graph GD, the voltage is ± 0.7 to 0.8 MV
The leak current rises sharply when the value is / cm. From this, it can be confirmed that the present embodiment is obviously effective in reducing the amount of leak current.

【0026】次に、本実施例及び前記比較例におけるS
1.2TiO薄膜38の比誘電率を測定したとこ
ろ、図4(A)に示すような結果が得られた。同図中、
試料番号1〜4は、前記グラフGA〜GDの条件に対応
する。この結果によれば、比誘電率は、比較例よりも本
実施例の方が低下するものの、その程度は小さい。
Next, S in the present example and the comparative example
When the relative permittivity of the r 1.2 TiO z thin film 38 was measured, the result as shown in FIG. 4 (A) was obtained. In the figure,
The sample numbers 1 to 4 correspond to the conditions of the graphs GA to GD. According to this result, the relative permittivity of this example is lower than that of the comparative example, but the degree is smaller.

【0027】更に、上述した電気特性の測定のために作
製された焼結体ターゲットの焼結密度を測定したとこ
ろ、図4(B)のようになった。同様に、試料番号1〜
4は、前記グラフGA〜GDの条件に対応する。同図に
示すように、焼結助剤としてのSiを全く含まない試料
番号1及び2の焼結体ターゲットの焼結密度が、それぞ
れ3.3g/cm,3.4g/cmであるのに対
し、Siを1mol%添加した試料番号3及び4の焼結体
ターゲットの焼結密度は、それぞれ3.9g/cm
3.7g/cmとなっており、Siの添加によって焼
結密度が改善されることが分かる。
Furthermore, a sample is prepared for measuring the above-mentioned electrical characteristics.
The sintered density of the manufactured sintered body target was measured.
By the way, it became like FIG. 4 (B). Similarly, sample numbers 1 to
4 corresponds to the conditions of the graphs GA to GD. In the figure
As shown, a sample containing no Si as a sintering aid.
The sintered densities of the sintered body targets of Nos. 1 and 2 are respectively
3.3g / cmThree, 3.4 g / cmThreeEven though
And sintered bodies of sample Nos. 3 and 4 with Si added at 1 mol%
The sintered density of the target is 3.9 g / cm, respectively. Three
3.7 g / cmThreeAnd is baked by adding Si.
It can be seen that the consolidation density is improved.

【0028】以上の図3及び図4の結果から、焼結助剤
であるSiを添加することにより、焼結体ターゲットの
焼結密度が改善され、更に、アクセプタ(又はドナー)
元素となるMnを添加することにより、全体として電気
誘電特性に優れた誘電体薄膜を得ることができることが
分かる。なお、得られる誘電体薄膜は、ペロブスカイト
相(結晶相)を一次相(主相)として含み、これにSi
を含む構造がくずれたアモルファス相(非晶質相)を二
次相(副相)として含むものとなる。また、前記例で
は、Si及びMnを各1mol%づつ含む場合を示した
が、Siについては0.1〜5mol%未満,不純物につ
いては0.05〜10mol%未満であれば、ほぼ同様の
良好な結果が得られている。
From the results shown in FIGS. 3 and 4, the addition of Si, which is a sintering aid, improves the sintering density of the sintered body target, and further, the acceptor (or donor).
It can be seen that by adding Mn as an element, it is possible to obtain a dielectric thin film having excellent electric dielectric properties as a whole. The obtained dielectric thin film contains a perovskite phase (crystal phase) as a primary phase (main phase), and Si
The amorphous phase (amorphous phase) in which the structure including is broken is included as a secondary phase (sub phase). In addition, in the above-mentioned example, the case where Si and Mn are contained at 1 mol% each is shown, but if Si is less than 0.1 to 5 mol% and impurities are less than 0.05 to 10 mol%, almost the same good results are obtained. Good results have been obtained.

【0029】<実施例2>……次に、図5を参照して、
本発明の実施例2について説明する。同図は、本発明を
適用した薄膜容量素子の実施例2の積層構造を示す断面
図である。同図において、薄膜容量素子50は、Siか
らなる配線層としての基板52上に形成されており、該
基板52には、プラグ54などの導電層が形成されてい
る。基板52としては、W(タングステン)などを利用
するようにしてもよい。前記プラグ54などの導電層上
に形成された薄膜容量素子50は、DRAMやFeRA
Mなどの半導体記憶装置の電荷蓄積部などとして使用さ
れる。
<Embodiment 2> ... Next, referring to FIG.
A second embodiment of the present invention will be described. This drawing is a cross-sectional view showing a laminated structure of a thin film capacitor according to a second embodiment of the present invention. In the figure, the thin film capacitive element 50 is formed on a substrate 52 as a wiring layer made of Si, and a conductive layer such as a plug 54 is formed on the substrate 52. As the substrate 52, W (tungsten) or the like may be used. The thin film capacitor 50 formed on the conductive layer such as the plug 54 is a DRAM or FeRA.
It is used as a charge storage unit of a semiconductor memory device such as M.

【0030】前記薄膜容量素子50は、前記基板52上
に、ボンディング層56,下部電極58,誘電体薄膜6
0,上部電極62が順に積層されている。前記プラグ5
4と下部電極56の間に設けられるボンディング層56
としては、Ruなどが使用されるが、この他にも、酸化
物が導電性を示す金属,あるいはそれ自体が導電性を示
す金属,あるいはそれ自体が導電性を示す金属の窒化
物,酸化物,珪化物からなる層で形成される。このよう
な金属としては、Re,Os,Rh,Irなどがある。
また、PtやAuのように酸化物を形成しない金属を用
いることも可能である。
The thin film capacitive element 50 includes a bonding layer 56, a lower electrode 58, a dielectric thin film 6 on the substrate 52.
0 and the upper electrode 62 are sequentially stacked. The plug 5
4 and the bonding layer 56 provided between the lower electrode 56
For example, Ru or the like is used as the metal oxide. In addition to this, a metal whose oxide is conductive, a metal which itself is conductive, or a nitride or oxide of a metal which itself is conductive is used. , Is formed of a layer of silicide. Such metals include Re, Os, Rh, Ir and the like.
It is also possible to use a metal that does not form an oxide, such as Pt or Au.

【0031】ボンディング層56の上には、例えば、膜
厚5〜100nm程度の導電性ペロブスカイト型酸化物
からなる誘電体薄膜によって下部電極58が形成されて
いる。ペロブスカイト型酸化物しては、例えば、SrR
uOを利用することができる。次に、前記下部電極5
8の上に、誘電体薄膜60として、1mol%のMnと1m
ol%のSiを含有する(Ba,Sr)が10%過剰の
(Ba,Sr)1.1TiO焼結体をターゲットとし
て、RFスパッタ法によりMnとSiを含有する(B
a,Sr)1.1TiO薄膜を、約100nmの膜厚
で堆積する。そして、その上に、上部電極62として、
ペロブスカイト型酸化物であるSrRuO を約50〜
1000nm堆積し、DRAM用の薄膜容量素子50を
得た。
A film, for example, is formed on the bonding layer 56.
Conductive perovskite type oxide having a thickness of about 5 to 100 nm
The lower electrode 58 is formed of a dielectric thin film made of
There is. Examples of the perovskite type oxide include SrR
uOThreeCan be used. Next, the lower electrode 5
On top of the dielectric thin film 60, 1 mol% Mn and 1 m
Containing ol% Si (Ba, Sr) in 10% excess
(Ba, Sr)1.1TiOzTargeting the sintered body
And contains Mn and Si by the RF sputtering method (B
a, Sr)1.1TiOzA thin film with a thickness of about 100 nm
Is deposited at. Then, as the upper electrode 62,
SrRuO which is a perovskite type oxide ThreeAbout 50 to
The thin film capacitor 50 for DRAM is deposited with a thickness of 1000 nm.
Obtained.

【0032】本実施例の薄膜容量素子50では、DC電
圧を2V印加したときに、リーク電流密度10−8A/
cmの特性が得られ、更に、10VのDC電圧を印加
しても、絶縁破壊にはいたらなかった。このように、本
実施例によれば、リーク電流の低減や耐圧性の向上が確
認された。
In the thin film capacitive element 50 of this embodiment, when a DC voltage of 2 V is applied, the leakage current density is 10 −8 A /
A characteristic of cm 2 was obtained, and even if a DC voltage of 10 V was applied, dielectric breakdown did not occur. Thus, according to this example, it was confirmed that the leak current was reduced and the withstand voltage was improved.

【0033】<他の実施形態>……本発明には数多くの
実施形態があり、以上の開示に基づいて多様に改変する
ことが可能である。例えば、次のようなものも含まれ
る。 (1)上述した基板,ボンディング層,下部電極,上部
電極の構成材料は一例であり、必要に応じて各種のもの
を利用することができる。また、積層構造も、必要に応
じて適宜変更してよい。 (2)本発明の誘電体薄膜の具体的な用途としては、薄
膜キャパシタ,DRAMメモリ用キャパシタ,積層コン
デンサ,アクチュエータ,共振子,フィルタ,圧電部品
などがあり、その他多様な応用が可能である。 (3)前記形態では、誘電体薄膜を単一のペロブスカイ
ト相で構成することとしたが、アモルファス相とペロブ
スカイト相が混在する構成としてもよい。 (4)前記形態では、基板温度が400〜800℃の範
囲でスパッタ法又はレーザーアブレーション法などの気
相成長により誘電体薄膜を形成したが、結晶化の促進を
目的として酸素を含む雰囲気中で誘電体薄膜をアニール
処理するようにしてもよい。例えば、酸素を10%以上
含む0.01気圧以上1気圧以下の雰囲気中で1分間以
上保持するなどである。また、最初に150〜600℃
の低基板温度で誘電体薄膜を形成し、その後、酸素を含
む雰囲気中で、基板温度450〜800℃で結晶化の促
進処理を行うようにしてもよい。上限温度は、下部電極
の耐熱温度に依存して決定される。
<Other Embodiments> The present invention has many embodiments and can be variously modified based on the above disclosure. For example, the following is also included. (1) The above-mentioned constituent materials for the substrate, the bonding layer, the lower electrode, and the upper electrode are examples, and various materials can be used as necessary. Also, the laminated structure may be appropriately changed as necessary. (2) Specific applications of the dielectric thin film of the present invention include thin film capacitors, DRAM memory capacitors, multilayer capacitors, actuators, resonators, filters, piezoelectric components, and various other applications. (3) In the above embodiment, the dielectric thin film is composed of a single perovskite phase, but it may be composed of a mixture of an amorphous phase and a perovskite phase. (4) In the above embodiment, the dielectric thin film was formed by vapor phase growth such as sputtering or laser ablation at a substrate temperature in the range of 400 to 800 ° C., but in an atmosphere containing oxygen for the purpose of promoting crystallization. The dielectric thin film may be annealed. For example, it is held for 1 minute or more in an atmosphere containing oxygen of 10% or more and 0.01 atm or more and 1 atm or less. Also, first 150-600 ℃
The dielectric thin film may be formed at a low substrate temperature, and then the crystallization acceleration treatment may be performed at a substrate temperature of 450 to 800 ° C. in an atmosphere containing oxygen. The upper limit temperature is determined depending on the heat resistant temperature of the lower electrode.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
ペロブスカイト型(R)酸化物焼結体ターゲ
ットに、ターゲットの焼結助剤としてのSiと、誘電体
薄膜の電気誘電特性の向上に効果があるアクセプタ(又
はドナー)元素とを添加し、そのターゲットを用いて誘
電体薄膜を成膜することとしたので、次のような効果が
ある。 (1)ターゲットの焼結密度が向上するため、ターゲッ
トに添加可能な元素の種類やターゲットの化学量論組成
の選択の自由度が高くなる。また、スパッタ法やレーザ
ーアブレーション法などの各成膜手法にこのターゲット
を用いることにより、パーティクルの発生を抑制した成
膜が可能となる。更に、ターゲットの大型化に対しても
対応可能となる。 (2)アクセプタ(又はドナー)元素とSiを添加した
誘電体薄膜を用いることにより、リーク電流量の低減や
高耐圧化など、電気誘電特性が向上する。
As described above, according to the present invention,
The perovskite (R x M y O z) oxide sintered body target, and Si as a sintering agent in the target, and is effective acceptor (or donor) elements in improving the electrical dielectric properties of the dielectric thin film Since the target is added and the target is used to form a dielectric thin film, the following effects are obtained. (1) Since the sintering density of the target is improved, the degree of freedom in selecting the types of elements that can be added to the target and the stoichiometric composition of the target is increased. Further, by using this target for each film forming method such as the sputtering method and the laser ablation method, it becomes possible to form a film while suppressing the generation of particles. Further, it becomes possible to cope with the increase in the size of the target. (2) By using a dielectric thin film in which an acceptor (or donor) element and Si are added, the electric dielectric properties are improved, such as the amount of leak current is reduced and the breakdown voltage is increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態の積層構造を示す図であ
る。
FIG. 1 is a diagram showing a laminated structure according to an embodiment of the present invention.

【図2】本発明の実施例1の積層構造を示す断面図であ
る。
FIG. 2 is a cross-sectional view showing a laminated structure of Example 1 of the present invention.

【図3】前記実施例1と比較例との電気特性を比較して
示す図である。
FIG. 3 is a diagram showing electrical characteristics of Example 1 and a comparative example in comparison.

【図4】前記実施例1と比較例の焼結体ターゲットの焼
結密度を示す図である。
FIG. 4 is a diagram showing the sintered densities of the sintered body targets of Example 1 and Comparative Example.

【図5】本発明の実施例2の積層構造を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a laminated structure of Example 2 of the present invention.

【図6】非化学量論組成SrTiターゲットの
焼結密度の例を示す図である。
FIG. 6 is a diagram showing an example of the sintering density of a non-stoichiometric Sr x Ti y O 3 target.

【符号の説明】[Explanation of symbols]

10…薄膜容量素子 12…基板 14…ボンディング層(バリア層または下地層) 16…下部電極 18…誘電体薄膜 20…上部電極 30…薄膜容量素子 32…基板 34…ボンディング層 36…下部電極 38…誘電体薄膜(Sr1.2TiO薄膜) 40…上部電極 50…薄膜容量素子 52…基板(配線層) 54…プラグ 56…ボンディング層 58…下部電極 60…誘電体薄膜((Ba,Sr)1.1TiO
膜) 62…上部電極
10 ... Thin film capacitive element 12 ... Substrate 14 ... Bonding layer (barrier layer or underlayer) 16 ... Lower electrode 18 ... Dielectric thin film 20 ... Upper electrode 30 ... Thin film capacitive element 32 ... Substrate 34 ... Bonding layer 36 ... Lower electrode 38 ... Dielectric thin film (Sr 1.2 TiO z thin film) 40 ... Upper electrode 50 ... Thin film capacitive element 52 ... Substrate (wiring layer) 54 ... Plug 56 ... Bonding layer 58 ... Lower electrode 60 ... Dielectric thin film ((Ba, Sr) 1.1 TiO z thin film) 62 ... Upper electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年9月10日(2001.9.1
0)
[Submission date] September 10, 2001 (2001.9.1)
0)

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C23C 14/34 C23C 14/34 A 5F058 H01B 3/12 304 H01B 3/12 304 5G303 H01G 4/33 H01L 21/316 Y H01L 21/316 H01G 4/06 102 (72)発明者 藤本 正之 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 4G031 AA03 AA04 AA05 AA06 AA07 AA08 AA09 AA11 AA12 AA13 AA14 AA16 AA19 AA21 AA22 AA23 AA25 AA26 AA30 BA09 4G047 CA05 CA07 CB04 CC02 CD02 4G048 AA03 AA05 AB01 AB05 AC02 AD02 AE05 4K029 AA06 BA50 BB02 BD01 CA05 DC05 DC09 DC35 EA08 GA01 5E082 AB01 EE05 FF05 FG03 FG42 5F058 BA11 BB06 BB07 BC09 BF13 5G303 AA01 AA02 AA10 AB06 BA03 CA01 CB03 CB06 CB09 CB10 CB11 CB13 CB15 CB17 CB18 CB21 CB23 CB25 CB30 CB35 CB36 CB38 CB39 CB40 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) C23C 14/34 C23C 14/34 A 5F058 H01B 3/12 304 H01B 3/12 304 5G303 H01G 4/33 H01L 21/316 Y H01L 21/316 H01G 4/06 102 (72) Inventor Masayuki Fujimoto 6-16-20 Ueno Taito-ku, Tokyo Taiyo Denki Co., Ltd. F-term (reference) 4G031 AA03 AA04 AA05 AA06 AA07 AA08 AA09 AA11 AA12 AA13 AA14 AA16 AA19 AA21 AA22 AA23 AA25 AA26 AA30 BA09 4G047 CA05 CA07 CB04 CC02 CD02 4G048 AA03 AA05 AB01 AB05 AC02 AD02 AE05 4K029 AA06 BA50 BB02 B01 A58 A5 ABB5A58 A05 A58 A5 ABB5A5 A5A5 A5A5 A5 A6 A5 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A6 A6 A6 A6 A5 A6 A5 A6 A6 A5 A6 A5 A6 A5 A6 A5 AB06 BA03 CA01 CB03 CB06 CB09 CB10 CB11 CB13 CB15 CB17 CB18 CB21 CB23 CB25 CB30 CB35 CB36 CB38 CB39 CB40

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 Rで表されるペロブスカイト
構造を主に含む焼結体ターゲットであって、 前記Rを、Sr,Ba,Ca,Pbから選択した少なく
とも1種の元素で構成し、前記Mを、Ti,Zrから選
択した少なくとも1種の元素で構成するとともに、 Mg,Mn,Cr,Co,V,Fe,Ni,Cu,Z
n,Ho,Y,Er,La,Nbから選択した少なくと
も1種の元素を0.05mol%以上10mol%未満含み、
かつ、Siを0.1mol%以上5mol%未満含むことを特
徴とする焼結体ターゲット。
1. A sintered body target mainly containing a perovskite structure represented by R x M y O z, configuration the R, Sr, Ba, Ca, at least one element selected from Pb Then, M is composed of at least one element selected from Ti and Zr, and Mg, Mn, Cr, Co, V, Fe, Ni, Cu, Z
containing at least one element selected from n, Ho, Y, Er, La and Nb in an amount of 0.05 mol% or more and less than 10 mol%,
A sintered body target containing 0.1 mol% or more and less than 5 mol% of Si.
【請求項2】 前記RZのxとyの比が0.8
≦x/y≦1.5の条件を満たすことを特徴とする請求
項1記載の焼結体ターゲット。
Wherein the ratio of said R x M y O Z x and y are 0.8
The sintered compact target according to claim 1, wherein the condition of ≤x / y≤1.5 is satisfied.
【請求項3】 請求項1又は2記載の焼結体ターゲット
を使用して気相成長法により成膜されたことを特徴とす
る誘電体薄膜。
3. A dielectric thin film formed by a vapor phase growth method using the sintered body target according to claim 1.
【請求項4】 請求項1又は2記載の焼結体ターゲット
を使用し、気相成長法によって誘電体薄膜を製造するこ
とを特徴とする誘電体薄膜の製造方法。
4. A method for producing a dielectric thin film, which comprises using the sintered target according to claim 1 or 2 to produce a dielectric thin film by a vapor phase growth method.
【請求項5】 前記成膜時の基板温度を400℃〜80
0℃としたことを特徴とする請求項5記載の誘電体薄膜
の製造方法。
5. The substrate temperature during the film formation is 400 ° C. to 80 ° C.
The method for producing a dielectric thin film according to claim 5, wherein the temperature is 0 ° C.
【請求項6】 請求項1又は2記載の焼結体ターゲット
を使用する誘電体薄膜の製造方法であって、気相成長法
により誘電体薄膜を成膜し、その後、酸素を含む雰囲気
中で結晶化を促進することを特徴とする誘電体薄膜の製
造方法。
6. A method of manufacturing a dielectric thin film using the sintered body target according to claim 1, wherein the dielectric thin film is formed by a vapor phase growth method, and then in an atmosphere containing oxygen. A method for producing a dielectric thin film, characterized by promoting crystallization.
【請求項7】 前記誘電体薄膜の成膜時の基板温度を1
50〜600℃とするとともに、前記結晶化の促進を4
50〜800℃の酸素雰囲気中で行うことを特徴とする
請求項6記載の誘電体薄膜の製造方法。
7. The substrate temperature at the time of forming the dielectric thin film is 1
The temperature is set to 50 to 600 ° C. and the crystallization is promoted at 4
The method for producing a dielectric thin film according to claim 6, wherein the method is performed in an oxygen atmosphere at 50 to 800 ° C.
【請求項8】 請求項3記載の誘電体薄膜を利用したこ
とを特徴とする電子部品。
8. An electronic component using the dielectric thin film according to claim 3.
JP2001253506A 2001-08-23 2001-08-23 Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same Pending JP2003063860A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001253506A JP2003063860A (en) 2001-08-23 2001-08-23 Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253506A JP2003063860A (en) 2001-08-23 2001-08-23 Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same

Publications (1)

Publication Number Publication Date
JP2003063860A true JP2003063860A (en) 2003-03-05

Family

ID=19081819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001253506A Pending JP2003063860A (en) 2001-08-23 2001-08-23 Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same

Country Status (1)

Country Link
JP (1) JP2003063860A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005194142A (en) * 2004-01-08 2005-07-21 Nichiha Corp Method for producing inorganic board
JP2006303219A (en) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd Variable capacitance element
JP2007191768A (en) * 2006-01-20 2007-08-02 Seiko Epson Corp Insulative target material, method for manufacturing insulative target material, electroconductive complex-oxide film, and device
US7524451B2 (en) 2005-08-16 2009-04-28 Seiko Epson Corporation Method of manufacturing an insulating target material
US10103316B2 (en) 2014-11-28 2018-10-16 Fujifilm Corporation Piezoelectric film, piezoelectric element including the same, and liquid discharge apparatus
JPWO2021065919A1 (en) * 2019-09-30 2021-04-08

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553007A (en) * 1978-10-13 1980-04-18 Suwa Seikosha Kk Dielectric material and method of manufacturing same
JPS5553006A (en) * 1978-10-13 1980-04-18 Suwa Seikosha Kk Dielectric material and method of manufacturing same
JPH0311716A (en) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd Grain boundary insulating type semiconductor ceramic capacitor and manufacture thereof
JPH03257020A (en) * 1990-03-06 1991-11-15 Nec Corp Thin film of high dielectric constant and its production
JPH06295618A (en) * 1993-04-06 1994-10-21 Sumitomo Chem Co Ltd Dielectric compound and its manufacture, and thin film capacitor
JPH06309925A (en) * 1993-04-23 1994-11-04 Sumitomo Chem Co Ltd Dielectric composition, its manufacture, manufacture of its thin film, and thin-film capacitor
JPH09148538A (en) * 1995-11-27 1997-06-06 Mitsubishi Materials Corp (ba, sr)tio3 thin film capacitor and its manufacture
JPH11261029A (en) * 1998-03-12 1999-09-24 Taiyo Yuden Co Ltd Method for generating dielectric thin film of layer-like perovskite structure, and dielectric thin film of layer-like perovskite structure and electronic parts having dielectric thin film of layer-like perovskite structure
JPH11335825A (en) * 1998-05-20 1999-12-07 Ricoh Co Ltd Sputtering target and its production
JP2001163620A (en) * 1999-12-07 2001-06-19 Taiyo Yuden Co Ltd Dielectric thin film, production process of the same and electronic part using the same
JP2001222913A (en) * 1999-11-19 2001-08-17 Taiyo Yuden Co Ltd Dielectric thin film, its manufacturing method, and its electronic product

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553007A (en) * 1978-10-13 1980-04-18 Suwa Seikosha Kk Dielectric material and method of manufacturing same
JPS5553006A (en) * 1978-10-13 1980-04-18 Suwa Seikosha Kk Dielectric material and method of manufacturing same
JPH0311716A (en) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd Grain boundary insulating type semiconductor ceramic capacitor and manufacture thereof
JPH03257020A (en) * 1990-03-06 1991-11-15 Nec Corp Thin film of high dielectric constant and its production
JPH06295618A (en) * 1993-04-06 1994-10-21 Sumitomo Chem Co Ltd Dielectric compound and its manufacture, and thin film capacitor
JPH06309925A (en) * 1993-04-23 1994-11-04 Sumitomo Chem Co Ltd Dielectric composition, its manufacture, manufacture of its thin film, and thin-film capacitor
JPH09148538A (en) * 1995-11-27 1997-06-06 Mitsubishi Materials Corp (ba, sr)tio3 thin film capacitor and its manufacture
JPH11261029A (en) * 1998-03-12 1999-09-24 Taiyo Yuden Co Ltd Method for generating dielectric thin film of layer-like perovskite structure, and dielectric thin film of layer-like perovskite structure and electronic parts having dielectric thin film of layer-like perovskite structure
JPH11335825A (en) * 1998-05-20 1999-12-07 Ricoh Co Ltd Sputtering target and its production
JP2001222913A (en) * 1999-11-19 2001-08-17 Taiyo Yuden Co Ltd Dielectric thin film, its manufacturing method, and its electronic product
JP2001163620A (en) * 1999-12-07 2001-06-19 Taiyo Yuden Co Ltd Dielectric thin film, production process of the same and electronic part using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005194142A (en) * 2004-01-08 2005-07-21 Nichiha Corp Method for producing inorganic board
JP2006303219A (en) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd Variable capacitance element
US7524451B2 (en) 2005-08-16 2009-04-28 Seiko Epson Corporation Method of manufacturing an insulating target material
US7710004B2 (en) 2005-08-16 2010-05-04 Seiko Epson Corporation Insulating target material, method of manufacturing insulating target material, conductive complex oxide film, and device
JP2007191768A (en) * 2006-01-20 2007-08-02 Seiko Epson Corp Insulative target material, method for manufacturing insulative target material, electroconductive complex-oxide film, and device
JP4591705B2 (en) * 2006-01-20 2010-12-01 セイコーエプソン株式会社 Target material
US7867472B2 (en) 2006-01-20 2011-01-11 Seiko Epson Corporation Insulating target material, method of manufacturing insulating target material, conductive complex oxide film, and device
US10103316B2 (en) 2014-11-28 2018-10-16 Fujifilm Corporation Piezoelectric film, piezoelectric element including the same, and liquid discharge apparatus
JPWO2021065919A1 (en) * 2019-09-30 2021-04-08
WO2021065919A1 (en) * 2019-09-30 2021-04-08 京セラ株式会社 Member for plasma processing apparatuses and plasma processing apparatus provided with same

Similar Documents

Publication Publication Date Title
US5886867A (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US5978207A (en) Thin film capacitor
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
JPH06350029A (en) Microelectronic circuit structure and its manufacture
JP2877618B2 (en) Method of forming ferroelectric film
JP2003063860A (en) Sintered compact target, dielectric thin film using the same and method for manufacturing the same, and electronic component using the same
JP2676304B2 (en) Ferroelectric thin film manufacturing method
JPH0687491B2 (en) Thin film capacitors
JP2002524850A (en) Microelectronic structure, method of manufacture thereof and its use in memory cells
JP3320134B2 (en) High dielectric constant capacitor and manufacturing method thereof
JPH10214947A (en) Thin film dielectric element
JPH11261028A (en) Thin film capacitor
JP2002539608A (en) Manufacturing method of microelectronic structure
JP2006140136A (en) Dielectric thin film, thin-film dielectric device, and its manufacturing method
JP2500611B2 (en) High dielectric constant thin film
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JPH11274419A (en) Thin film capacitor
JPH0644601B2 (en) Thin film capacitor and manufacturing method thereof
US7307304B2 (en) Ferroelectric materials and ferroelectric memory device made therefrom
JP2001189422A (en) Method of manufacturing thin-film capacitor
JPH0687492B2 (en) Thin film capacitor and manufacturing method thereof
JPH0624222B2 (en) Method of manufacturing thin film capacitor
JP3480767B2 (en) Thin film capacitors
CN109767915B (en) Metal oxynitride thin film, method for producing metal oxynitride thin film, and capacitor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117