JPH03116728A - 半導体製造装置内の異物低減方法 - Google Patents
半導体製造装置内の異物低減方法Info
- Publication number
- JPH03116728A JPH03116728A JP25330389A JP25330389A JPH03116728A JP H03116728 A JPH03116728 A JP H03116728A JP 25330389 A JP25330389 A JP 25330389A JP 25330389 A JP25330389 A JP 25330389A JP H03116728 A JPH03116728 A JP H03116728A
- Authority
- JP
- Japan
- Prior art keywords
- lock chamber
- load
- wall
- teflon
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 10
- 239000002245 particle Substances 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000005611 electricity Effects 0.000 claims abstract description 5
- 230000003068 static effect Effects 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 9
- 230000001939 inductive effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000001179 sorption measurement Methods 0.000 claims 1
- 239000004809 Teflon Substances 0.000 abstract description 11
- 229920006362 Teflon® Polymers 0.000 abstract description 11
- 239000000126 substance Substances 0.000 abstract description 6
- 238000004140 cleaning Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000000428 dust Substances 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000002636 symptomatic treatment Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体製造装置内の異物低減方法に関するもの
であり、とくに半導体製造装置の処理室内の異物低減を
可能としクリーンな加工環境を実現する半導体製造装置
内の異物低減方法に関する。
であり、とくに半導体製造装置の処理室内の異物低減を
可能としクリーンな加工環境を実現する半導体製造装置
内の異物低減方法に関する。
従来の技術
半導体装置内の異物増加の主要な原因は半導体製造装置
のロードロック室の汚染によるものが多（℃ 異物発生
源がロードロック室内にある場合、従来 ロードロック
室内のウェットクリーニングが行われてき九 発明が解決しようとする課題 しかしながら上記の方法は外部からの汚染が起こった場
合の対症療法であり、この外部からの汚染が装置全体に
およぶことを予防することは不可能であっｆ、ＬＳＩの
歩留を決定する要因として、異物によるパターン欠陥が
ありＬＳＩの微細化が進むにつれてますます異物による
歩留の低下が重大な課題となっている。異物の中でも半
導体製造装置内の異物は直接歩留の低下につながるため
装置内異物の低減は非常に重要であも したがって半導
体製造装置の装置内をクリーンな環境に保つために外部
からの汚染を防ぐことが重要な課題の一つとなっている
。
のロードロック室の汚染によるものが多（℃ 異物発生
源がロードロック室内にある場合、従来 ロードロック
室内のウェットクリーニングが行われてき九 発明が解決しようとする課題 しかしながら上記の方法は外部からの汚染が起こった場
合の対症療法であり、この外部からの汚染が装置全体に
およぶことを予防することは不可能であっｆ、ＬＳＩの
歩留を決定する要因として、異物によるパターン欠陥が
ありＬＳＩの微細化が進むにつれてますます異物による
歩留の低下が重大な課題となっている。異物の中でも半
導体製造装置内の異物は直接歩留の低下につながるため
装置内異物の低減は非常に重要であも したがって半導
体製造装置の装置内をクリーンな環境に保つために外部
からの汚染を防ぐことが重要な課題の一つとなっている
。
本発明ζ友 かかる問題点に鑑みて為されたもので、半
導体基板付着異物を除去するとともに半導体製造装置内
に外部からの異物の持込みを防ぎクリーンな加工環境を
実現する半導体製造装置内の異物低減方法を提供するこ
とを目的とすム課題を解決するための手段 ロードロック室を有する半導体製造装置において、前記
ロードロック室内壁を帯電し易い誘電体材料で被覆し前
記ロードロック室の排気によって発生する気流による受
動的帯電または前記ロードロック室内壁に被覆した誘電
体材料に電圧を印加することによる能動的帯電によって
前記ロードロック室内壁に被覆した誘電体材料に静電気
を誘起することにより、半導体基板及び半導体基板を収
納するカセットに付着した異物を前記誘電体材料に静電
気的に吸着せしめることを特徴とする半導体製造装置内
の異物低減方法であも 作用 本発明は半導体製造装置内に外部からもたらされる異物
を半導体製造装置のロードロック室の内壁に被覆した誘
電体材料に帯電により静電気的に吸着せしめ異物の半導
体基板への再付着ならびに半導体製造装置の処理室内へ
の異物の侵入を防止するものであム 実施例 第１図に本発明の一実施例における枚葉式の平行平板リ
アクティブイオンエツチング装置の断面構造の概略図を
示も 本装置は一般的に用いられている平行平板型の対
向電極１，２を有する処理室３と、処理前室４と、ふた
組のロードロック室５．６と、プロセスガス導入部７と
、排気系８と、ＲＦ電源系９から構成されていも ロー
ドロック室５．６内壁は例えに テフロンを用いてコー
ティングされたテフロンコーティング部１０からなる。
導体基板付着異物を除去するとともに半導体製造装置内
に外部からの異物の持込みを防ぎクリーンな加工環境を
実現する半導体製造装置内の異物低減方法を提供するこ
とを目的とすム課題を解決するための手段 ロードロック室を有する半導体製造装置において、前記
ロードロック室内壁を帯電し易い誘電体材料で被覆し前
記ロードロック室の排気によって発生する気流による受
動的帯電または前記ロードロック室内壁に被覆した誘電
体材料に電圧を印加することによる能動的帯電によって
前記ロードロック室内壁に被覆した誘電体材料に静電気
を誘起することにより、半導体基板及び半導体基板を収
納するカセットに付着した異物を前記誘電体材料に静電
気的に吸着せしめることを特徴とする半導体製造装置内
の異物低減方法であも 作用 本発明は半導体製造装置内に外部からもたらされる異物
を半導体製造装置のロードロック室の内壁に被覆した誘
電体材料に帯電により静電気的に吸着せしめ異物の半導
体基板への再付着ならびに半導体製造装置の処理室内へ
の異物の侵入を防止するものであム 実施例 第１図に本発明の一実施例における枚葉式の平行平板リ
アクティブイオンエツチング装置の断面構造の概略図を
示も 本装置は一般的に用いられている平行平板型の対
向電極１，２を有する処理室３と、処理前室４と、ふた
組のロードロック室５．６と、プロセスガス導入部７と
、排気系８と、ＲＦ電源系９から構成されていも ロー
ドロック室５．６内壁は例えに テフロンを用いてコー
ティングされたテフロンコーティング部１０からなる。
また ロードロック室５，６には半導体基板１２を収納
したカセット１１が設置されていも この場合絶縁体で
あり半導体基板を汚染しない材料であればテフロン以外
のものを用いても構わな（ｌ実際の工程処理における本
発明の異物除去の動作を以下に説明すも 半導体製造装
置の半導体基板設置用カセットならびに半導体基板はフ
ォトリソ工程で使用されるレジストやその他の異物によ
って汚染されていも 特に半導体基板で多くの処理工程
を経ている場合には異物の付着率が高い傾向にあム こ
れは主に半導体基板周辺のエッヂの欠けなどによるシリ
コン片である場合が多ｔ、％ また 半導体基板は工
程処理が完全に自動化されていない場合には真空ピンセ
ット等によるハンドリングによる半導体基板裏面の汚染
が生じも さらに人間によるハンドリング作業により半
導体基板は人体の近傍で処理されるため人体からの異物
による汚染に曝される危険に常に置かれていも これら
の半導体基板に付着した異物や装置のカセットに付着し
た異物を半導体製造装置の入り口すなわちロードロック
室で除去Ｕ 処理室に持ち込まないようにするのが本発
明の目的であもまず、半導体製造装置の半導体基板設置
用カセット１１に半導体基板１２をチャージし半導体製
造装置のロードロック室５，６にセットすも つぎにロ
ードロック室５，６は排気系８を通してポンプによ排気
されも このときロードロック室５．６内の気体の排気
による乱気流が生じも このとき従来の装置構造であれ
ばロードロック室内の異物が巻き上げられ 異物が半導
体基板に付著す４ また逆にカセット１１や半導体基板
１２に付着していた異物によってロードロック室５，６
が汚染されることにな４ 半導体基板１２を処理室３内
において処理する際にこれらの異物が処理室３内に侵入
し処理室内が汚染されることになム 本発明によるロー
ドロツタ室５，６内壁のテフロン被覆を施した場合に番
ヨ ロードロック室排気時にま哄 被覆されたテフロ
ンｌＯと発生する気流の摩擦によりテフロン表面が帯電
しロードロック室排気時に巻き上げられた異物が静電気
によりロードロック室内壁に被覆されたテフロン１０に
すべて吸着され 半導体基板への異物の付着ならびに処
理室内への異物の侵入を完全に防ぐことが可能となり常
に処理室内をクリーンな加工環境に保つことが可能とな
ａ 処理室内壁に付着した異物は定期的なウェットクリ
ーニングより簡単に除去することができ、メンテナンス
性にも非常に優れていもまたテフロン１０に電圧印可手
段（図示せず）により電圧を印可させることにより、静
電気を誘起させると、より集塵能力が増す。
したカセット１１が設置されていも この場合絶縁体で
あり半導体基板を汚染しない材料であればテフロン以外
のものを用いても構わな（ｌ実際の工程処理における本
発明の異物除去の動作を以下に説明すも 半導体製造装
置の半導体基板設置用カセットならびに半導体基板はフ
ォトリソ工程で使用されるレジストやその他の異物によ
って汚染されていも 特に半導体基板で多くの処理工程
を経ている場合には異物の付着率が高い傾向にあム こ
れは主に半導体基板周辺のエッヂの欠けなどによるシリ
コン片である場合が多ｔ、％ また 半導体基板は工
程処理が完全に自動化されていない場合には真空ピンセ
ット等によるハンドリングによる半導体基板裏面の汚染
が生じも さらに人間によるハンドリング作業により半
導体基板は人体の近傍で処理されるため人体からの異物
による汚染に曝される危険に常に置かれていも これら
の半導体基板に付着した異物や装置のカセットに付着し
た異物を半導体製造装置の入り口すなわちロードロック
室で除去Ｕ 処理室に持ち込まないようにするのが本発
明の目的であもまず、半導体製造装置の半導体基板設置
用カセット１１に半導体基板１２をチャージし半導体製
造装置のロードロック室５，６にセットすも つぎにロ
ードロック室５，６は排気系８を通してポンプによ排気
されも このときロードロック室５．６内の気体の排気
による乱気流が生じも このとき従来の装置構造であれ
ばロードロック室内の異物が巻き上げられ 異物が半導
体基板に付著す４ また逆にカセット１１や半導体基板
１２に付着していた異物によってロードロック室５，６
が汚染されることにな４ 半導体基板１２を処理室３内
において処理する際にこれらの異物が処理室３内に侵入
し処理室内が汚染されることになム 本発明によるロー
ドロツタ室５，６内壁のテフロン被覆を施した場合に番
ヨ ロードロック室排気時にま哄 被覆されたテフロ
ンｌＯと発生する気流の摩擦によりテフロン表面が帯電
しロードロック室排気時に巻き上げられた異物が静電気
によりロードロック室内壁に被覆されたテフロン１０に
すべて吸着され 半導体基板への異物の付着ならびに処
理室内への異物の侵入を完全に防ぐことが可能となり常
に処理室内をクリーンな加工環境に保つことが可能とな
ａ 処理室内壁に付着した異物は定期的なウェットクリ
ーニングより簡単に除去することができ、メンテナンス
性にも非常に優れていもまたテフロン１０に電圧印可手
段（図示せず）により電圧を印可させることにより、静
電気を誘起させると、より集塵能力が増す。
発明の効果
以上の説明から明かなようへ 本発明によれば半導体製
造装置の処理室内への外部からの異物の侵入を防ぎクリ
ーンな環境での加工を可能とし微細な加工を要する半導
体装置の製造に太き（寄与するものである。
造装置の処理室内への外部からの異物の侵入を防ぎクリ
ーンな環境での加工を可能とし微細な加工を要する半導
体装置の製造に太き（寄与するものである。
第１図は本発明の一実施例における半導体製造装置の断
面構造の概略図であも １．２・・・対向電極 ３・・・処理室 ４・・・処理
前室５．６・・・ロードロック塞 ７・・・プロセスガ
ス導入Ｒ，８・・・排気ム ９・・・ＲＦ電源４１０・
・・テフロンコーティング乱
面構造の概略図であも １．２・・・対向電極 ３・・・処理室 ４・・・処理
前室５．６・・・ロードロック塞 ７・・・プロセスガ
ス導入Ｒ，８・・・排気ム ９・・・ＲＦ電源４１０・
・・テフロンコーティング乱
Claims (1)
- ロードロック室を有する半導体製造装置において、前記
ロードロック室内壁を帯電し易い誘電体材料で被覆し前
記ロードロック室の排気によって発生する気流による受
動的帯電または前記ロードロック室内壁に被覆した誘電
体材料に電圧を印加することによる能動的帯電によって
前記ロードロック室内壁に被覆した誘電体材料に静電気
を誘起することにより、半導体基板及び半導体基板を収
納するカセットに付着した異物を前記誘電体材料に静電
気的に吸着せしめることを特徴とする半導体製造装置内
の異物低減方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25330389A JPH03116728A (ja) | 1989-09-28 | 1989-09-28 | 半導体製造装置内の異物低減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25330389A JPH03116728A (ja) | 1989-09-28 | 1989-09-28 | 半導体製造装置内の異物低減方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116728A true JPH03116728A (ja) | 1991-05-17 |
Family
ID=17249415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25330389A Pending JPH03116728A (ja) | 1989-09-28 | 1989-09-28 | 半導体製造装置内の異物低減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511569A (en) * | 1993-07-20 | 1996-04-30 | Mitsubishi Denki Kabushiki Kaisha | Cleaning apparatus |
| EP0790642A2 (en) * | 1996-02-02 | 1997-08-20 | Applied Materials, Inc. | Method and apparatus for removing contaminant particles from surfaces in semiconductor processing equipment |
-
1989
- 1989-09-28 JP JP25330389A patent/JPH03116728A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511569A (en) * | 1993-07-20 | 1996-04-30 | Mitsubishi Denki Kabushiki Kaisha | Cleaning apparatus |
| EP0790642A2 (en) * | 1996-02-02 | 1997-08-20 | Applied Materials, Inc. | Method and apparatus for removing contaminant particles from surfaces in semiconductor processing equipment |
| EP0790642A3 (en) * | 1996-02-02 | 1998-04-01 | Applied Materials, Inc. | Method and apparatus for removing contaminant particles from surfaces in semiconductor processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5565179A (en) | Electrostatic particle removal and characterization | |
| JP3955724B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2008010680A (ja) | 電界もしくは磁界に起因する剥離物による汚染を防止する装置 | |
| JPH1187458A (ja) | 異物除去機能付き半導体製造装置 | |
| US5410122A (en) | Use of electrostatic forces to reduce particle contamination in semiconductor plasma processing chambers | |
| JP3191139B2 (ja) | 試料保持装置 | |
| KR100630895B1 (ko) | 기류반송장치 | |
| CN1606145B (zh) | 防止微粒附着装置和等离子体处理装置 | |
| EP0790642A2 (en) | Method and apparatus for removing contaminant particles from surfaces in semiconductor processing equipment | |
| US6127289A (en) | Method for treating semiconductor wafers with corona charge and devices using corona charging | |
| TW200535985A (en) | Substrate washing device and substrate washing method | |
| JPH03116728A (ja) | 半導体製造装置内の異物低減方法 | |
| JPS59181619A (ja) | 反応性イオンエツチング装置 | |
| JP4806165B2 (ja) | 基板搬送装置及びその洗浄方法、並びに基板処理システム | |
| JP2982203B2 (ja) | 半導体製造装置 | |
| WO2023175689A1 (ja) | 真空処理装置及び異物排出方法 | |
| JPH0766171A (ja) | 半導体装置の製造装置 | |
| JPH07302827A (ja) | 半導体ウエハ搬送装置 | |
| Inaba et al. | Antistatic protection in wafer drying process by spin-drying | |
| JP2023111721A (ja) | 基板処理システム及びパーティクル除去方法 | |
| JPH0321358A (ja) | 半導体製造装置内の異物低減方法及び半導体製造装置 | |
| JPH0697147A (ja) | 乾燥装置 | |
| JP2004158789A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2002093360A (ja) | 真空処理装置 | |
| JPH03173114A (ja) | 半導体製造装置 |