JPH0311478A - 画素密度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画素密度変換装置、特に２値画像情報の画素密
度の変換を行う画像密度変換処理装置に関するものであ
る。

［従来の技術］ 画像密度変換法の中で投影法処理は任意の倍率で良好に
画素密度を変換する方法として知られている。この投影
法処理において画素数の変換処理を行う場合、変換後の
一辺の長さを例えば１００として演算していた。

［発明が解決しようとしている課題］ しかしながら、従来例では変換後の画素の濃度或は輝度
を演算するとき、１００Ｘ　１００による除算が必要で
あるため除算回路が必要となり、ハード規模が大きくな
り処理速度が減少するという欠点があった。

本発明は、前記従来の欠点を除去し、ハード規模を小さ
くし、かつ処理速度を高める画素密度変換装置を提供す
る。

［課題を解決するための手段］ かかる課題を解決するために、本発明の画素密度変換装
置は、投影法を用いて２値画像の画素数増加又は画素数
減少の処理を行う画素密度変換装置であって、 投影法処理の変換後の画素の一辺の長さを２の整数乗と
して、参照画素の重なりに基づいて注目画素の濃度或は
輝度を演算する演算手段を備える。

［作用コ かかる構成において、投影法の処理後の画素の一辺の長
さを２の整数乗とすることにより除算なビットシフトの
みで処理できるようにし、ハード規模を小さくし、かつ
処理速度を高める。

−以下余白− ［実施例］ 以下、添付図面を参照して本発明の一実施例を詳細に説
明する。

第１図は本実施例の画素密度変換装置の構成を示すブロ
ック図である。本図において、１は２値画像を蓄えてい
て所定の同期信号に同期して画像を出力する画像出力装
置、２は整数分の−の画素数減少を行う場合に減少後の
１画素に対応する原画像の白画素数と黒画素数を比較し
て多い方の色あるいは等しい場合は黒色を減少後の画素
の色とする多数決処理部、３は整数分の−の画素数減少
を行う場合に原画像を周期的に間引いて画素数を減少す
る間引き処理部、４は多数決処理部２と間引き処理部３
との出力信号を選択するマルチプレクサ、５は投影法を
用いて任意の倍率で画素数の増減を行い多値信号を出力
する投影法処理部、６は投影法処理部５から出力される
多値信号に対し誤差拡散処理を行う誤差拡散処理部、７
は投影法処理部５から出力される多値信号に対し一定の
スレショルドレベルで２値化を行う単純２値化回路、８
は誤差拡散処理部６と単純２値化回路７との２値出力化
号を選択するマルチプレクサである。９はマルチプレク
サ４及び８のセレクト信号を出力するモード切換スイッ
チである。

１ｏは基本動作クロックを発生する水晶発振器である。

以下に各部の詳細な説明を行う。

く画像出力装置〉 画像出力装置１は第２図に示すタイミングで内部に蓄積
している画像データを出力する。尚、画像出力装置１に
蓄積している画像データは画像読取装置から読み取った
ものでも外部から送信されたものであってもよい。画像
出力装置は入力信号、読出しクロックの立上りエツジに
同期して動作する。まず１回目のライン読出しパルスが
入力されると、ページ同期信号を旧ｇｈにすると同時に
１ライン目の画像信号を出力する。２回目以降のライン
読出しパルスに対してはそれぞれ１ライン分の画像信号
を出力する。１ペ一ジ分の画像信号を出力し終えた場合
は次のライン読出しパルスでページ同期信号をＬｏｗに
する。１ライン分の画像信号は読出しクロックをそのま
ま出力した画像クロック及びライン同期信号に同期して
出力される。

く多数決処理部〉 多数決処理部では主走査方向、副走査方向で、それぞれ
整数分の−の倍率の画素数の減少を行う。第３図は多数
決処理部の一構成例を示すブロック図である。図中、２
０１，２０２゜２０３はラインバッファ、２０４〜２１
９はＤフリップフロップ、２２０は画像クロック制御部
、２２１は多数決データＲＯＭ、２２２はライン同期信
号制御部である。

本多数決処理部ではまず、ラインバッファ２０１〜２０
３により３ライン分の画像データをバッファリングし、
入力中のラインを含めて合計４ライン分の画像データを
参照し、さらに各々のＤフリップフロップでデータをシ
フトして４×４の１６画素を参照する。１６画素のデー
タは多数決データＲＯＭ２２１に入力され画像信号を出
力する。ＲＯＭデータの内容はアドレス線に入力した１
６画素について“１”が“Ｏ”より多いか等しいときデ
ータとして“１“を出力し、“１”が“Ｏ”より少ない
とき、“Ｏ”を出力するように書き込まれている。また
アドレス線にはモード信号も入力されており、様々な変
換のデータを同一のＲＯＭに入れてモード信号を切り換
えるだけで、倍率を変えることが可能である。

画像クロック制御部２２０ではモード信号で選択された
主走査方向倍率に合わせて、画像クロックを間引く。例
えば２分の１倍ならば画像クロックを１クロツクおきに
間引き、４分の１倍ならば３クロツク分間引いてｌクロ
ツタを出力する。

ライン同期信号制御部２２２では、モード信号で選択さ
れた副走査方向倍率に合わせてライン同期信号を間引く
。

以上、主走査方向４分の１倍、副走査方向４分の１倍速
縮小が可能な構成で説明を行ったが、ラインバッファ及
びＤフリップフロップをさらに用いて縮小率を高めても
良い。又、多数決データＲＯＭ２２１を論理回路で構成
しても良い。

く間引き処理部〉 第４図は間引き処理部の一構成例を示すブロック図であ
る。図中、３０１は画像クロック制御部、３０２はライ
ン同期信号制御部、３０３はＤフリップフロップである
。画像クロック制御部３０１は、モード信゛号に合わせ
て画像クロックを間引く制御を行う。この間引いた画像
クロックなりフリップフロップ３０３に入力し、画像信
号に対して同期をとる。また、ライン同期信号制御部３
０２はモード信号に合わせてライン同期信号を間引く制
御を行う。

第５図は前記多数決処理部及び間引き処理部での副走査
方向で２分の１に画素数を減少させる場合のタイミング
チャートである。同図において出力するライン同期信号
及び画像信号を間引くことによりライン数を２分の１に
減少させる。

また、第６図は主走査方向で２分の１に画素数を減少さ
せる場合のタイミングチャートである。

同図においては出力する画像クロックを間引くことによ
り画素数を２分の１に減少させる。

第７図は画像出力装置１から出力された画像情報の例で
ある。第８Ａ図は第７図の画像情報を多数決処理部２で
処理した出力画像である。

主走査方向、副走査方向共に２分の１の画素数減少であ
る。第８Ａ図の１画素に対応する第７図の画素は４画素
存在するが、多数決処理部２では原画像の黒画素の数が
０或は１の場合に出力は白とし、黒画素の数が２，３或
は４の場合に出力は黒としている。第８Ｂ図は第７図の
画像情報に対して間引き処理部３で間引き処理を行った
出力画像である。間引き処理部３では変換後の１画素に
対応する変換前の４画素の常に同じ位置の画像を出力す
る。第８Ｂ図では第７図の各変換前の４画素の右下の画
素を出力した場合の出力画像である。

く投影法処理部〉 投影法処理部５では主走査方向、副走査方向共に任意の
倍率で画素数の増加、減少を行う。

第９図は投影法の変換前の画素と変換後の画素を表す図
である。投影法は変換前の画素の形状を正方形とみなし
く第９図における破線）主走査方向、副走査方向共に変
換前の画素の辺の長さに変換倍率の逆数を掛けた長さの
辺を持つ長方形（第９図における実線）を変換前の画素
に重ねて、その長方形に含まれる黒領域の割合を濃度情
報とする方法である。本投影法処理部５では前記多数決
処理部２１間引き処理部３での整数倍あるいは整数分の
１倍の密度変換を除いた端数の密度変換を行う。

第１０図は投影法処理部の一構成例を示すブロック図で
ある。

図中、１０１は主走査方向の倍率を設定するレジスタ、
１０２は主走査方向の変換が拡大であるか縮小であるか
を設定するレジスタであり、拡大のときは“１”縮小の
ときは“０”とする。

１０３は副走査方向の倍率を設定するレジスタ、１０４
は副走査方向の変換が拡大であるか縮小であるかを設定
するレジスタであり、拡大のときは“１”縮小のときは
“０”とする。なおレジスタ１０１〜１０４は、図示し
ないＣＰＵにより設定する。１０５は主走査方向の縮小
の演算部、１０６は主走査方向の拡大の演算部、１０７
は副走査方向の縮小の演算部、１０８は副走査方向の拡
大の演算部、１０９は水晶発振器からの信号を分周して
ライン同期信号を発生するライン同期信号発生部、１１
０は水晶発振器からの信号を分周して読出しパルスを発
生する読出しパルス発生部、１１１はレジスタ１０２の
出力が“Ｏ”のとき主走査方向縮小演算部１０５からの
信号を、“１”のとき主走査方向拡大演算部１０６から
の信号を出力するマルチプレクサである。

１１２はレジスタ１０４の出力が“０”のとき副走査方
向縮小演算部１０７からの信号を、“１”のとき副走査
方向拡大演算部１０８からの信号を出力するマルチプレ
クサである。

１１３はインバータ、１１４はＡＮＤゲート、１１５は
ＯＲゲート、１１６はＡＮＤゲート、１１７はＯＲゲー
トである。また、１１８はインバータ、１１９はＡＮＤ
ゲート、１２０はＯＲゲート、１２１はＡＮＤゲート、
１２２はＯＲゲートである。１２３．１２４は定数２５
６を出力する定数部、１２５，１２６はラインバッファ
であり、ダブルバッファを構成する。１２７は１２５．
１２６の出力を切り換えるマルチプレクサ、１２８はラ
イン同期信号が入力される如にトグル動作するトグルフ
リップフロップ、１２９．１３０，１３１，１３２はＤ
フリップフロップである。

まず、主走査方向縮小演算部１０５の動作について説明
する。

倍率は２００／２５６の場合である。そのときの変換前
、変換後の辺の重なりを第１１図に示す。主走査方向縮
小演算部１０５は主走査方向倍率レジスタ１０１に設定
された倍率にしたがって処理を行う。また動作の基準と
なるクロックは水晶発振器１０からのクロック入力であ
る。

各ラインの処理はライン同期信号発生部１０９から入力
される信号に同期して行われる。主走査方向縮小演算部
１０５から出力される信号は、画像クロック制御信号及
び辺の長さの出力である。画像クロック制御信号は負論
理の信号で“０”のとき画像クロックがイネーブルとな
る。

また、辺の長さは１〜２５６の範囲の値であり、９ビツ
トのパラレル信号である。変換倍率が２ｏ○／２５６で
あるので、主走査方向拡大／縮小レジスタには“０“を
設定する。従って、マルチプレクサ１１１は主走査方向
縮小演算部１０５の辺の長さを選択して出力する。また
、ＡＮＤゲート１１４の下側の入力は旧ｇｈになり、画
像クロックが制御される。ＡＮＤゲート１１６の下側の
入力はＬｏｗになり、ＯＲゲート１１７の下側の入力は
Ｌｏｗとなるので、読出しクロック出力は水晶発振器か
らのクロック入力がそのまま出力される。

第１２図は主走査方向の２００／２５６縮小処理のタイ
ミングチャートである。

次に、実際の辺の演算法を第１１図に沿って説明する。

まず、１画素目の辺の長さは、２００を出力する。以下
、順に辺の長さは、 ２’ＯＯ−（２５６−２００）＝１４４２００−　（２
５６−１４４）＝８８ ２００−　（２５６−８８）＝３２となる。

次の辺の長さは同じ演算によれば、 ２００−　（２５６−３２）＝−２４となり、負になっ
てしまうが、これは第１１図の辺ｅを見るとわかるよう
に、変換後画素に変換前画素が３画素重なっていること
を表す。

従って、辺の長さは、 一２４＋２００＝１７６となる。

なお、このとき交換後画素数を合わせるために第１２図
に示すように、画像処理装置クロック制御信号を水晶発
振器からのクロックの１クロック分の間旧ｇｈにして、
画像クロック出力を間引く処理を行う。

次の辺の長さは、 ２００−　（２５６−１７６）＝１２０となり、以降の
処理を繰り返す。

なお、辺の演算処理は画像クロック出力に同期して行わ
れる。

次に、主走査方向拡大演算部１０６の動作について説明
する。

倍率は７００／２５６の場合で、そのときの変換前、変
換後の辺の重なりを第１３図に示す。

主走査方向拡大演算部１０６は、主走査方向倍率レジス
タ１０１に設定された倍率に従って処理を行う。また動
作の基準となるクロックは水晶発振器からのクロック入
力である。各ラインの処理はライン同期信号発生部１０
９から入力される信号に同期して行われる。主走査方向
拡大演算部１０５から出力される信号は、読出しクロッ
ク制御信号及び辺の長さの出力である。読出しクロック
制御信号は負論理の信号でＯのとき、読出しクロックが
イネーブルとなる。また辺の長さは１〜２５６の範囲の
値であり、９ビツトのパラレル信号である。変換倍率が
７００／２５６であるの、主走査方向拡大／縮小レジス
タには１を設定する。従って、マルチプレクサ１１１は
主走査方向拡大演算部１０６の辺の長さを選択。

出力する。また、ＡＮＤゲート１１４の下側の入力はＬ
ｏｗになり、ＯＲゲート１１５の下側の入力はＬｏｗに
なるので、画像クロック出力は水晶発振器からのクロッ
ク入力がそのまま出力される。

第１４図は主走査方向の７００／２５６拡大処理のタイ
ミングチャートである。

次に実際の辺の演算法を第１３図に沿って説明する。ま
ず、１画素目の辺の長さは２５６を出力する。次の辺の
長さは、 ７００−２５６＝４４４＞２５６であるので、２５６を
出力する。前記の不等号が〉のときは読出しクロック制
御信号は“ｌ”　（ディセーブル）とする。次の辺の長
さは、 ４４４−２５６＝１８８≦２５６であるので、１８８を
出力する。ここで、読出しクロック制御信号を“０”に
して読出しクロックをイネーブルにして、画像出力装置
１に次の画素のデータを要求する。

次の辺の長さは、 （１８８＋７００）−２５６＝６３２＞２５６であるの
で、２５６を出力する。次の辺の長さは６３２−２３５
＝３７６＞２５６であるので、２５６を出力する。以降
、同様の処理を繰り返す。なお、辺の演算処理は水晶発
振器からのクロック入力に同期して行われる。

以上、主走査方向縮小及び主走査方向拡大の辺の演算に
ついて説明を行ったが、副走査方向に関しても同ような
方法で演算を行っている。

ブロック図、タイミングチャート上においては、主走査
を副走査に、水晶発振器からのクロック入力を読出しパ
ルスに画像クロックをライン同期信号に、辺演算結果Ａ
、ＢをそれぞれＣ，Ｄに読出しクロックをライン続出し
パルスに置き代えて考えれば良い。

次に、画像データ制御及び画像信号の演算について説明
する。画像データはラインバッファ１２５．１２６によ
りダブルバッファ制御され、１ライン分遅延した画像デ
ータがＤフリップフロップ１２９に人力される。Ｄフリ
ップフロップ１２９のデータはＤフリップフロップ１３
１により１画素分遅延する。また、画像信号入力はその
ままＤフリップフロップ１３０に人力される。Ｄフリッ
プフロップ１３０のデータはＤフリップフロップ１３２
に入力され１画素分遅延する。

尚、画像出力装置１よりの出力画像データと投影法処理
部５の処理との同期は、投影法処理部５より画像出力装
置１へのライン読出しパルス及び読出しクロックにより
なされる。

以上の処理により２×２の４画素を参照する。

第１５図に示すように、主走査方向の辺演算結果Ａ、Ｂ
及び副走査方向の辺演算結果Ｃ，Ｄのそれぞれを掛は合
わせた面積、ＡＸＣ，ＢＸＣ。

ＡＸＤ、ＢＸＤを求めて、さらにそれぞれに対応−する
画像データｖ、ｗ、ｘ、ｙを掛は合わせた後、加算した
値が変換後画素の濃度レベルとなる。９ビツトの辺のデ
ータをすべてのビットを演算すると１７ビツトとなる。

１８ビツトにならない理由は、９ビツトの辺のデータの
最大値は１００Ｈｅｘであるためである。画像信号出力
は演算結果の１７ビツトのうち上位から必要なビット数
を採用すれば良い。

以上、画素数減少の場合で説明したように、画素数の倍
率が２分の１倍以上１倍未満の場合には、変換後の画素
の一辺に対し変換前の画素が３画素重なることがあり、
主走査方向、副走査方向共にこの倍率で変換を行う場合
は、変換後の１画素に対し変換前の画素が最大９画素重
なる。

また、倍率が２分の１倍未満の場合はさらに多くの画素
が重なってくる。これらの画素すべてに対し、演算を行
うことはハード規模の増加になる。

そこで、本実施例の投影法処理部５では、参照画素は主
走査方向２画素、副走査方向２画素の計４画素までとし
ている。従って、参照画素が４画素を超える場合は近似
処理が行われている。

例えば、第１６図に示す主走査方向、副走査方向共２５
６分の１３６の倍率の画素数の減少の場合の変換前画素
と変換後画素の対応の例で説明する。変換後画素Ｐに重
なる変換前画素は９画素分あるが、この領域をａ、ｂ、
ｃ、ｄ、ｅ、ｆ。

ｇ、ｈ、ｉで表わす。ａ　−ｉの面積をＳ、〜Ｓ１．ａ
”ｉの色を工、〜■１とする。■は黒のとき“ｌ”白の
とき”０”とする。近似方法は領域Ｃは領域すと同色、
領域ｇは領域ｄと同色、領域ｆ、ｈ、ｉは領域ｅと同色
であると近似する。この方法にによれば画素Ｐの濃度Ｉ
、は次のようになる。

Ｉ、　＝　（Ｓ、・１．　＋　（Ｓｂ＋Ｓｃ）・Ｉｂ　
＋　（Ｓｄ＋Ｓ、）・Ｉｄ＋　（Ｓ、＋Ｓｒ”Ｓｈ＋Ｓ
＋）・１．）／２５６・２５６＝　（（１３６４４０）
・８０　＋　（１３６４４０）・（１３６４４０）　）
／２５６・２５６ ０．６８７５ となる。

一方、画素数増加の場合には、如何なる倍率でも変換後
の１画素に対し重なる変換前の画素は４画素以下である
ため近似の必要はない。

尚、変換後の一辺の長さは２５６に限るわけではなく任
意の値で演算して良い。しかしながら、辺の長さは２ｎ
にすると濃度演算するとき除算はシフト処理で済むため
、ハードで構成しやすくハード規模を小さくするばかり
でなく、処理速度を高める効果もある。又、本例では参
照画素の位置を限定して近似を行ったが、例えば、重な
りの大きい画素から２つを参照画素として取り出しても
よい。更に、参照画素は２×２には限定されず、再生画
像の再現性とハード規模及び処理速度との兼ね合いによ
る。

く誤差拡散処理部〉 次に誤差拡散処理部について説明する。投影法をデイザ
法等により疑似中間調処理された画像に適用した場合、
その演算結果を単純２値化（即ち一定量値で２値化）す
ると、量子化誤差の為にモアレが強調され画質劣化が激
しい。本実施例ではこのような量子化誤差による画質劣
化を防ぐ為に誤差拡散法による２値化処理を行う。

第１７図に誤差拡散処理部の一構成例を示すブロック図
を示す。投影法出力の画素濃度或は輝度ＩＡは、一画素
遅延素子５１ａ〜５１ｄ、１ラインより３画素少ない遅
延素子５３及び加算器５２ａ〜５２ｄを通過する間にそ
れ以前に周囲画素で生じた２値化誤差ｅ１〜ｅ４が加算
される。この周辺画素の２値化誤差を含む濃度値又は輝
度を、２値化処理部５４により一定閾値で２値化した値
が求める画素の濃度或は輝度となる。

次に、この２値化で生じた量子化誤差を２値化誤差算出
部５５で求め、誤差分配処理部５６でｅ１〜ｅ４として
分配する。２値化誤差算出部５６では、２値化誤差をｅ
、２値化処理部への入力濃度をＩｏ、閾値をＴ、２値化
出力を“１”又は”０”とすると、 又、誤差分配部５６では例えば次のようにｅ１〜ｅ４が
演算される。

ｅ＋””ｅ４は第１８図に示すように注目画素の周囲画
素へ分配されることになる。

尚、第１７図及び第１８図に示す例では誤差を周囲４画
素に拡散させた場合であるが、本発明はこれに限るわけ
ではなく、画質と回路規模を考慮して決定すればよい。

但しモアレを良好に消去させる為には２値化誤差を１０
０％周囲へ拡散させる必要がある。即ちΣｅｎ＝Ｅ　（
ｎ　：誤差を分配させる周囲画素の数）を満たすように
ｅ。を決定する。

く平均誤差最小法による２値化処理〉 又、誤差拡散処理部の代わりに平均誤差最小法による２
値化処理部を用いても同じである。

第１９図は平均誤差最小法による濃度保存２値化部の構
成を示すブロック図である。補間法による変換画素の濃
度には、エラーバッファメモリ６０に保存されている以
前に発生した入力データＸＩＪと出力データＹ１．との
誤差データεＩＪに、重みづけ発生器６１により指定さ
れた重み係数α１．をかけた値が規格化され、加算器６
２で加算される。これを式で書くと以下のようになる。

Σ　　αにｌｏ　ε五◆に　Ｊ◆１ 重み付は係数の一例を第２０図に示す。

次に補正データｘ　ｉＪ’は２値化回路６３でしきい値
と比較され、出力データＹＩＪを出力する。ここでＹ６
．はＹ　ｓａｗまたはｙ−＋ｏ　（例えばｌとＯ）のよ
うに２値化されたデータとなっている。

一方、演算器６４では、補正データＸＩＪと出力データ
ＹＩＪの差分ｃ１ｊが演算され、この結果はエラーバッ
ファメモリ６０の対応する画素位置６５に保存される。

この操作を繰返すことにより、平均誤差最小法による２
値化処理が実行される。

く一定しきい値による２値化処理〉 単純２値化処理部７では、投影法あるいは投影法によっ
て得られた変換画素の濃度が一定しきい値で２値化され
る。

以上各ブロックの説明を行なった。

くマルチプレクサ４．８の切換え〉 信号の全体の流れは、画像出力装置１から出力される画
像の性質に依りモード切換スイッチ９で切換える。

画像出力装置１から出力される画像がデイザ法や誤差拡
散法などの疑似中間調処理された画像の場合は、マルチ
プレクサ４は間引き処理部３から出力される信号を選択
する。また画像出力装置１から出力される画像が単純２
値化された画像の場合は、マルチプレクサ４は多数決処
理部２から出力される信号を選択する。これは第８Ａ図
。

第８Ｂ図から分かるように、疑似中間調処理された画像
に対して整数分の−の画素数の減少を行なう場合、間引
き処理を行なった方が多数決処理を行なった場合よりも
一定の領域内の白画素と黒画素の数の割合に変化が少な
いことによる。

このため階調性が保存される。また、単純２値化された
画素に対して整数分の−の画素数の減少を行なう場合、
単純２値化された画像の原稿は文字や図の場合が多いた
め、多数決処理を行なった方が間引き処理を行った場合
より細線の抜けや途切れが少なく適切である。

マルチプレクサ８は画像出力装置１から出力される画像
が疑似中間調処理された画像の場合は、誤差拡散処理部
６から出力される信号を選択する。また、画像出力装置
１から出力される画像が単純２値化された画像の場合は
、単純２値化回路７から出力される信号を選択する。疑
似中間調処理された画像に対して投影法処理部で整数倍
でない端数の倍率の変換を行なった場合、単純２値化回
路７で処理すると、モアレが発生する。

このため誤差拡散処理部６で処理を行なってモアレの発
生を防ぐ。また単純２値化された画像に対して投影法処
理部で端数倍の変換を行なった場合、誤差拡散処理部６
で処理を行なうと文字のエツジ部に突起が発生したり、
エツジ部がぼやける場合がある。このため単純２値化さ
れた画像に対しては単純２値化回路７で処理を行ない文
字部の画質劣化を防ぐ。

以上、処理する画像の性質に依るマルチプレクサ４．８
の切換を説明したが、マルチプレクサの切換えはオペレ
ーションパネル（図示せず）から切換えても良いし、Ｃ
ＰＵ等が画像出力装置１から出力される画像の特性を管
理して、その情報からＣＰＵが制御信号を出力して切換
えても良い。例えば、変化点数やパターンの構造等から
疑似中間調処理部分と単純２値化部分とを分離する方法
が考えられる。

く倍率の設定〉 次に各部の倍率設定について説明する。

間引き処理部及び多数決処理部は整数分の−の画素数減
少の機能を持ち、投影法処理部は任意の倍率の画素数増
加及び画素数減少の機能を持つ。

投影法処理部は参照画素が４画素までで、画素数減少の
処理を行なうときは近似を用いる領域が増加し、近似誤
差による画質の劣化が増加する。このため、倍率が２分
の１を越えるときは投影法処理部のみで処理を行なう。

倍率が３分の１倍を越え２分の１倍以下のときは、間引
き処理部または多数決処理部で２分の１倍の処理を行な
い、端数の倍率を投影法処理部で処理を行なう。

以下、同様に整数分の１倍の処理を間引き処理部または
多数決処理部で行ない、整数倍の処理を投影法処理部で
行なう。なお、間引き処理部及び多数決処理部は整数分
の１倍の処理が可能であるとして説明したが、間引き処
理部および多数決処理部は２のｎ乗分の１倍（１／２”
　）の処理が可能なものでも良いし、また特定の倍率の
み持つものでも良い。

更に、他の倍率設定方法について詳細に説明すると、間
引き処理部及び多数決処理部は整数分の−の画素数減少
の機能を持ち、投影法処理部は参照画素が４画素までで
、画素数減少の処理を行うときは近似を用いることは前
で述べた。

従って、変倍率が小さくなればなるほど近似する領域が
増加し近似誤差による画質の劣化が増加する。このため
投影法処理部で行う変換は０．６倍以上となるように、
間引き処理部或は多数決処理部の倍率設定を行うのが好
ましい。例えば、０．７倍の場合は投影法処理部のみで
変換を行い、０．５５倍の場合は間引き処理部或いは多
数決処理部で２分の１倍の処理を行い投影法処理部で１
．１倍の処理を行う。また０、３５倍の場合は間引き処
理部或いは多数決処理部で３分の１倍の処理を行い間引
き処理部で１．０５倍の処理を行う。前述したように、
間引き処理部および多数決処理部が２のｎ乗分の１倍（
１／２”）の処理が可能な構成の場合、０．３５倍のと
きは、間引き処理部或いは多数決処理部で、２分の１倍
の処理を行い投影法処理部で０．７倍の処理を行えば良
い。

以上の説明では、投影法処理部の処理する倍率を０．６
倍以上として説明したが、変換後の画像情報を出力する
プリンタの特性により、投影法処理部の処理する倍率を
０．５５倍や０．７倍以上等如何なる値を設定しても良
い。

このように、画素数の減少処理を行う場合に投影法によ
る変換倍率をある値以上に制限し、その範囲内におさま
るように、間引き処理部或いは多数決処理部の倍率を設
定するようにすることにより近似誤差を小さく抑えて画
質の劣化を小さくできる効果がある。

［発明の効果］ 本発明により、除算をビットシフトのみで処理できるた
め、ハード規模を小さくし、かつ処理速度を高めた画素
密度変換装置を提供できる。

【図面の簡単な説明】

第１図は本実施例の画素密度変換装置の構成を示すブロ
ック図、 第２図は画像出力装置の入力出力信号のタイミングチャ
ート、 第３図は多数決処理部の構成例を示すブロック図、 第４図は間引き処理部の構成例を示すブロック図、 第５図は副走査方向で２分の１に画素数を減少させる場
合の多数決処理部及び間引き処理部の入力出力信号のタ
イミングチャート、 第６図は主走査方向で２分の１に画素数を減少させる場
合の多数決処理部及び間引き処理部の入力出力信号のタ
イミングチャート、 第７図は画素出力装置から出力された画素情報の例を示
す図、 第８Ａ図は第７図の画像情報を多数決処理部で処理した
出力画像を示す図、 第８Ｂ図は第７図の画像情報を間引き処理部で処理した
出力画像を示す図、 第９図は投影法の原理を示す図、 第１０図は投影法処理部の構成を示すブロック図、 第１１図は投影法の画素数減少の場合の変換前画素と変
換後画素の辺の重なりを示す図、第１２図は投影法処理
部での画素数減少の場合のタイミングチャート、 第１３図は投影法の画素数増加の場合の変換前画素と変
換後画素の辺の重なりを示す図、第１４図は投影法処理
部の画素数増加の場合のタイミングチャート、 第１５図は投影法処理部での近似された参照画素を示す
図、 第１６図は主走査方向及び副走査方向に２５６分の１３
６の倍率の画素数減少の場合の変換前画素と変換後画素
の対応の例を示す図、第１７図は誤差拡散処理部の構成
を示すブロック図、 第１８図は誤差拡散処理部の拡散マトリクスの例を示す
図、 第１９図は平均誤差最小法による２値化処理部の構成を
示すブロック図、 第２０図は平均誤差最小法の重み付はマトリクスの例を
示す図である。 １・・・画像出力装置、２・・・多数決処理部、３・・
・間引き処理部、４・・・マルチプレクサ、５・・・投
影法処理部、６・・・誤差拡散処理部（平均誤差最小法
による２値化処理部）　７・・・単純２値化回路、８・
・・マルチプレクサ、９・・・モード切換スイッチ、１
０・・・水晶発振器である。

Claims (1)

【特許請求の範囲】
1. （１）投影法を用いて２値画像の画素数増加又は画素数
   減少の処理を行う画素密度変換装置であって、 投影法処理の変換後の画素の一辺の長さを２の整数乗と
   して、参照画素の重なりに基づいて注目画素の濃度或は
   輝度を演算する演算手段を備えることを特徴とする画素
   密度変換装置。