JPH03112220A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH03112220A
JPH03112220A JP24918289A JP24918289A JPH03112220A JP H03112220 A JPH03112220 A JP H03112220A JP 24918289 A JP24918289 A JP 24918289A JP 24918289 A JP24918289 A JP 24918289A JP H03112220 A JPH03112220 A JP H03112220A
Authority
JP
Japan
Prior art keywords
output
signal
digital
full scale
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24918289A
Other languages
Japanese (ja)
Other versions
JP3036759B2 (en
Inventor
Koichi Hamashita
浜下 浩一
Makoto Konosu
鴻巣 誠
Weatherbay Sanchez Clifton
クリフトン ウェザーバイ サンシェズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Crystal Semiconductor Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Crystal Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp, Crystal Semiconductor Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP1249182A priority Critical patent/JP3036759B2/en
Publication of JPH03112220A publication Critical patent/JPH03112220A/en
Application granted granted Critical
Publication of JP3036759B2 publication Critical patent/JP3036759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE: To facilitate adjustment of an analog input level by outputting an additional signal, which indicates that a digital signal is within a specific range, together with the digital signal to which an analog signal is converted. CONSTITUTION: An A/D conversion part 14 converts an analog signal into a PCM digital code. The output of the A/D conversion part 14 is processed in an additional code generation part 9, a full-scale detection part 1, and a full- scale switching part 10a. The additional code generation part 9 generates an additional code, which indicates that the output is within a preliminarily determined range, in accordance with upper 12 bits (A8 to A19) out of 20 bits of output data of the A/D conversion part 14 and an output T2 of the full-scale detection part 10. Next, 16-bit output data and the 3-bit additional code are latched in an output register 11 and are outputted serially by a serial out clock 12 or are outputted in parallel by a parallel out clock 13. The analog input level is most suitably set from this 3-bit information of the additional code.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、いわゆるディジタル・オーディオや、計測等
の分野において常用されているアナログ電気信号を、一
定時間毎にサンプリングして、PCM(パルス・コード
・モジレーション)等のディジタル符号に変換し、出力
する、いわゆるへ/Dコンバーターに関するものである
Detailed Description of the Invention (Field of Industrial Application) The present invention samples analog electrical signals commonly used in the fields of so-called digital audio and measurement, and converts them into PCM (pulse This relates to a so-called to/D converter that converts the code into a digital code such as code modulation and outputs it.

〔従来技術〕[Prior art]

A/Dコンバーターによって変換出力されたディジタル
符号を、サンプリングされた順に経時的に並べたものは
、変換前のアナログ信号に対比して、ディジタル信号、
もしくは、離散値信号と呼ばれる。
When the digital codes converted and output by the A/D converter are arranged chronologically in the order in which they were sampled, the digital signals are compared to the analog signals before conversion.
Alternatively, it is called a discrete value signal.

従来のへ/Dコンバーターでは、個々に定められた変換
基準としての正と負のフル・スケール(最大値と最小値
)が存在し、人力されるアナログ信号をサンプリングし
た時の値(N位しベル)がこの正と負のフル・スケール
以内であれは、それに対応したディジタル符号に変換出
力するが、該サンプリング値が正と負のフル・スケール
の範囲外であれば・、正または負の各フル・スケール値
を出力するものであった。例えば、16ビツト精度のり
ニアA/Dコンバーターにおいては、もし基準となる正
・、負のフル・スケール値が、+3.OVと−3,Ov
である場合には、人力されるアナログ信号の振幅最大値
が±3.Ov以内の場合には、出力ディジタル符号は確
実に正と負のフル・スケール以内の216種類のいずれ
かのデータとなり、得られる結果は、正確なディジタル
信号となる(第1−a図参照)。
In conventional D/D converters, there are positive and negative full scales (maximum and minimum values) as individually determined conversion standards, and the value when sampling the analog signal input manually (Nth place) If the sampled value (bell) is within the positive and negative full scales, it will be converted to the corresponding digital code and output; however, if the sampled value is outside the positive and negative full scales, it will be output as a positive or negative full scale. It outputs each full scale value. For example, in a 16-bit precision linear A/D converter, if the reference positive and negative full scale values are +3. OV and -3,Ov
In this case, the maximum amplitude of the manually input analog signal is ±3. If it is within Ov, the output digital code will definitely be one of 216 types of data within the positive and negative full scale, and the obtained result will be an accurate digital signal (see Figure 1-a). .

[発明が解決しようとする課題] しかしながら、上述の従来のへ/Dコンバーターにおい
ては、もし人力されるアナログ信号の振幅最大値が±3
.Ovを超えている場合には+3.Ov以上もしくは、
−3,0V以下の電位を変換せねばならず、これに対応
するP C,M符号が存在しないが故に、+3.OV以
上の場合には、正のフル・スケール値(例えば、+32
767、すなわち%・218  t)に、3.0v以下
の場合には、負のフル・スケール値(例えば、−327
68)のまま(丸めて)出力されることとなり、不正確
なディジタル信号、いわゆるオーバー・スケール歪を持
つ信号になってしまい、これをD/A変換した後の波形
は、第1−C図に示す如く、第1−b図の原アナログ信
号から大きくかけ離れたものとなる。
[Problem to be solved by the invention] However, in the above-mentioned conventional D/D converter, if the maximum amplitude value of the manually input analog signal is ±3
.. +3 if it exceeds Ov. Ov or more or
It is necessary to convert the potential below -3.0V, and there is no corresponding P C,M code, so +3. If greater than or equal to OV, a positive full scale value (e.g. +32
767, or %·218 t), and if below 3.0V, a negative full scale value (e.g. -327
68) will be output as is (rounded), resulting in an inaccurate digital signal, a signal with so-called overscale distortion, and the waveform after D/A conversion is as shown in Figure 1-C. As shown in Figure 1-b, the signal is greatly different from the original analog signal in Figure 1-b.

ディジタル・オーディオや、測定器の分野において、こ
のようなA/Dコンバーターを使用する場合には、その
有限の分解能(例えば16ビツトなら約98dBが限界
)を、最大限に利用する為に、人力アナログ信号の振幅
レベルを、できる限り大きく、かつオーバー・スケール
歪が発生しないように調整することが必要である。しか
るに、従来のA/Dコンバーターでは、前述の如く、フ
ル・スケール・オーバー時に対応する情報を使用者に与
えることができない為、使用者は、実際よりかなり低い
レベルに人力信号を押さえて、わずかの分解能しか利用
しないか、もしくは、出力されたディジタル信号から、
正または負のフル・スケールを多くのゲート手段を用い
て検知して、調整していくしか方法がなかった。前者の
場合には、本来のへ/Dコンバーターの分解能の能力を
10dB程度低下させていることが多く、後者の手法で
は、多くのゲート手段が必要なことだけでなく、たとえ
フル・スケール値を検知しても、入力が真のフル・スケ
ール値なのか、オーバースケール値なのかを区別するこ
と、又、そのオーバースケールの程度がどの程度なのか
(何dBオーバーしたのか)等の情報を得ることは不可
能であり、使用者がアナログ人力レベルを最適に調整す
るのに多大な時間と労力を浪費する結果となっていた。
When using such an A/D converter in the fields of digital audio and measuring instruments, manual input is required to make maximum use of its finite resolution (for example, the limit for 16 bits is approximately 98 dB). It is necessary to adjust the amplitude level of the analog signal to be as large as possible and to avoid overscale distortion. However, as mentioned above, conventional A/D converters cannot provide the user with information corresponding to when the full scale is exceeded. , or from the output digital signal,
The only way to do this was to detect and adjust the positive or negative full scale using a number of gating methods. In the former case, the resolution capability of the original D/D converter is often reduced by about 10 dB, and in the latter method, not only many gate means are required, but even if the full scale value is Even if it is detected, it is possible to distinguish whether the input is a true full scale value or an overscale value, and to obtain information such as the extent of the overscale (how many dB it exceeded). It is impossible to do so, resulting in the user wasting a great deal of time and effort in optimally adjusting the analog human power level.

本発明の目的は以上のような問題を解消したA/Dコン
バーターを提供することにある。
An object of the present invention is to provide an A/D converter that solves the above problems.

[課題を解決するための手段] 本発明は、アナログ信号をディジタル信号に変換し、該
ディジタル信号を出力する装置、いわゆるA/Dコンバ
ーターにおいて、 へ/D変換されたディジタル信号と
共に、該ディジタル信号が特定範囲(上記の例ではフル
・スクール近傍での十数dBの範囲)に含まれているこ
とを知らしめる為の追加符号を出力する手段を具えたこ
とを特徴とする。
[Means for Solving the Problems] The present invention provides a device that converts an analog signal into a digital signal and outputs the digital signal, a so-called A/D converter, which converts the digital signal into is included in a specific range (in the above example, a range of ten or more dB in the vicinity of full school).

[作 用] 本発明によれば上記構成によって、追加符号により人力
アナログ信号がフル・スケール以内ルにあるか否かが簡
単にわかるようになる。
[Function] According to the present invention, with the above-mentioned configuration, it becomes possible to easily determine whether or not the human input analog signal is within the full scale by using the additional code.

〔実施例〕〔Example〕

第2図において、14はA/D変換部であり、アナログ
信号をPCMディジタル符号に変換する。
In FIG. 2, 14 is an A/D converter, which converts an analog signal into a PCM digital code.

7は、いわゆるデルタ・シグマ型のA/D変換器であり
、人力されたアナログ信号を、高速でサンプリング、即
ちオーバーサンプリングして、1ビツトのデルタ・シグ
マ変調されたディジタル信号を出力する。この1ビツト
のディジタル信号は、8のディジタル演算部においてデ
ィジタル・フィルタリング処理により、低速(即ち、目
的のサンプリングスピード)の16ビツトPGM信号に
変換される。この際、入力されたアナログ信号を、16
ビツトPCMデータの正・負フル・スケールまで正確に
変換する為に、デルタ・シグマへ/D変換器7とディジ
タル演算部8はいずれも、正・負のフル・スケール以上
の入力電圧にも対応できるように十分なマージンを持っ
て作られている。例えば、出力されるディジタル信号の
正・負のフル・スケールを、±3vと設定した時、デル
タシグマへ/D変換器7は±5.5vまでの変換が可能
で、ディジタル演算部8における演算能力を20ビツト
として、本来の出力の16ビツトより4ビット余分にも
たせているため出力は20ビツト (へ〇〜へ19)で
ある。
Reference numeral 7 denotes a so-called delta-sigma type A/D converter, which samples, or oversamples, a manually input analog signal at high speed and outputs a 1-bit delta-sigma modulated digital signal. This 1-bit digital signal is converted into a 16-bit PGM signal at a low speed (that is, the target sampling speed) by digital filtering processing in eight digital calculation units. At this time, the input analog signal is
In order to accurately convert bit PCM data up to positive and negative full scale, both the delta-sigma/D converter 7 and the digital calculation unit 8 can handle input voltages that are higher than positive and negative full scale. It is made with sufficient margin to allow for For example, when the positive and negative full scales of the output digital signal are set to ±3V, the delta-sigma/D converter 7 can convert up to ±5.5V, and the calculation in the digital calculation unit 8 Since the capacity is set to 20 bits, and the output is 4 bits more than the original 16 bits, the output is 20 bits (see 0 to 19).

従って、第1−b図のようなスケール・オーバーした入
力アナログ信号に対しても、A/D変換部14で変換、
演算された結果は、16ビツトのフル・スケール以上の
データも含めて正確に変換されている。
Therefore, the A/D converter 14 converts even an overscaled input analog signal as shown in FIG. 1-b.
The calculated results are accurately converted, including data of 16 bits full scale or higher.

グは追加符号生成部であり、A/D変換部14の出力デ
ータの20ビツトのうち上位12ビツト(A8〜A19
)と、後述するフルスケール検出部10の出力T2とか
ら、あらかじめ定められた範囲内にあることを示す追加
符号を例えばANDゲート、ORゲートの構成により生
成する(Tl、TO)。lOはフル・スケール検出部で
あり、へ/D変換部14の出力データが例えば16ビツ
トの基準から見てオーバー・スケールしているか否かを
、上位5ビツト(A19.八18〜A15 (MSB+
4ビット))から例えばORゲート等を用いて検出する
An additional code generating unit generates the upper 12 bits (A8 to A19) of the 20 bits of output data from the A/D converter 14.
) and the output T2 of the full-scale detection unit 10, which will be described later, an additional code indicating that it is within a predetermined range is generated by, for example, an AND gate or an OR gate (Tl, TO). IO is a full scale detection unit, which detects whether or not the output data of the D/D conversion unit 14 is overscaled based on, for example, a 16-bit standard, using the upper 5 bits (A19.818 to A15 (MSB+
4 bits)) using, for example, an OR gate.

フル・スケール検出部10の出力は、オーバー・スケー
ルを示す追加符号(Tl)となると同時にフル・スケー
ル切換部10aに人力され、切換信号として働く。フル
・スケール切換部10aは、フルスケール検出部10か
らの切換信号により、A/D変換部14の出力データが
16ビツト範囲以内(フル・スケール以内)ならば上位
4ビツト(A15〜A181を捨てて、下位15ビツト
(八〇〜A14)とMSB(A19)をそのまま出力し
く80〜B15)、オーバー・スケールの場合は、正負
に応じた16ビツトのフル・スケール値に切換えて、出
力する。
The output of the full scale detector 10 becomes an additional code (Tl) indicating over scale, and at the same time is inputted to the full scale switching section 10a, and serves as a switching signal. If the output data of the A/D converter 14 is within a 16-bit range (within full scale), the full scale switching section 10a discards the upper 4 bits (A15 to A181) according to the switching signal from the full scale detection section 10. Then, the lower 15 bits (80 to A14) and the MSB (A19) are output as they are (80 to B15), and in the case of over scale, they are switched to a full scale value of 16 bits depending on the sign and output.

11は出力レジスタであり、従来のへ/Dコンバーター
では18ビツトのみであったが、ここでは、追加符号ビ
ットとしての3ビツトを余分にもった19ビツト構成を
とっている。ディジタル演算部8の演算結果は、上記追
加符号生成部9.フル・スケール検出部10.フル・ス
ケール切換部10aにて必要な処理を経た後、この出力
レジスタ11に、16ビツト出力データと追加符号3ビ
ツトとしてラッチされ、ここからシリアルアウト・クロ
ック(12)により直列出力されるか、またはパラレル
アウトクロック(13)により、並列出力される。追加
符号が3ビツトの場合の直列出力の例として、そのフレ
ーム構成を第3−a図〜第3−c図に示す。ここで、B
15〜Bφが、A/D変換された16ビツトのディジタ
ル出力データを、T2〜Tφの3ビツトが、追加符号を
各々表す。出力データの順番を815が最初に出力され
るとしたとき、第3−a図は、データビットの後部に追
加符号12〜Tφを後続して出力する場合を示し、第3
−b図は、データビットの頭部に追加符号12〜Tφを
出力する場合、第3−c図は、T2〜TφをDI5と8
14の間に置いて出力する場合を各々示す。
Reference numeral 11 denotes an output register, which in the conventional to/D converter had only 18 bits, but here it has a 19-bit configuration with an extra 3 bits as an additional sign bit. The calculation result of the digital calculation unit 8 is sent to the additional code generation unit 9. Full scale detector 10. After going through the necessary processing in the full scale switching unit 10a, it is latched into this output register 11 as 16-bit output data and 3 additional bits of code, and is output in series from there by the serial out clock (12). Or they are output in parallel by the parallel out clock (13). As an example of serial output when the additional code is 3 bits, the frame structure is shown in FIGS. 3-a to 3-c. Here, B
15 to Bφ represent A/D converted 16-bit digital output data, and 3 bits T2 to Tφ each represent an additional code. When the order of output data is that 815 is output first, Fig. 3-a shows the case where additional codes 12 to Tφ are outputted after the data bit, and the third
Figure 3-b shows the case where additional codes 12 to Tφ are output to the head of the data bit, and Figure 3-c shows T2 to Tφ as DI5 and 8.
The cases in which the output is placed between 14 and 14 are shown respectively.

追加符号の3ビツトが示す特定範囲の一例として、■記
の如く設定する。
As an example of the specific range indicated by the 3 bits of the additional code, it is set as shown in ■.

追加符号の値(Tl) 、 (Tl) 、 (To) 
/追加符号の示す範囲(フル・スケール値を100%ま
たはOdBとする): 1.1,1 / 137.5%より犬、1.1,0 /
 125%より犬、  137.5%以下、1.0,1
 / 112.5%より大、125%以下、1.0.0
 / 100%より大、  112.5%以下、0.1
,1 / OdB以下、 −1dBより大、0.1.0
 /−1dB以下、 −3dBより大、0.0,1 /
−3dB以下、 −6dBより犬、0.0,0 /−8
dB以下。
Additional sign values (Tl), (Tl), (To)
/ Range indicated by the additional sign (assuming the full scale value is 100% or OdB): 1.1,1 / Dog from 137.5%, 1.1,0 /
Dog than 125%, 137.5% or less, 1.0,1
/ Greater than 112.5%, less than 125%, 1.0.0
/ Greater than 100%, 112.5% or less, 0.1
,1/OdB or less, greater than -1dB, 0.1.0
/-1dB or less, greater than -3dB, 0.0,1 /
-3dB or less, -6dB or more, dog, 0.0,0/-8
Less than dB.

木A/Dコンバーターの使用者は、このT2〜Tφの3
ビツト情報から容易にアナログ人力レベルの最適設定が
可能である。即ち、Tl−1なら、人力レベルがオーバ
ースケールであることを示し、さ0 らに、T1と TIより、フル・スケール基準値の11
25%、125%、  137.5%までと、それ以上
のどの範囲のレベルであるかがわかり、それに応じて、
人力レベルを下げて行けば良い。逆に、T2=φなら、
オーバースケール歪が発生していないことがわかり、T
I、TIにより、フル・スケールから6dB以下、 −
6dBから一3dB、 −3dBから一1dB、 −1
dBからフル・スケール等のレベル情報が得られ、これ
らを基に人力レベルを大きくしていき、へ/Dコンバー
ターの分解能をより有効に活用することが可能である。
The user of the wooden A/D converter should check the 3 values of T2 to Tφ.
The analog human power level can be easily set optimally from bit information. That is, Tl-1 indicates that the human power level is overscale, and furthermore, from T1 and TI, the full scale reference value is 11.
You can see which level is up to 25%, 125%, 137.5%, and above, and accordingly,
It would be better to lower the level of manpower. Conversely, if T2=φ,
It was found that no overscale distortion occurred, and T
I, TI below 6dB from full scale, −
6dB to -3dB, -3dB to -1dB, -1
Level information such as full scale can be obtained from dB, and based on this information, the human power level can be increased to make more effective use of the resolution of the D/D converter.

尚、上記実施例では、デルタ・シグマ方式のへ/D変換
器とディジタル演算部を持つへ/Dコンバーターにおけ
る適用例について具体的に述べたが、他のへ/D変換方
式、例えば、逐次比較方式やフラッシュ型、積分型等の
従来からの各種へ/Dコンバーターにおいて、これらを
改良して追加符号を出力することも可能である。
In the above embodiment, an example of application to a delta-sigma type to/D converter and a to/D converter having a digital arithmetic unit was specifically described. It is also possible to output additional codes by improving various conventional D/D converters such as the flash type, integral type, etc.

また、上記実施例では、追加符号が示す特定範囲を、フ
ルスケールを基準とした、十数dBの範囲1 としたが、使用者の目的に応じて、その基準位置を以下
のようにすることができる。
In addition, in the above embodiment, the specific range indicated by the additional code is a range of ten or more dB with full scale as a reference, but the reference position may be set as follows depending on the purpose of the user. I can do it.

(1)特定範囲をフル・スケールから内側へ10dBの
範囲。
(1) A specific range of 10 dB inward from full scale.

(2)特定範囲をフルスケールから外側へ10%、20
%、30%またはそれ以上の範囲。
(2) Specify range from full scale to outside by 10%, 20
%, 30% or more range.

(3)特定範囲をフルスケールの範囲内で所定の間隔に
区切られた少なくとも1つの範囲、例えば10分割した
その1つの範囲。
(3) At least one range in which the specific range is divided into predetermined intervals within the full scale range, for example, one range divided into 10.

また、上記実施例における、デルタシグマ型へ/Dコン
バーターの場合には追加符号生成部9゜フル・スケール
検出部10.フル・スケール切換部10aは、ディジタ
ル演算部8における乗算器や累算器の機能の一部を本来
のディジタル・フィルタリング処理の間に時分割利用す
るかたちで、同ディジタル演算部8に含まれる場合もあ
りうる。
Further, in the case of the delta-sigma type/D converter in the above embodiment, additional code generation section 9.degree. full scale detection section 10. The full scale switching unit 10a is configured to use part of the functions of the multiplier and accumulator in the digital calculation unit 8 in a time-sharing manner during the original digital filtering process, and when included in the digital calculation unit 8. It's also possible.

さらに、実施例では、追加符号を3ビツトとしたが、こ
れを1ビツトとし、オーバースケールしたか、または出
力されるディジタル信号の範囲内2 にあるかどちらかのみを、オン・オフによフて知らしめ
るようにしてもよいことはいうまてもない。
Furthermore, in the embodiment, the additional code is 3 bits, but it is set to 1 bit, and only the overscaled or within the range of the output digital signal is turned on and off. It goes without saying that you can make it known.

[発明の効果コ 本発明によれば、A/Dコンバーターにおりる本来の変
換によるディジタル出力信号以外に、このディジタル出
力データが、フル・スケール近傍の特定範囲にあること
を知らせる追加符号をも同時に出力し、この追加符号を
用いてアナログ人力レベルの調整を簡易にすることがで
きる。またさらに、ディジタルオーディオ等の分野にお
いては、該追加符号をそのままレベル・インジケーター
用のデータとして利用することも可能で、その際には、
従来のA/Dコンバーターでの16ビツトデータから読
み取り得なかった、フル・スケール・オーバー時の正確
な情報を得ることが可能である。
[Effects of the Invention] According to the present invention, in addition to the digital output signal originally converted by the A/D converter, an additional code is provided to indicate that this digital output data is within a specific range near full scale. It is possible to simultaneously output and use this additional code to simplify the adjustment of the analog human power level. Furthermore, in fields such as digital audio, it is also possible to use the additional code as is as data for a level indicator; in that case,
It is possible to obtain accurate information at full scale over, which could not be read from 16-bit data with a conventional A/D converter.

【図面の簡単な説明】[Brief explanation of drawings]

第1a図〜第1d図は、A/Dコンバーターにおけるア
ナログ人力信号とディジタル出力信号、さらには、該デ
ィジタル出力信号をD/八へンバーターにて再度アナロ
グ信号に戻したときの信号の各波形を示すものであって
、 第1a図は、±3.Ovという基準電位範囲内のアナロ
グ人力信号と、ディジタル出力信号とを示す図、 第1b図は、±3.OVを越えるアナログ人力信号と、
ディジタル出力信号とを示す図、 第1c図は、第1a図のディジタル出力をD/A変換後
の、オーバースケール歪の発生しないアナログ波形を示
す図、 第1d図は、第1b図のディジタル出力をD/八へ換後
の、オーバースケール歪が発生しているアナログ波形を
示す図、 第2図は、本発明をデルタ・シグマ型A/D変換器とデ
ィジタル・フィルター機能を有するディジタル演算部と
を持ったA/Dコンバーターにおいて適用した一実施例
を示すブロック図、 第3a図〜第3C図は、本発明における追加符号を、へ
/D変換された16ビ・ントディジタル・データと共に
シリアル出力する際のフレーム構成の例を示す図である
。 図面において、 1・・・フルスケール以内のアナログ入力形、2・・・
(1)をA/D変換後のディジタル信号、3・・・オー
バースケールされたアナログ人力波形、 4・・・(3)をA/D変換後のディジタル信号、5・
・・(2)をD/A変換後の再生アナログ波形、6・・
・(4)をD/A変換後の再生アナログ波形、7・・・
デルタ・シグマ型A/D変換部、8・・・ディジタル演
算部、 9・・・追加符号生成部、 10・・・フル・スケール検出部、 10a・・・フル・スケール切換部、 11・・・出力レジスタ、 12・・・シリアル出力クロック、 13・・・パラレル出力クロック、 14・・・へ/D変換部。
Figures 1a to 1d show the analog human input signal and digital output signal from the A/D converter, as well as the waveforms of the signal when the digital output signal is converted back into an analog signal by the D/8 converter. Figure 1a shows ±3. Figure 1b shows an analog human input signal within a reference potential range of Ov and a digital output signal. Analog human signal that exceeds OV,
Figure 1c is a diagram showing the analog waveform without overscale distortion after D/A conversion of the digital output in Figure 1a, Figure 1d is the digital output in Figure 1b. Figure 2 shows an analog waveform in which overscale distortion occurs after converting the D/8 to D/8. FIGS. 3a to 3C are block diagrams showing an embodiment applied to an A/D converter having an A/D converter. FIG. 3 is a diagram showing an example of a frame configuration when outputting. In the drawings, 1... Analog input type within full scale, 2...
(1) is the digital signal after A/D conversion, 3... overscaled analog human waveform, 4... (3) is the digital signal after A/D conversion, 5...
...(2) is the reproduced analog waveform after D/A conversion, 6...
・(4) is the reproduced analog waveform after D/A conversion, 7...
Delta-sigma type A/D conversion section, 8... Digital operation section, 9... Additional code generation section, 10... Full scale detection section, 10a... Full scale switching section, 11... - Output register, 12... Serial output clock, 13... Parallel output clock, 14... To/D conversion unit.

Claims (1)

【特許請求の範囲】 1)アナログ信号をディジタル信号に変換し、該ディジ
タル信号を出力するA/Dコンバーターにおいて、 前記ディジタル信号と共に、該ディジタル信号が特定範
囲にあることを現わす追加信号を出力する手段を具えた
ことを特徴とするA/Dコンバーター。
[Claims] 1) In an A/D converter that converts an analog signal into a digital signal and outputs the digital signal, an additional signal indicating that the digital signal is within a specific range is output together with the digital signal. An A/D converter characterized by having a means for
JP1249182A 1989-09-27 1989-09-27 A / D converter Expired - Lifetime JP3036759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1249182A JP3036759B2 (en) 1989-09-27 1989-09-27 A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1249182A JP3036759B2 (en) 1989-09-27 1989-09-27 A / D converter

Publications (2)

Publication Number Publication Date
JPH03112220A true JPH03112220A (en) 1991-05-13
JP3036759B2 JP3036759B2 (en) 2000-04-24

Family

ID=17189123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1249182A Expired - Lifetime JP3036759B2 (en) 1989-09-27 1989-09-27 A / D converter

Country Status (1)

Country Link
JP (1) JP3036759B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101840861B1 (en) * 2016-04-07 2018-03-21 서상기 Clip for supporting plants

Also Published As

Publication number Publication date
JP3036759B2 (en) 2000-04-24

Similar Documents

Publication Publication Date Title
JP2573850B2 (en) Analog-to-digital converter
CN104579347A (en) Analog-to-digital converter
US10720935B2 (en) Analog-to-digital converter, analog-to-digital conversion method, and displacement detecting apparatus
JPH03112220A (en) A/d converter
JPH07193507A (en) A/d converter for dc signal measurement
EP0180971B1 (en) Wave shaping circuit
JPS58172560A (en) Linearity measurement of d/a converter
US5182561A (en) Integrated converter with gate for supplying integrating dock pulses to counters only during reference signal integrating period
JPH0734540B2 (en) A / D converter
US4272721A (en) Analog-to-digital converter alignment circuit
JPS5817407B2 (en) Zero adjustment device
JPS6029028A (en) High speed analog-digital converting circuit
KR20100023468A (en) Data acquisition system of multi-channel signal
JP3085496B2 (en) Sampling type measuring device
JPS5928294B2 (en) AD converter
JPH01162421A (en) Ad converting circuit
JPS62265816A (en) Analog/digital converting circuit
SU1008753A1 (en) Device for determination of signal ratio logarithm
SU972658A1 (en) Series-parallel analogue-digital converter
JPS6318707B2 (en)
JPS6331224A (en) Accuracy improving system for a/d conversion sample value
SU723585A1 (en) Analogue-digital filter
JPS632488B2 (en)
JPH01229521A (en) Noise suppressing circuit
JP2006352743A (en) A/d conversion apparatus

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10