JPH03110850A - バンプ形成方法 - Google Patents
バンプ形成方法Info
- Publication number
- JPH03110850A JPH03110850A JP1249555A JP24955589A JPH03110850A JP H03110850 A JPH03110850 A JP H03110850A JP 1249555 A JP1249555 A JP 1249555A JP 24955589 A JP24955589 A JP 24955589A JP H03110850 A JPH03110850 A JP H03110850A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- tool
- electrode
- bonding
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 abstract description 7
- 239000010931 gold Substances 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- 238000011282 treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回路上に形成された電極にバンプ（突起状の導
体）を形成するバンプ形成方法に関するものである。
体）を形成するバンプ形成方法に関するものである。
従来の技術
近年、ＩＣの基板への実装方法としてＩＣの電極にバン
プを形成し、このバンプと基板パターンやフィルム状の
キャリアとを一括ボンディングする方法が多く用いられ
てきた。
プを形成し、このバンプと基板パターンやフィルム状の
キャリアとを一括ボンディングする方法が多く用いられ
てきた。
ＩＣにバンプを形成する従来の方法について説明する。
第７図Ａ〜ＤはＩＣ１１に蒸着、メツキによりバンプを
形成する工程を示したもので、まずｒｃｌｌの電極１２
にＣｒ膜１３．Ｃｕ膜１４゜Ａｕ膜１５を順次蒸着によ
り形成し、その後Ａｕメツキ１６を行いＩＣ電極上に２
５〜３０μｍのバンプの形成を行う（日本マイクロエレ
クトロニクス協会ｒＩＣ化実装技術Ｊ１９８４．２．２
０Ｐ １０９）。
形成する工程を示したもので、まずｒｃｌｌの電極１２
にＣｒ膜１３．Ｃｕ膜１４゜Ａｕ膜１５を順次蒸着によ
り形成し、その後Ａｕメツキ１６を行いＩＣ電極上に２
５〜３０μｍのバンプの形成を行う（日本マイクロエレ
クトロニクス協会ｒＩＣ化実装技術Ｊ１９８４．２．２
０Ｐ １０９）。
発明が解決しようとする課題
しかしながら上記従来例は、ＩＣ側にバンプを形成する
際、蒸着、メツキ等の複雑な処理があり、これにかかる
コストが高くなるという問題点を有していた。
際、蒸着、メツキ等の複雑な処理があり、これにかかる
コストが高くなるという問題点を有していた。
本発明は上記問題点に鑑み、蒸着、メツキ等の処理を行
わず、ＩＣチップを実装するための新たなバンプ形成方
法を提供するものである。
わず、ＩＣチップを実装するための新たなバンプ形成方
法を提供するものである。
課題を解決するための手段
上記問題点を解消するために、請求項１のバンプ形成方
法は、電極にワイヤを接合して第１ボンディングを行う
工程と、前記電極上の異なる位置に前記ワイヤを接合し
て第２ボンディングを行う工程とを備えたことを特徴と
する。
法は、電極にワイヤを接合して第１ボンディングを行う
工程と、前記電極上の異なる位置に前記ワイヤを接合し
て第２ボンディングを行う工程とを備えたことを特徴と
する。
また請求項２の発明は、請求項１記載のバンプ形成手段
と工程を備え、バンプ形成用ツールの下端面が所定のバ
ンプ形状に見合った凹部を有し、電極上においてワイヤ
の一端を上記ツールの凹部で所定形状に成形することを
特徴とする。
と工程を備え、バンプ形成用ツールの下端面が所定のバ
ンプ形状に見合った凹部を有し、電極上においてワイヤ
の一端を上記ツールの凹部で所定形状に成形することを
特徴とする。
作 用
本発明のバンプ形成方法によれば、ＩＣ等の回路の電極
にツールの下端部でワイヤの先端部を押し付けた状態で
ツールに超音波振動と荷重を付加し、必要に応じてＩＣ
等の回路の電極を加熱することによって、ワイヤを回路
の電極に接合する。
にツールの下端部でワイヤの先端部を押し付けた状態で
ツールに超音波振動と荷重を付加し、必要に応じてＩＣ
等の回路の電極を加熱することによって、ワイヤを回路
の電極に接合する。
請求項１の発明によれば、電極にまず第１ボンディング
を行い、微小距離ＸＹ移動後同じ電極上に第２ボンディ
ングを行うことによって、第１ボンディングと第２ボン
ディングとの間のワイヤで変形していない部分がバンプ
として形成され、バンプ高さはワイヤ径により均一に保
たれる。
を行い、微小距離ＸＹ移動後同じ電極上に第２ボンディ
ングを行うことによって、第１ボンディングと第２ボン
ディングとの間のワイヤで変形していない部分がバンプ
として形成され、バンプ高さはワイヤ径により均一に保
たれる。
請求項２の発明によれば、下端面に凹部を有するツール
でワイヤの一端を接合する際に、ツールの凹部でワイヤ
を所定形成状に成形してバンプ形成を行い、凹部の形状
を変えることにより任意の形状のバンプ形成をより高速
に行うことができる。
でワイヤの一端を接合する際に、ツールの凹部でワイヤ
を所定形成状に成形してバンプ形成を行い、凹部の形状
を変えることにより任意の形状のバンプ形成をより高速
に行うことができる。
実施例
本発明の第１の実施例を、第１図〜第３図を参照しなが
ら説明する。
ら説明する。
第１図において、ワイヤ接合面１ａに向ってワイヤ２を
案内するガイド３が形成されたツール１は、これに超音
波振動を付加するホーン４に保持されている。５は超音
波発振器で、６はＩＣ７等を加熱するヒートブロック、
８はＩＣＴ上に形成された電極で、他に図示しないが、
ツール１の昇降手段と、荷重付加手段と、ワイヤ２を切
断する手段と、ツール１と電極８の位置決め手段とを備
えている。
案内するガイド３が形成されたツール１は、これに超音
波振動を付加するホーン４に保持されている。５は超音
波発振器で、６はＩＣ７等を加熱するヒートブロック、
８はＩＣＴ上に形成された電極で、他に図示しないが、
ツール１の昇降手段と、荷重付加手段と、ワイヤ２を切
断する手段と、ツール１と電極８の位置決め手段とを備
えている。
以上のような構成のもとで、その動作を説明する材質が
金等のワイヤ２をガイド３に案内してツール１のワイヤ
接合面１ａに供給し、上記ツール１のワイヤ接合面１ａ
によって、このワイヤ２の先端部をＩＣ７の電極８に押
圧して超音波を印加し、この超音波熱圧着でワイヤ２を
電極８に第１ボンディングを行う（第２図Ａ）。次にツ
ール１が上昇し、微小ｍｘｙ移動する（第２図Ｂ）。次
にツール１が再び下降し、ワイヤ２を押圧して同様に第
２ボンディングを行う（第２図Ｃ）。次にワイヤ２を切
断後、ツール１が上昇（第２図Ｄ）し、次の電極位置に
移動して逐次バンプ形成を行う。
金等のワイヤ２をガイド３に案内してツール１のワイヤ
接合面１ａに供給し、上記ツール１のワイヤ接合面１ａ
によって、このワイヤ２の先端部をＩＣ７の電極８に押
圧して超音波を印加し、この超音波熱圧着でワイヤ２を
電極８に第１ボンディングを行う（第２図Ａ）。次にツ
ール１が上昇し、微小ｍｘｙ移動する（第２図Ｂ）。次
にツール１が再び下降し、ワイヤ２を押圧して同様に第
２ボンディングを行う（第２図Ｃ）。次にワイヤ２を切
断後、ツール１が上昇（第２図Ｄ）し、次の電極位置に
移動して逐次バンプ形成を行う。
第３図に示すように第１ボンディングと第２ボンディン
グとの間で変形していないワイヤ２の高さＨはワイヤ２
の直径に相当し、ワイヤ２の直径は高精度に仕上げられ
ているため、ワイヤ２の高さＨすなわちバンプ高さは均
一に形成できる。
グとの間で変形していないワイヤ２の高さＨはワイヤ２
の直径に相当し、ワイヤ２の直径は高精度に仕上げられ
ているため、ワイヤ２の高さＨすなわちバンプ高さは均
一に形成できる。
本発明の第２の実施例を、第４図〜第６図を参照しなが
ら説明する。
ら説明する。
第４図に示すように、ツール１０のワイヤ接合面１０ａ
は凹部を有する以外は第１の実施例（１）と同様な構成
のもとで、その動作を説明する。
は凹部を有する以外は第１の実施例（１）と同様な構成
のもとで、その動作を説明する。
材質が金等のワイヤ２をガイド３に案内してツール１０
のワイヤ接合面１０ａに供給し、上記ツール１０のワイ
ヤ接合面１０ａによってこのワイヤ２の先端部をＩＣの
電極８に押圧して超音波を印加し、この超音波熱圧着で
ワイヤ２を電極８に接合スる（第５図Ａ）。この際ツー
ル１０のワイヤ接合面１０ａに形成された凹部の形状に
よって、接合されたワイヤ２は、凹部形状とは逆の凸部
形状に成形される。次にワイヤ２を切断後ツール１０が
上昇（第５図Ｂ）Ｌ、次の電極位置に移動して逐次バン
プ形成を行う。本実施例ではツール１０のワイヤ接合面
１０ａの凹部の形状を変えれば、第６図に示す様に様々
な形状や高さのバンプ形成を行うことができる。
のワイヤ接合面１０ａに供給し、上記ツール１０のワイ
ヤ接合面１０ａによってこのワイヤ２の先端部をＩＣの
電極８に押圧して超音波を印加し、この超音波熱圧着で
ワイヤ２を電極８に接合スる（第５図Ａ）。この際ツー
ル１０のワイヤ接合面１０ａに形成された凹部の形状に
よって、接合されたワイヤ２は、凹部形状とは逆の凸部
形状に成形される。次にワイヤ２を切断後ツール１０が
上昇（第５図Ｂ）Ｌ、次の電極位置に移動して逐次バン
プ形成を行う。本実施例ではツール１０のワイヤ接合面
１０ａの凹部の形状を変えれば、第６図に示す様に様々
な形状や高さのバンプ形成を行うことができる。
ナオ、第１．第２実施例ともバンプはＩＣのｉ極に形成
した例で説明したが、バンプは回路基板側の電極に形成
しても、ＩＣと回路基板の両方の電極に形成しても良い
。
した例で説明したが、バンプは回路基板側の電極に形成
しても、ＩＣと回路基板の両方の電極に形成しても良い
。
発明の効果
第１の発明では、バンプ形成に際して蒸着メツキ等の工
程が不要で、低コストでバンプ形成を行うことが可能で
、さらに、バンプ高さはワイヤの直径に相当する精度で
均一にすることができ、バンプ高さは形成用に用いるワ
イヤの直径を変えることによって容易に変更できる。
程が不要で、低コストでバンプ形成を行うことが可能で
、さらに、バンプ高さはワイヤの直径に相当する精度で
均一にすることができ、バンプ高さは形成用に用いるワ
イヤの直径を変えることによって容易に変更できる。
また第２の発明では、同様に低コストでバンプ形成を行
うことが可能で、さらにバンプの高さと形状はツールの
凹部の形状を変えることにより容易に各種形状のバンプ
を均一に形成できる。
うことが可能で、さらにバンプの高さと形状はツールの
凹部の形状を変えることにより容易に各種形状のバンプ
を均一に形成できる。
第１図は本発明の第１の実施例におけるバンプ形成方法
の構成図、第２図Ａ−Ｄは第１の実施例のバンプ形成方
法の工程図、第３図は第１の実施例のバンプ形状の拡大
図、第４図は第２の実施例におけるバンプ形成方法の構
成図、第５図Ａ−Ｂは第２の実施例のバンプ形成方法の
工程図、第６図Ａ、Ｂは第２の実施例の各種バンプの形
状図、第７図Ａ−Ｄは従来のバンプ形成方法の工程図で
ある。 １．１０・・・・・・接合ツール、ｌａ、１０ａ・・・
・・・ワイヤ接合面、２・・・・・・ワイヤ、８・・・
・・・電極。
の構成図、第２図Ａ−Ｄは第１の実施例のバンプ形成方
法の工程図、第３図は第１の実施例のバンプ形状の拡大
図、第４図は第２の実施例におけるバンプ形成方法の構
成図、第５図Ａ−Ｂは第２の実施例のバンプ形成方法の
工程図、第６図Ａ、Ｂは第２の実施例の各種バンプの形
状図、第７図Ａ−Ｄは従来のバンプ形成方法の工程図で
ある。 １．１０・・・・・・接合ツール、ｌａ、１０ａ・・・
・・・ワイヤ接合面、２・・・・・・ワイヤ、８・・・
・・・電極。
Claims (2)
- （１）電極にワイヤを接合して第１ボンディングを行う
工程と、前記電極上の異なる位置に前記ワイヤを接合し
て第２ボンディングを行う工程とを備えたことを特徴と
するバンプ形成方法。 - （２）バンプ形成用ツールの下端面が所定のバンプ形状
に見合った凹部を有し、電極上においてワイヤの一端を
上記ツールの凹部で所定形状に成形することを特徴とす
るバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249555A JPH03110850A (ja) | 1989-09-26 | 1989-09-26 | バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249555A JPH03110850A (ja) | 1989-09-26 | 1989-09-26 | バンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110850A true JPH03110850A (ja) | 1991-05-10 |
Family
ID=17194740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249555A Pending JPH03110850A (ja) | 1989-09-26 | 1989-09-26 | バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110850A (ja) |
-
1989
- 1989-09-26 JP JP1249555A patent/JPH03110850A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355974B1 (ko) | 캐필러리를 사용한 와이어 본딩방법 및 장치 | |
| JP2953424B2 (ja) | フェイスダウンボンディング用リードフレーム | |
| US4842662A (en) | Process for bonding integrated circuit components | |
| US7745322B2 (en) | Wire bond interconnection | |
| JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
| JPS59110128A (ja) | 半導体装置にリ−ドを接続する方法 | |
| JPH03110850A (ja) | バンプ形成方法 | |
| US6305594B1 (en) | Wire bonding method and apparatus | |
| US5899375A (en) | Bump bonder with a discard bonding area | |
| KR100464227B1 (ko) | 리드온칩(loc)용리드프레임및그것을이용한반도체장치 | |
| JPH11289146A (ja) | 複合配線材及びその製造方法 | |
| JPH05291260A (ja) | バンプ形成方法 | |
| JPH04127546A (ja) | 半導体装置の製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPH01286450A (ja) | バンプ形成方法 | |
| JPH04334035A (ja) | 半田ワイヤとそのワイヤを使用した半田バンプの形成方法 | |
| JPH02229442A (ja) | 半導体装置の実装構造 | |
| JPH09129645A (ja) | バンプ電極形成方法 | |
| JPH04359442A (ja) | Ｔａｂテープのバンプ形成方法 | |
| JPH1064950A (ja) | バンプ作成方法及び導電性シート | |
| JPH09283568A (ja) | 電子部品の接続方法 | |
| JPH01264234A (ja) | 被覆細線のボンディング装置 | |
| JPH01315152A (ja) | 超音波ワイヤボンディング方法 | |
| JPH01129429A (ja) | ワイヤボンデイング装置用キヤピラリ | |
| JP2002164388A (ja) | 半導体装置及びその製造方法 |