JPH03106017A - InSb薄膜の製造方法 - Google Patents

InSb薄膜の製造方法

Info

Publication number
JPH03106017A
JPH03106017A JP1243693A JP24369389A JPH03106017A JP H03106017 A JPH03106017 A JP H03106017A JP 1243693 A JP1243693 A JP 1243693A JP 24369389 A JP24369389 A JP 24369389A JP H03106017 A JPH03106017 A JP H03106017A
Authority
JP
Japan
Prior art keywords
thin film
target
insb thin
ratio
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1243693A
Other languages
English (en)
Inventor
Susumu Shigeta
進 繁田
Shoichi Sekiguchi
関口 省一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP1243693A priority Critical patent/JPH03106017A/ja
Publication of JPH03106017A publication Critical patent/JPH03106017A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、ホール素子や磁気抵抗素子等の磁電変換素子
への応用に有用なm−v族化合物半導体であるI ns
b薄膜のスパツタ法による製造方法に関するものである
(従来の技術) ?えば、ホール素子の出力電圧は第l図に示すように、
vg = CRH /d)−B.IC (定電流制御の
場合) 、V s = (w/ l )  ・μ・B・
VC (定電圧制御の場合)と表わされる。RIT・・
・ホール係数、μ・・・ホール移動度、V6・・・出力
電圧(ホール電圧)、r.・・・制御電流、■。・・・
制御電圧、B・・・磁束密度、l・・・薄膜素子の長さ
、d・・・膜厚、W・・・素子の幅。
この式から、感度を決定する要因はR■/d,(W/l
 )μである。これまで、主に、ホール移動度が大きい
I nSb薄膜、出力電圧の温度依存性が小さいGaA
sが製品化されている。
I nSb薄膜の製造方法は、蒸着、MBE(モリキュ
ラービームエピタキシ) 、CVD (ケミカルペーパ
ーデポジション)等で検討されており、バルクに近い特
性を得ている。
スパッタ法では、3極DCスパッタ、RFマグネトロン
スバッタ、有機金属を用いたマグネトロンスパッタ法等
により試みられているが、これらのスバッタ法によると
、特性上、最良でもホール移動度が1 3.  0 0
 0cnf/V sである。このことは、V.E. Y
u+ssoy!, L.N. Lev7kins, V
. M.Efrcmcnkowr, S.P, S, 
S, , VoL7, No9 (196B)に示され
ている。
このため、■nSb薄膜をホール素子に応用して製品化
する場合、スバッタ法はあまり検討されていない。
また、InSb薄膜の最大の欠点は、出力電圧の温度依
存性が大きいことである。これを改善するため、ドナー
として働く不純物の添加が検討されている。ドナーとし
て働く不純物元素は■,V,VI族元素が検討されてい
る。特に、S(硫黄)Se(セレン),Te(テルル)
,Sn.(錫)が検討されている。添加方法として、ボ
ートに混入する方法[大下,電機学会論文誌, YoL
, 93−C (1973)]、極微量の不純物を基板
に付着させた後、InSb薄膜を形成し、熱処理を行う
方法(特公昭48−40804号公報、特公昭49−2
2352号公報)、不純物をイオン注入後、熱処理する
方法(特開昭50−29157号公報)等が検討されて
いる。
(発明が解決しようとする課題) 前記ボートに不純物を混入する方法は、ホール移動度が
低下する問題がある。また、特公昭48−40804号
公報、特公昭49−22352号公報および特開昭50
−29157号公報に記載された方法は、製造工程が複
雑になる問題がある。
本発明は、スパッタ法でもホール移動度を低下させずに
I nSb薄膜を製造できる方法を提供することを第1
の目的とし、さらに、温度依存性を改善するためのI 
nSb薄膜への不純物の添加に要する工程を簡単にする
ことを第2の目的とするものである。
〔発明の構成〕
(課題を解決するための手段) 請求項lの発明はスパッタ法によるI nSb薄膜の製
造方法において、ターゲット組成としての! n / 
S b比を、5 0 / 5 0 > I n. / 
S b >2 0/8 0^(%とする方法である。
請求項2の発明は、請求項1のI nSb薄膜製造方法
において、ターゲットに不純物を混入することによって
、InSb薄膜に不純物を添加する方法である。
(作用) 請求項{の発明は、InSb薄膜を作或する場合、In
とsbの飽和蒸気圧差が大きいため、sbを過剰に基板
上に供給する。この方法として、50Ai%を超えるs
b過剰組成のターゲットを用いてスパッタ法を実施する
ことにより、sbの最適化を図る。
請求項2の発明は、ターゲット中の不純物が、In,S
bとともにスパッタされて、r nSb薄膜に添加され
る。
(実施例) 以下、本発明を第2図乃至第6図を参照して説明する。
先ず、スパッタ法によるInSb薄膜の製造方法におい
て、ターゲット紐成としてI n / S b比を、5
0/50>In/Sb>20/80At%とする。その
具体例を実験例1に示す。次に、そのターゲットに不純
物を混入することによって、InSb薄膜に不純物を添
加する。その具体例を実験例2に示す。
(実験例1) 装置はRFマグネトロンスパッタ装置を用いた。残留ガ
ス圧は無負荷時1 X 1 0−’Torr、基板加熱
時は3 X 1 0−’Totrである。スパッタガス
としてAr(純度5N)を導入した。主排気は油拡散ポ
ンプを使用した。Ar導入直前に、メインバルブにより
排気口のコンダクタンスを絞った。このときの残留ガス
圧は5 X 1 0−’Tor+である。そして、Ar
ガス、RFパヮー(高周波電力)、基板温度等の最適化
を図った。
ターゲット寸法は、6”0×5′であり、基板は50X
50X0.7’のガラス基板(コーニング#7059)
.を用いた。
この実験例1の結果を第2図および第3図に示す。第2
図から明らかなように、I n : Sb一5 0 :
 5 0 A1%テli、比較的低い温度( 3 5 
0 ’C付近)で不連続となる。また、第3図から明ら
かなように、Sbの割合が大きくなると、キャリア密度
が大きくなる。すなわち、最適のsbの割合が50〜8
0A1%の範囲内に存在することが分かった。
(実験例2) 実験例1と同様な装置を用い、DCマグネトロンスパッ
タ法でI nSb薄膜を製造した。
Arガス圧は、3 X 1 0 −”Tour, A 
r導入直前の残留ガス圧は8 X 1 0−’Torr
とした。ターゲット組戊は、I n : Sb=30 
: 70At%のものを用いた。基板は、10xlOx
O.3’サファイアC面を用いた。さらに、ターゲット
に不純物としてのSnを所定量添加して特性を比較した
この結果を第4図に示す。図から明らかなように、Sn
を添加することによりホール移動度μが向上することが
分かる。
Snを添加したInSb薄膜の温度依存性は、第5図に
示されるようになった。室温でのホール移動度μは、1
 6,  0 0 0cnr/V s,ホール係数Rは
−1 6.  1 an3/ C,膜厚は1.5ttm
であり、−40〜120℃の範囲での温度係数はそれぞ
れ0.022%/’C,0.041%/℃であった。
以上の各実験例から次のような結論が得られた。前記タ
ーゲットは、その組或( I n / S b比)が5
0/50>In/Sb>20/80A1%の範囲内のも
のを使用するとよい。さらに、このターゲットに不純物
としてのSnを混入することによって、InSb薄膜に
ドナーとして働く不純物を添加することが確認できた。
次に、DCスパッタ装置の一例を第6図に示す。アース
された真空容器11の一側にAr供給管12が接続され
、他側に油拡散ポンプやロータリポンプに接続される排
気口13が設けられている。真空容器11の内部には、
支持台14によってサファイアC面基板15が支持され
、このサファイアC面基板I5の下側には、スパッタリ
ング中に基板15を400℃程度に加熱するヒータ16
が設けられている。
このヒータ16に対する通電は、基板15上の熱電対1
7によって制御される。真空容器l1の上部にはターゲ
ット18が配置され、このターゲットl8に対し、マグ
ネット19が設けられ、さらに直流電源の一極が接続さ
れている。20は水冷管である。前記ターゲット18の
組成は、In:Sb=30:70At%である。
そうして、Ar供給管12から真空容器11内に供給さ
れたスパッタガスとしてのAr(純度5N)が、イオン
化されてターゲットl8に衝突されると、このターゲッ
トl8からInおよびsbが組成比に応じて取出され、
鏡面研磨された基板l5上に付着して薄膜形或される。
その段階で、ターゲット中のSnも取出されI nSb
薄膜中に不純物として混入される。
〔発明の効果〕
請求項1の発明によれば、スバッタ法によってもホール
移動度を低下させることなく、InSb薄膜を製造でき
る。
請求項2の発明によれば、I nSb薄膜中へ不純物を
容易に添加することが可能であり、製造工程を簡略化で
き、再現性も優れている。
【図面の簡単な説明】
第1図はホール素子の出力電圧に及ぼす要因を説明する
ための図、第2図および第3図は実験例1によって得ら
れたデータを表すグラフ、第4図および第5図は実験例
2によって得られたデータを表すグラフ、第6図はスパ
ッタ装置の概略図である。

Claims (2)

    【特許請求の範囲】
  1. (1)スパッタ法によるInSb薄膜の製造方法におい
    て、ターゲット組成としてIn/Sb比を、50/50
    >In/Sb>20/80At%とすることを特徴とす
    るInSb薄膜の製造方法。
  2. (2)ターゲットに不純物を混入することによって、I
    nSb薄膜に不純物を添加することを特徴とする請求項
    1記載のInSb薄膜の製造方法。
JP1243693A 1989-09-20 1989-09-20 InSb薄膜の製造方法 Pending JPH03106017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1243693A JPH03106017A (ja) 1989-09-20 1989-09-20 InSb薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1243693A JPH03106017A (ja) 1989-09-20 1989-09-20 InSb薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPH03106017A true JPH03106017A (ja) 1991-05-02

Family

ID=17107586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243693A Pending JPH03106017A (ja) 1989-09-20 1989-09-20 InSb薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPH03106017A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050467A (ja) * 2009-10-01 2010-03-04 Asahi Kasei Electronics Co Ltd 半導体薄膜素子の製造方法
US7674357B2 (en) * 2001-03-27 2010-03-09 Sumitomo Chemical Company, Limited Transparent electroconductive film and process for producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674357B2 (en) * 2001-03-27 2010-03-09 Sumitomo Chemical Company, Limited Transparent electroconductive film and process for producing same
JP2010050467A (ja) * 2009-10-01 2010-03-04 Asahi Kasei Electronics Co Ltd 半導体薄膜素子の製造方法

Similar Documents

Publication Publication Date Title
US4436770A (en) Oxynitride film and its manufacturing method
US4438157A (en) Process for forming MNOS dual dielectric structure
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR20100020488A (ko) 아모퍼스 산화물 및 전계 효과형 트랜지스터
Grochowski et al. Origin of lower film density and larger defect density in amorphous In–Ga–Zn–O deposited at high total pressure
Spah et al. Parameters for in situ growth of high T c superconducting thin films using an oxygen plasma source
JPS60257526A (ja) 絶縁体層の成長方法
JPH10289906A (ja) Iii−v族エピタキシャル・ウェハ製造
Kim et al. InGaZnO thin‐film transistors with YHfZnO gate insulator by solution process
KR101593838B1 (ko) 다층의 산화물 박막 제조방법
JPH03106017A (ja) InSb薄膜の製造方法
KR900001667B1 (ko) 반도체장치용 에피택셜절연막 및 그 제조방법
Dhere et al. The structure and semiconducting properties of cadmium selenide films
Kawamura et al. Effects of gate insulator on thin-film transistors with ZnO channel layer deposited by plasma-assisted atomic layer deposition
Prokhorov et al. Long-aging effects on the properties of La 0.5 Sr 0.5 CoO 3− δ films
KR20230000470A (ko) 유기금속화학기상증착 방법을 이용한 Bi2O2Se 박막 제조방법 및 이를 위한 전구체
US20040224462A1 (en) Method for forming a dielectric layer and related devices
Samoylov et al. Comparative study of point defects induced in PbTe thin films doped with Ga by different techniques
Horita et al. Material properties of heteroepitaxial yttria-stabilized zirconia films with controlled yttria contents on Si prepared by reactive sputtering
Whangbo et al. Effect of oxidized Al prelayer for the growth of polycrystalline Al2O3 films on Si using ionized beam deposition
Afanasyev et al. Acquiring MIS Structures Based on Bа0. 8Sr0. 2TiО3 Ferroelectric Films and their Properties
CN113621942A (zh) 一种铝掺杂氧化镓膜及其制备方法
JPS58148458A (ja) 薄膜トランジスタ
JPS5853863A (ja) 半導体装置の製造方法
JPS62229823A (ja) 不純物添加化合物半導体結晶の成長方法