JPH03105973A - 半導体装置配線 - Google Patents

半導体装置配線

Info

Publication number
JPH03105973A
JPH03105973A JP24222589A JP24222589A JPH03105973A JP H03105973 A JPH03105973 A JP H03105973A JP 24222589 A JP24222589 A JP 24222589A JP 24222589 A JP24222589 A JP 24222589A JP H03105973 A JPH03105973 A JP H03105973A
Authority
JP
Japan
Prior art keywords
wiring
layer
barrier layer
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24222589A
Other languages
English (en)
Inventor
Shinichi Fukada
晋一 深田
Mitsuo Sato
佐藤 満雄
Yasushi Kawabuchi
靖 河渕
Motohiro Suwa
元大 諏訪
Masahiro Koizumi
小泉 正博
Hitoshi Onuki
仁 大貫
Kunio Miyazaki
邦夫 宮崎
Yukio Tanigaki
谷垣 幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24222589A priority Critical patent/JPH03105973A/ja
Publication of JPH03105973A publication Critical patent/JPH03105973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置配線に関する。
〔従来の技術〕
従来、半導体装置配線用バリヤ材料は、ジャーナルオブ
バキュームサイエンスアンドテクノロジーA7 (3)
PP.875〜880(1989年)(J.Vac.S
ci.Technol,A7(3)PP.875〜88
0 (1989))に論じられているように(1)W−
Re,Ti−W等の高融点金属合金(2) T i N
, W  N等の窒化物、が存在する。また,(3)T
iSiz tM o S i 2等のシリサイドもバリ
ヤ材料として用いられている.このバリヤ層は現在,配
線層と下部の半導体素子あるいは下層配線とのバリヤの
役割りをはたすだけでなく、配線層の信頼性向上の役割
もになっている。すなわち,エレクトロマイグレーショ
ンあるいはストレスマイグレーションにより配線層が断
線した場合でもバリヤ層で導通をとり断線不良を防止す
る。また、配線層で発生するマイグレーション現象自体
を抑制する役割も持っている. 一方、マイグレーション現象の抑制のみに注目した技術
として、特開昭61−13644号公報に記載のように
.AI2配線と高融点金属シリサイドの積層配線が考案
されている。
〔発明が解決しようとする課題〕
上記従来技術では、配線層とバリヤ層の反応が十分制御
できておらず信頼性の上で問題があった.その具体的内
容を(1)〜(3)の材料ごとに以下に説明する。
(1) W−R e , T i−W等では、熱処理に
より配線層を形戊するAlとの間に反応があり、パリヤ
金属がAl中に拡散しAlエy= (W , Re)等
が形成され配線層の抵抗が増加し信頼性の上で問題があ
った。その改善のために、Al合金配線層と、合金バリ
ヤ層との間にW,Re,Ti等の薄い酸化物層を導入す
ることが行なわれている。この酸化物層とのAl−○結
合により配線層のマイグレーションを抑制し、F?線を
抑制する。しかし、この場合にも金属原子の拡散現象の
結果、酸化物層の上に徐々にAlエ2(W,Re)等が
形威され、問題の本質的な解決には到っていない6(2
) T i N, W−N等の窒化物をバリヤ材料とし
て用いた場合、配線層とバリヤ層の間にはほとんど反応
はないが、一方kQ合金配線層とバリヤ層の間の相互作
用が(1)の場合に比べ弱いため、バリヤ層に配線層の
マイグレーションを抑制する効果が弱く、配線の信頼性
の向上には不十分である。
(3)TiSi2,MoSi.等のシリサイドをバリヤ
材料として用いた場合、シリサイドはAl合金配線層と
反応し、金属−Si−Al三元化合物を形成する。その
ため、Al合金配線層とバリヤ層の親和性が高く配線の
マイグレーション防止に有効である。しかし、Alを反
応により消費し配線抵抗が大きくなる。反応後にはマイ
グレーションの抑制効果が減少するという問題があった
。また、この場合も(1)の場合と同様、間に酸化物層
を導入しても反応の完全な抑制はできず解決には不十分
である。
一方、特開昭61−13644号公報に記載の技術は、
耐マイグレーション性向上のみが考えられており、バリ
ヤ層について考慮されていない。実際、この発明では、
高融点金属シリサイド層は、配線層の内部に導入するこ
とになっており,配線層の下に、バリヤ層の役割と、マ
イグレーションによる故障防止の双方の目的のために一
層を導入する本発明とは異なっている。
本発明の目的は,配線層とバリヤ層の界面が熱処理に対
し安定で、高い信頼性を有する積層配線を提供すること
にある。
〔課題を解決するための手段〕
上記目的を達成するために、バリヤ材料として、上部配
線層を構成する主或分元素と,半導体素子を構成する主
成分元素の双方を主或分として含む材料を用いたバリヤ
層を、配線層の下に導入したものである。
〔作用〕
本発明による積層配線では、バリヤ層に上部配線層を構
成する主成分元素の金属間化合物を用いている。そのた
め、従来技術では発生していた配線層とバリヤ層との間
の反応が、本発明では配線形戊時にすでに終了もしくは
中間程度まで進行していることに対応しており、化合物
生成による配線抵抗の増加および界面の移動は生じない
。そのため熱処理による配線抵抗の増加あるいは、マイ
グレーションの抑制効果の減少は生じない。一方、バリ
ヤ層と半導体素子の界面に注目すると、バリヤ層は,配
線形戊時にすでに半導体素子を構成する元素の化合物と
なっており、それ以後のアニルによっても半導体素子側
から配線層側への元素の吸い上げは発生せず、バリヤ層
としても十分な機能を果たしている。以上のメカニズム
により、本発明によれば配線層とバリヤ層の界面および
、バリヤ層と半導体素子の界面が熱処理に対し安定で耐
マイグレーション性を持ち高い信頼性を有する積層配線
を得ることができる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。1は
Si基板,2は絶縁層であるSi○2,3は積層配線の
下部バリヤ層、4は上部配線層、5は表面保護絶縁層6
はSi基板中に形成されたSi半導体素子であり,コン
タクト孔7を通し、配線と接合している。配線層4とS
i半導体素子?の間にはバリヤ層3があり、物質拡散の
バリヤとなっている,本実施例においては、このバリヤ
層としてMo,AI2,Siの三元化合物MO(Al,
Si)■を用い膜厚0.2μmとした・このバリヤ層は
合金ターゲットを用いたスパッタ法で形成している.A
lとSiの最適な組成比は、想定する熱処理温度に依存
するが、モル比でAl:Si=1.5:0.5よりAl
の比率が小さい範囲でバリヤ層としての目的は達せられ
る。さらにその上部にはAI2−1wt%Si配線層を
0.5μmスパッタ法で形成した。Al合金配線層とバ
リヤ層M o ( A Q+ S x ) 2 との間
の反応抑制のためには、バリヤ層中のA. flとSi
の組戊比が、Al : S i=o.2 :1.8より
Alの比率が大きくなければならない。すなわち、有効
なAlとSiの組成比はAl : S i =0.2 
:1.8〜1.5=0.5 の範囲である。バリヤ層の
形成法としては、スパッタ法のほかにMo(Go),の
熱分解によるMO形成、S i H.の熱分解によるS
i形成、A Q ( C 2H s )3あるいはA 
Q (l  C4Hg)3の熱分解によるAl形成の三
つの反応を同時に進行させるCVD法によることもでき
る。CVD法によれば特にコンタクト孔内のカバレジの
良いバリヤ層を形成することができ、信頼性の上からも
有効である。パリャ層として用いることのできる金属元
素としては、Moのかわりに、Ti.Zr,Hf,V,
Nbt Ta,Cr,W,Reがある。
Tiの場合にはTi  (Al,Sl)3  を熱的に
安定なバリヤ材料として用いる。本発明に対する従来技
術として,高融点金属シリサイドバリヤが存在する。高
融点金属シリサイドであるM Q S l 2をバリヤ
層として用いた従来技術による配線と、本発明による配
線の耐エレクトロマイグレーション性を比較した結果を
第2図に示す。耐エレクトロマイグレーション性は本発
明により5倍以上に改善された。また、上記従来技術に
よれば半導体製造プロセス中の熱処理工程によってAl
はMOSi,と反応しM o  ( A Q H S 
x ) zを形成するため消費され、配線抵抗は増加す
る。第3図にアニールによる配線抵抗の増加を示す。従
来技術は、バリヤ層にM o S i , を用いた場
合である。配線抵抗の増加は、本発明により1/2以下
に抑制される。また、従来技術ではアニールの際、Al
の消費と同時に過剰となったSiが配線層/バリヤ層界
面に析出し、Al合金配線層/清浄Si界面が新しく形
成され,シリサイドバリヤのマイグレーション抑制効果
がそこなわれる。すなわち、M o ( A Q t 
S j. ) zは、配線層を形成した時点ですでにで
きていなくてはならず、後で加えるアニ−ルによって形
成したのでは十分な効果を得ることはできない。そのた
め、バリヤ層形成時に目的の組成の膜を形成する技術が
必要である。
本発明によれば、従来技術で問題となる、配線とバリヤ
層の反応が発生しないため、熱処理によっても配線抵抗
は変わらず、界面の変化もなく高信頼性の配線を得るこ
とができる。一方、従来技術の延長にある技術として、
シリサイドバリヤの組成を化学量論的組成からずらすこ
とが行なわれている。すなわち化学量論的組成よりSi
量を少なくすることにより、熱処理後に生ずる遊離Si
の量を減らす技術である。しかし、この場合、熱処理中
にはM o (A Q + S x ) 2 が形成さ
れるよりはやく、バリヤ層はSi基板からSiを吸い上
げ化学量論的組成(MoSi.)となる傾向があり、S
i基板中に形成された半導体素子を破壊してしまうため
実用的ではない.それに対し、本発明によれば、バリヤ
層は膜形時から平衡状態もしくはそれに近い状態にあり
、Si基板からのSiの吸い上げ現象は認められず、十
分なバリヤ機能を有している。第4図にPn接合の安定
性の観点から、バリヤ層に本発明にあるMo(AI2,
Si)zを用いた場合と、従来技術の延長として、バリ
ヤ層にM o S iエ.を用いた場合についての、4
50’CX120分アニール後の逆方向V−1特性を示
す。第5図は測定に用いたダイオードの構造である。バ
リヤ層として、M o S iよ.を用いた場合には顕
著な接合劣化が生じているのに対し、Mo(AI2,S
i)z を用いた場合、ほとんど劣化しない。ここで、
本発明の特徴として、元素の相互拡散をあげることがで
きる。本実施例ではAl合金層と、M o (A Q 
+ S i) 2バリヤ層の双方にA立とSiが含まれ
ている。この2種の元素は,界面を通じ相互拡散可能で
ある。しかし、パリャ層が熱力学的に安定なため、拡散
現象による界面の移動は生じないのである。
また、本実施例を用い,配線の信頼性をさらに高めるこ
とが可能である。以下、その技術について説明する。一
般に配線のマイグレーション現象は結晶粒界で発生する
ので,理想的には結晶粒を大きく戊長させ、粒界を減ら
せば信頼性が向上すると考えられる。しかし、粒界が少
なくなると粒界単位面積あたりにかかる応力は大きくな
り、ストレスマイグレーションによる断線はむしろ増加
する。また結晶粒界自体完全になくすることは不可能な
ため、エレクトロマイグレーションによる断線も確率は
低くなるが依然発生する。そのため、第1図に示すよう
に配線層の断線時の導通を確保する下敷層となるバリヤ
層3が必要不可欠である。
本実施例では配線層にAl−1wt%Siを用いており
、この場合450℃以上配線層の融点以下の温度でアニ
ールを行うことにより配線層の結晶粒を成長させること
ができる.第6図にアニール温度と配線層の平均結晶粒
径の関係を示す。ここでAl−1wt%Si0.5  
μmより成る配線層の下はS i O2上に形成された
0.2  μmのMo(Al,Si)z膜であり、アニ
ール時間は30分である。アニール温度が高いほど結晶
粒は大きくなっている。しかし、アニール温度が高くな
ると,配線層とバリヤ層の反応による配線抵抗の増加が
新たな問題となる。第7図に,バリヤ層としてMoSi
20.2/Amを用いた場合(従来技術A)とT i 
W 0 . 2  μ,mを用いた場合(従来技術B)
のアニールによる配線抵抗の増加を本実施例と比較した
結果を示す。従来技術では、結晶粒成長に有効な500
℃以上の温度のアニールは配線抵抗の増加があるため適
用できない。そのため、この技術は、本発明によるバリ
ヤ材料を用いた場合、もしくは、TiN等の耐熱性の高
い化合物バリヤを用いた場合にのみ適用可能である。第
8図に550℃30分のアニールにより結晶粒を戊長さ
せたAl−1wt%Si/バリヤ層積層配線の耐エレク
トロマイグレーション性を、450℃30分のアニール
の場合と比較した結果を示す。アニ−ル温度550℃で
も場合もバリヤ層はAl/Si半導体素子間のバリヤと
して機能した。バリヤ層にTiNを用いた場合(従来技
# (B))には、アニール温度450℃の場合(従来
技術(A))に比べ結晶粒成長による効果はあるが、耐
エレクトロマイグレーション性の向上は十分とは言えな
い。これは、TiN等の化学的に安定でAR,Si等の
相互拡散もないようなバリヤ材料では、配線層/バリヤ
層間でのマイグレーション現象により、断線が発生して
しまうためである。
それに対し、本発明では、配線層/バリヤ層間のマイグ
レーション抑制効果が十分なため、結晶粒を或長させる
ことが,配線の信頼性向上に非常に効果がある。
本発明の他の一実施例を第9図により説明する。
11は金属酸化物層であり、上部配線層のマイグレーシ
ョンの抑制及び上部配線層とバリヤ層との間の過剰な反
応の防止のために導入してある。本実施例ではこの酸化
膜として、Mo(An,Si)zの自然酸化膜を用いて
おり,その膜厚は10〜20入である。本実施例では,
酸化物層11中に絶縁体であるSin,とAl,O.の
比率が高く膜厚が大きすぎると配線層とバリヤ層の間を
絶縁してしまうため、20人以下でなければならない。
ただし酸化物層中に、W酸化物、MO酸化物等の導電性
を有する物質が十分な比率で含まれる場合には、さらに
厚い酸化物層と用いることができる。
第10図に本発明による配線の耐エレクトロマイグレー
ション性を示す. 1.0  μm配線を用い、電流密
度3X10”A/aJ、保持温度150℃で評価を行な
った。従来技術によっても、MOSl2バリヤ層の上に
酸化物層を設ける改善法により、耐エレクトロマイグレ
ーション性は2倍以上改善できる。しかし、本発明によ
り耐エレクトロマイグレーション性は5倍以上に改善さ
れた。第11図、第工2図に、SLMSによる深さ方向
分析により本発明と従来技術とでの、Al配線層/バリ
ヤ層/ S i基板界面の安定性を比較した結果を示す
。第11図より、本発明によれば通常の半導体ブOセス
で考えられる450℃程度の熱処理後でもSiのAl配
線層中への拡散あるいは析出はほとんどなく,界面は熱
処理に対し安定である・また、AlのSi基板への拡散
もなく、2つの界面とも熱的に十分安定であることがわ
かる。それに対し、従来技術によれば、第12図より熱
処理後にはSiのAl配線中への析出とAlのMoSi
zへの拡散が生じており、Al配線層/バリヤ層界面は
熱処理に対し不安定である。
〔発明の効果〕
本発明によれば、アニールによる配線層/バリア層界面
および、バリヤ層/半導体素子界面の変化と配線抵抗の
増加はほとんど生じず、また,アニールによるバリヤ層
のマイグレーション抑制効果の減少もなく高信頼性の配
線を形成することができる。また,本発明による配線を
VLSI等の半導体装置に用いることにより、高信頼性
かつ長寿命の半導体装置を得ることができる。
【図面の簡単な説明】
第工図は本発明の一実施例の要部の断面図,第2図は本
発明と従来技術との通電による配線抵抗の増加により耐
エレクトロマイグレーション性を比較した図、第3図は
本発明と従来技術による配線のアニールによる抵抗増加
の程度を示す説明図、第4図は本発明と従来技術による
配線が、Si半導体素子に及ぼす影響をPn接合の逆方
向V−1特性図、第5図は、第4図の検討に用いたダイ
オードの断面図、第6図はアニール温度とAl−1wt
%Si (0.5  μm)/Mo (Al,Si)(
0.2  μm)/Sin2構造においてのAl合金の
結晶粒径の関係を示す説明図、第7図は本発明と従来技
術による配線抵抗の増加とアニール温度の関係を示す説
明図、第8図は本発明と従来技術との通電による配線抵
抗の増加により耐エレクトロマイグレーション性を比較
した図,第9図は本発明の他の実施例の断面図、第10
図は、本発明と従来技術との通電による配線抵抗の増加
により耐エレクトロマイグレーション性の比較図、第1
1図は本発明であるAl−1%Si(0 . 5 tt
 m)/Mo (AfA,Si).酸化膜/Mo(Al
,Si)(0.2  μm)/Si基板構造のアニール
前後におけるSLMS分析結果を示す説明図第12図は
従来技術である。Al−1%Si  (0.5μm) 
/M o S i,酸化膜/MoSi.(0.2μm)
/Si基板構造のアニール前後におけるSLMS分析結
果を示す説明図である。 1・・・Si基板、2・・・絶縁層、3・・・下部バリ
ヤ層、4・・・上部配線層,5・・・表面保護絶縁層、
6・・・Si半導体素子、7・・・コンタクト孔、8・
・・p− −Si基板、9・・・n9拡散層、10・・
・P+拡散層、l1第 2 図 iL兜崎rA Uθ゜C初終4碕聞 第 4 図 電 β (rノ 第6図 アユ−9温漬(ocノ 第 5 図 第7図 JOO 00 !θσ too γ=−lLA≦,4ぴCノ 第8図 凰電 綺間 第10図 逓吃痔間 第9図 第11図 C山ノ

Claims (1)

  1. 【特許請求の範囲】 1、Si半導体素子上に形成される、Si半導体素子と
    の接合をもつ配線において、 前記配線が下部バリヤ層と上部配線層より成り、前記の
    下部バリヤ層が前記上部配線層を構成する主成分元素と
    Siの双方を主成分として含む三元素以上から成る金属
    間化合物であることを特徴とする半導体装置配線。 2、Si半導体素子上に形成されるSi半導体素子との
    接合を有する配線において、 前記配線が下部バリヤ層、上部配線層および前記両層の
    中間に存在する両層より薄い金属酸化物層より成り、前
    記下部バリヤ層が前記上部配線層を構成する主成分元素
    と、Siの双方を主成分として含む三元素以上から成る
    金属間化合物であることを特徴とする半導体装置配線。 3、Si半導体素子上に形成される、Si半導体素子と
    の接合を有するAl合金配線において、前記配線が前記
    下部バリヤ層と上部Al合金配線層より成り、前記下部
    バリヤ層が、Ti、Zr、Hf、V、Nb、Ta、Cr
    、Mo、W、Reのうち少なくとも一元素と、AlとS
    iから成る化合物であることを特徴とする半導体装置配
    線。 4、Si半導体素子上に形成される、Si半導体素子と
    の接合を有する配線において、 この配線が下部バリヤ層と上部配線層より成り、前記バ
    リヤ層および配線層を構成する元素のうち少なくとも一
    種が、相互拡散可能であり、かつ両層をへだてる界面が
    半導体製造工程でのアニールに対し安定であることを特
    徴とする半導体装置配線。 5、Si半導体装置配線において、 配線層を構成する主成分元素とSiの双方を主成分とす
    る三元素以上から成る金属間化合物であることを特徴と
    するバリヤ材料。 6、請求項1に記載の半導体装置配線において、前記下
    部バリヤ層の形成を、膜形成時の組成が請求項1を満足
    するようあらかじめ調整された組成を有するターゲット
    を用いたスパッタ法により行なうことを特徴とする半導
    体装置配線の製造方法。 7、請求項1に記載の半導体装置配線の形成において、 前記下部バリヤ層の形成を、膜形成時の組成が請求項1
    を満足するようあらかじめ調整された組成を有するソー
    スガスを用いたCVD法により行なうことを特徴とする
    半導体装置配線の製造方法。
JP24222589A 1989-09-20 1989-09-20 半導体装置配線 Pending JPH03105973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24222589A JPH03105973A (ja) 1989-09-20 1989-09-20 半導体装置配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24222589A JPH03105973A (ja) 1989-09-20 1989-09-20 半導体装置配線

Publications (1)

Publication Number Publication Date
JPH03105973A true JPH03105973A (ja) 1991-05-02

Family

ID=17086095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24222589A Pending JPH03105973A (ja) 1989-09-20 1989-09-20 半導体装置配線

Country Status (1)

Country Link
JP (1) JPH03105973A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US4680612A (en) Integrated semiconductor circuit including a tantalum silicide diffusion barrier
JP2581666B2 (ja) 配線構造体の製造方法
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
US4916397A (en) Semiconductor device with bonding pad
US5254872A (en) Semiconductor device and method of manufacturing the same
JPH0897209A (ja) 半導体装置およびその製造方法
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
JPH0799303A (ja) シリコン半導体デバイスの多層状金属被覆系
JPH03105973A (ja) 半導体装置配線
JPH02239665A (ja) 半導体装置の製造方法
US6191032B1 (en) Thin titanium film as self-regulating filter for silicon migration into aluminum metal lines
JPH06236878A (ja) 金属配線
JP3671607B2 (ja) 半導体装置およびその製造方法
NL9201095A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2900522B2 (ja) 半導体装置
JP2764932B2 (ja) 半導体装置及びその製造方法
US6228764B1 (en) Method of forming wiring in semiconductor device
JPH0376030B2 (ja)
JPH04196486A (ja) 半導体装置
JPH05343401A (ja) 半導体装置
JP2764934B2 (ja) 半導体装置
JP2000003884A (ja) 半導体装置およびその製造方法
JPH04186729A (ja) 半導体装置
JP2906815B2 (ja) 半導体装置の製造方法
JPS59227119A (ja) シリコン半導体装置