JPH03105530A - 構成制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 計算機システムの構成制御方式の改良に関し、構成制御
命令処理時間の短縮化を図ることを目的とし、 サービス・プロセッサからメモリ制御装置を経由して構
成制御開始信号を各装置に通知し、各処理装置側におい
て構成制御開始信号の立上がり／立下がりを捉え、立上
がりでメモリ・アクセス停止、立下がりでメモリ・アク
セス再開を行うようにし、これにより、構成制御の処理
時間を短縮化するものである。

〔産業上の利用分野］ 本発明は、計算機システムの構成制御方式の改良に関す
るものである。

〔従来の技術〕

近年、計算機システムの大規模化や高性能化が進む中で
、オンライン・システム等では無停止運転の要求が強く
なっている。無停止運転を行うには、ソフトウエアから
の構成制御命令による動的な構成制御を行う必要がある
。これには、故障コンポーネントの取替のための構成変
更，業務中の負荷変動への対応のためのシステムの構成
変更等の例がある。

従来の技術では、サービス・プロセッサにより動的構成
制御を実行しているが、処理速度の比較的に遅いサービ
ス・プロセッサがシステムの運転，保守などマン・マシ
ン・インタフェースを制御する手段を使用して実行する
ので、実行時間が数秒かかっている。

これは第６図のような計算機システムにおいて、構成制
御命令が第５図の手順で行われることによる。なお、図
において、ＳｖＰはサービス・プロセッサ、ＣＰＵＯ−
ＣＰＵ３は中央処理装置、Ｃ｝ＩＰＯ−ＣＨＰ３はチャ
ネル・プロセッサ、ＭＣＵＯとＭＣＵＩはメモリ制御装
置、ＭＳＵＯ−ＭＳＵ３は主記憶装置をそれぞれ示して
いる。

■　中央処理装２ｃｐｕｏが構成制御命令を検出してサ
ービス・プロセッサＳｖＰに処理を依頼する。

■　サービス・プロセッサＳｖＰは、系内の全コンポー
ネント（中央処理装置およびチャネル処理装置）からメ
モリ制御装置に対してメモリ・アクセス要求を出さない
ように、系内の中央処理装５２ｃｐｕを一台ずつストッ
プさせる。次に、チャネル処理装置ＣＨＰを一台ずつス
トップさせる。

■　サービス・プロセッサＳｖＰはメモリ制御装置ＭＣ
Ｕ内にある構成制御レジスタＣＦＲ　ＲＥＧをＯＳから
の変更パターンに従って変更する。

■　サービス・プロセッサＳｖＰは、系内のチャネル処
理装置ＣＨＰを一台ずつスタートさせる。その後、中央
処理装置ＣＰＵを一台ずつスタートさせる。

■　構成制御命令実行中の中央処理装置ｃｐｕｏにコン
ディション・コードをセントし、スタートさせる。

ここで、サービス・プロセッサＳｖＰが各処理装置を停
止状態とする必要性は以下の通りである。

ＯＳで変更する本体構成パターンをハードウェアに反映
させるために、メモリ制御装置ＭＣＵに存在する構成制
御レジスタを書き換える時、メモリ・アクセスを一時的
に停止させる必要があるからである。

［発明が解決しようとする課題］ 従来方式は、以下の問題点を有している。

（ａ）　　オンラインが一時的に数秒停止する。これに
より、チャネル配下に接続されている１０動作が止まり
、■０エラーを引き起こすことがある。

一般的にはＯＳレベルの再試行処理により回復可能であ
るが、再試行処理により回復不可能なＴｏ（プリンタな
ど）については、オペレータが動的構成制御を実行する
時に一時的にストップする等の処置を行う必要がある。

（ｂ）　　複数の計算機システムで複合システムを構成
している場合はソフトウェアで互いに監視（自系が生き
ていること及び他系が生きていることのチェック）を行
っている。或る系のシステムで動的構成制御を行うと、
系間時間監視のチェックにかかるため監視時間を短くで
きない。

本発明は、この点に鑑みて創作されたものであって、こ
のサービス・プロセッサ主導形の構成制御命令にハード
ウェア支援を行い、処理速度の遅いサービス・プロセッ
サの処理を減らし、構成制御命令処理時間の短縮化を図
ることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。本発明は、中央処
理装置やチャネル処理装置．主記憶装置をソフトウエア
からシステムに動的に組込み／切離しを行う場合に構成
制御命令の処理の実行を中央処理装置がサービス・プロ
セッサに依頼して行う計算機システムにおける構成制御
方式を前提としており、 メモリ制御装置ＭＣＵに設けられた構成変史開始レジス
タ１と、 中央処理装置ｃｐｕやチャネル処理装置ＣＩ｛Ｐなどの
処理装置の中に設けられた構成制御開始信号（ＳＴＣＦ
Ｒ）の立上がり／立下がり検出回路２と、メモリ制御装
置（ＭＣＵ）と各処理装置ＣＰＵ，　ＣＨＰの間に設け
られた構成制御開始信号線ＳＴＣＦＲとを具備している
。

構成変更開始レジスタ１の値は、各構成制御開始信号線
ＳＴＣＦＲ上に送出される。

サービス・プロセッサＳｖＰは、構成変更開始レジスタ
１の値を変更することが出来る。

立上がり／立下がり検出回路２よって、構成制御開始信
号線ＳＴＣＦＲ上の信号の立上がりが検出された時には
処理装置がメモリ・アクセス禁止状態とされ、構成制御
開始信号ＳＴＣＦＲ上の信号の立下がりが検出された時
には処理装置がメモリ・アクセス再開状態とされる。

〔作用〕

中央処理装置ｃｐｕは、実行すべき命令が構成制御命令
である時には、サービス・プロセッサＳｖＰに割込みを
かける。サービス・プロセッサＳｖＰは、割込み要因が
構成制御命令である場合には、構成変更開始レジスタ１
に論理「１」を書き込む。これにより、各構成制御開始
信号線ＳＴＣＦＲの信号は論理「１」になる。立上がり
／立下がり検出回路２は、構成制御開始信号ＳＴＣＦＨ
の立上がりを検出すると、自己の処理装置をメモリ・ア
クセス禁止状態にする。サービス・プロセッサＳｖＰは
、構成変更開始レジスタ１に論理「１」を書き込んだ後
、メモリ制御装置ＭＣＵ内の構成制御レジスタ（図示せ
ず）にＯＳによって指示された変更パターンを書き込み
、変更パターンを書き込んだ後、構成変更開始レジスタ
１に論理「０」を書き込む。立上がり／立下がり検出回
路２は、構成制御開始信号ＳＴＣＰＲの立下がりを検出
すると、自己の処理装置をメモリ・アクセス再開状態に
し、命令の実行を開始させる。

〔実施例］ 第２図は本発明での処理フローを示す図、第３図は本発
明のタイムチャートを示す図、第４図は本発明のハード
ウェア構成例を示す図である。

第４図において、１は構成変更開始レジスタ、３は立上
り検出回路、４は立下り検出回路、５は構成制御レジス
タ、６ないし８はＡＮＤ回路、９と１０はフリップ・フ
ロップ、ｌ１はデコーダ、ＳＴＣＦＲは構成制御開始信
号線をそれぞれ示している。

サービス・プロセッサＳｖＰは、構成制御レジスタ５に
データを書き込む場合には、アドレスで構成制御レジス
タ５を指定し、データ・バス上にデータを乗せ、ライト
指示を与える。同様に、構成変更開始レジスタ１にデー
タを書き込む場合には、アドレスで構成変史開始レジス
タ１を指定し、デ一タ・バス上にデータを乗せ、ライト
指示を与える。

構成変更開始レジスタ１と各処理装置との間には、構成
制御開始信号線ＳＴＣＦＲが設けられている。

構成変更開始レジスタ１の値が各構成制御開始信号線Ｓ
ＴＣＦＲ上に出力される。

各処理装置は、立上り検出回路３と立下り検出回路４を
有している。立上り検出回路３は、構成制御開始信号Ｓ
ＴＣＦＲの立上がりを検出した時にフリップ・フロップ
９をセットする。命令の切れ目が来ると、ＡＮＤ回路８
が開き、フリップ・フロンプ１０がセットされる。フリ
ップ・フロツプＩＯがセットされると、ＳＴＡＲＴ信号
がオフし、ＳＴＯＰ信号がオンする。ＳＴＡＲＴ信号オ
フすると、メモリ・アクセス要求はＡＮＤ回路６に送出
されない。

立下り検出回路４は、構成制御開始信号ＳＴＣＦＲの立
下りを検出すると、フリップ・フロップ１０をリセット
する。フリップ・フロツプ１０がリセン卜されると、Ｓ
ＴＡＲＴ信号がオンし、ＳＴＯＰ信号がオフする。ＳＴ
ＡＲＴ信号がオンすると、メモリ・アクセ−）．９求は
ＡＮＤｆｇＪ路７を通ってＡＮＤ回ＦＩＰｉ６　４ｍ送
られる。構成制御レジスタ５の所定のビットがｒ１，の
場合には、メモリ・アクセス信号は主記憶装置ＦＩｓｕ
に送られる。

本発明によると、構成制御命令の処理手順は、第２図の
ように改善される。

■　例えば中央処理装置ＣＰＵＯが構成制御命令を検出
してサービス・プロセッサｓｖＰに処理を依頼する。

■　サービス・プロセッサｓｖＰはメモリ制御装置ＭＣ
Ｕにある構成変史開始レジスタ１をオンする．各装置は
、構成制御開始信号ＳＴＣＦＲを受け取ると、構成制御
開始信号ＳＴＣＦＲの立上がりでメモリ・アクセス動作
をストップする。

■　サービス・プロセッサｓｖＰは、メモリ制御装置Ｍ
ＣＵ内にある構成制御レジスタ５をＯＳからの変更パタ
ーンに従って変更する。

■　サービス・プロセッサｓｖＰは、構成制御命令実行
中の中央処理装Ｗ　Ｃ　Ｐ　Ｕ　Ｏにコンディション・
コードをセットし、メモリ制御装置Ｍｃυにある構成変
史開始レジスタｌをオフにする。各装置は、オフの構成
制御開始信号ＳＴＣＰＲを受け取ると、構成制御開始信
号ＳＴＣＦＲの立下がりでメモリ・アクセス動作を再開
する。

第３図は本発明のタイムチャートを示す図である。各装
置への通知信号（構成制御開始信号ＳＴＣＦＲ）がオン
になると、処理装１ｃｐｕ　，　ｃｕｐは停止状態とな
る。構成制御開始信号ＳＴＣＦＲがオフすると、処理装
置ＣＰＵ　，　ＣＨＰは動作状態となり、命令の実行を
開始する。構成制御開始信号ＳＴＣＦＲがオン状態の期
間は、中央処理装置ｃｐｕ　，チャネル処理装置ＣＨＰ
によるメモリ・アクセスは行われない。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、構成
制御の処理時間を短縮することが出来る。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明での処理
フローを示す図、第３図は本発明のタイムチャートを示
す図、第４図は本発明のハードウュア構成例を示す図、
第５図は従来の処理フローを示す図、第６図は計算機シ
ステムの１例を示す図である。 ＳｖＰ・・・サービス・フ゜ロセンサ、ＣＰＵＯ−ＣＰ
Ｕ３・・・中央処理装置、ＣＨＰＯ〜ＣＩｌＰ３・・・
チャネル・プロセッサ、ＭＣＵＯとＭＣＵＩ　　・，｛
　モＩＪ制御装置、ＭＳＵＯ−ＭＳＵ３・・・主記憶装
置、１・・・構成変更開始レジスタ、２・・・立上がり
／立下がり検出回路、ＳＴＣＦＲ・・・構成制御開始信
号線。

Claims (1)

1. 【特許請求の範囲】 中央処理装置やチャネル処理装置、主記憶装置をソフト
   ウェアからシステムに動的に組込み／切離しを行うこと
   を目的とした構成制御命令の処理の実行を中央処理装置
   がサービス・プロセッサに依頼して行う計算機システム
   における構成制御方式であって、 メモリ制御装置（ＭＣＵ）に設けられた構成変更開始レ
   ジスタ（１）と、 構成変更開始レジスタ（１）の出力を各処理装置（ＣＰ
   Ｕ、ＣＨＰ）に構成制御開始信号として通知するための
   構成制御開始信号線（ＳＴＣＦＲ）と、 中央処理装置（ＣＰＵ）やチャネル処理装置（ＣＨＰ）
   などの処理装置の中に設けられた構成制御開始信号の立
   上がり／立下がり検出回路（２）と を具備し、 構成変更開始レジスタ（１）の値が各構成制御開始信号
   線（ＳＴＣＦＲ）上に送出され、サービス・プロセッサ
   （ＳＶＰ）によって、構成変更開始レジスタ（１）の値
   を変更できるように構成され、 立上がり／立下がり検出回路（２）によって、構成制御
   開始信号線（ＳＴＣＦＲ）上の信号の立上がりが検出さ
   れた時には処理装置が停止状態となり、構成制御開始信
   号（ＳＴＣＦＲ）上の信号の立下がりが検出された時に
   は処理装置が動作状態となるよう構成されている ことを特徴とする構成制御方式。