JPH029722B2 - - Google Patents
Info
- Publication number
- JPH029722B2 JPH029722B2 JP14702981A JP14702981A JPH029722B2 JP H029722 B2 JPH029722 B2 JP H029722B2 JP 14702981 A JP14702981 A JP 14702981A JP 14702981 A JP14702981 A JP 14702981A JP H029722 B2 JPH029722 B2 JP H029722B2
- Authority
- JP
- Japan
- Prior art keywords
- digital sine
- digital
- sine waves
- sine wave
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は、周波数の異なつたデイジタル正弦
波を複数個同時に発生する多周波デイジタル正弦
波発生装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multi-frequency digital sine wave generator that simultaneously generates a plurality of digital sine waves having different frequencies.
第１図は従来の多周波デイジタル正弦波発生装
置の一例を示す構成図である。 FIG. 1 is a block diagram showing an example of a conventional multi-frequency digital sine wave generator.
この図において、デイジタル正弦波発生器１は
加算器２、レジスタ３およびROM（リード・オ
ンリ・メモリ）４で構成されており、入力端子５
に加えられた周波数設定値Faを加算器２および
レジスタ３によつてクロツク周波数fcで累積加算
し、デイジタル正弦波が周波数faになるように
ROM４のアドレスを各クロツクごとに指定して
周波数faのデイジタル正弦波Saを読出し発生す
る。このデイジタル正弦波Saは乗算器等で構成さ
れるデイジタル減衰器６およびマイクロプロセツ
サのＩ／Ｏポートで構成された減衰量設定部７に
よつてレベル調整された後、加算器８の一端に加
えられる。また、デイジタル正弦波発生器９は、
加算器１０、レジスタ１１およびROM１２で構
成されており、入力端子１３に加えられた周波数
設定値Fbを加算器１０およびレジスタ１１によ
つてクロツク周波数fcで累積加算し、デイジタル
正弦波が周波数fbになるようにROM１２のアド
レスを各クロツクごとに指定して周波数fbのデイ
ジタル正弦波Sbを読出し発生する。このデイジタ
ル正弦波Sbはデイジタル可変減衰器１４および減
衰量設定部１５によつてレベル調整された後、加
算器８の他端に加えられる。 In this figure, a digital sine wave generator 1 consists of an adder 2, a register 3, and a ROM (read-only memory) 4, and an input terminal 5.
Adder 2 and register 3 cumulatively add the frequency setting value F a added to clock frequency f c so that the digital sine wave has frequency f a
The address of the ROM 4 is specified for each clock to read out and generate a digital sine wave S a of frequency f a . This digital sine wave S a is level-adjusted by a digital attenuator 6 consisting of a multiplier, etc., and an attenuation amount setting section 7 consisting of an I/O port of a microprocessor. added to. Further, the digital sine wave generator 9 is
It consists of an adder 10, a register 11, and a ROM 12, and the adder 10 and register 11 cumulatively add the frequency setting value F b applied to the input terminal 13 at the clock frequency f c , and the digital sine wave is The address of the ROM 12 is designated for each clock so that the digital sine wave S b of frequency f b is read out and generated. This digital sine wave S b is level-adjusted by the digital variable attenuator 14 and the attenuation amount setting section 15 and then applied to the other end of the adder 8 .
したがつて、加算器８からは周波数faのデイジ
タル正弦波Saと周波数fbのデイジタル正弦波Sbが
同時に出力され、出力端子１６から周波数の異な
つた２周波のデイジタル正弦波Sa＋Sbが発生され
る。 Therefore, the adder 8 outputs the digital sine wave S a of frequency f a and the digital sine wave S b of frequency f b at the same time, and the output terminal 16 outputs the digital sine wave S a of frequency f a and the digital sine wave S b of frequency f b. b is generated.
しかしながら、上記従来の構成によると周波数
の異なつたデイジタル正弦波をそれぞれ同一の回
路によつて発生して、それらを加算することによ
り多周波のデイジタル正弦波を発生していたの
で、同一の回路、すなわち同一のデイジタル正弦
波発生器およびデイジタル減衰器が周波数の数だ
け必要であつた。 However, according to the above conventional configuration, digital sine waves with different frequencies are generated by the same circuit, and multi-frequency digital sine waves are generated by adding them. That is, identical digital sine wave generators and digital attenuators were required for each frequency.
この発明は上記の問題点にかんがみなされたも
ので、周波数の異なつたデイジタル正弦波を所定
の周期内にｎ個時分割で前記所定の周期ごとに繰
返し発生したのち、順次ｎ−１回遅延してそれぞ
れ遅延されたデイジタル正弦波と遅延する前のデ
イジタル正弦波とを加算し、その加算されたｎ個
の正弦波のうち加算された同一周期内または加算
された互いに別の周期内のｎ個のデイジタル正弦
波のいずれかを同時に発生する多周波デイジタル
正弦波発生装置を提供するものである。以上図面
についてこの発明を説明する。 This invention has been developed in view of the above problems, and involves generating n digital sine waves of different frequencies repeatedly in a time-division manner within a predetermined period, and then sequentially delaying them n-1 times. The digital sine waves each delayed and the digital sine wave before being delayed are added, and of the n summed sine waves, n sine waves within the same added period or in mutually different added periods are added. The present invention provides a multi-frequency digital sine wave generator that simultaneously generates any of the following digital sine waves. The invention will now be described with reference to the drawings.
第２図はこの発明の一実施例を示す構成図であ
り、第３図は第２図の実施例の動作を説明するた
めのタイムチヤートである。 FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a time chart for explaining the operation of the embodiment of FIG.
第２図において、２０はデイジタル正弦波発生
器で、切替器２１Ａ，２１Ｂ、切替えて共通に使
用する加算器２２、周波数設定値ごとに設けられ
たレジスタ２３，２４および共通に使用する
ROM２５で構成されており、周期Ｔ（t1＋t2）内
にそれぞれ時間t1，t2（t1＝t2＝Ｔ／２）ずつ順次異
なつた周波数fa、fbのデイジタル正弦波を２個発
生して、これら２個のデイジタル正弦波を前記周
期Ｔごとに繰返し発生する。２６はデイジタル減
衰器で、デイジタル正弦波発生器２０から出力さ
れる周波数fa、fbのデイジタル正弦波Sa、Sbを受
領して、それぞれのデイジタル正弦波のレベルを
前記時間t1、t2ずつ前記周期Ｔごとに繰返し調整
する。２７は減衰量設定部で、デイジタル減衰器
２６が前記時間t1、t2ずつ前記周期Ｔごとに繰返
し発生するデイジタル正弦波のレベルを調整する
ために、それぞれ所定の減衰量を設定するもの
で、この減衰量は切替器２８により前記時間t1、
t2ずつ前記周期Ｔごとに切替えられてデイジタル
減衰器２６に加えられる。２９は遅延器で、デイ
ジタル減衰器２６でレベル調整された周波数fa、
fbのデイジタル正弦波Sa、Sbを前記時間t1だけ遅
延する。３０は加算器で、デイジタル減衰器２６
の出力と遅延器２９の出力とを前記時間t1、t2ご
とに加算し出力する。３１は切替器で、加算器３
０で加算された周波数fa、fbのデイジタル正弦波
Sa、Sbのうち、前記周期Ｔ内の最終時間、すなわ
ち、時間t2に加算された周波数fa、fbのデイジタ
ル正弦波のみを切替えて検出し、加算された同一
周期内の２個のデイジタル正弦波Sa＋Sbを同時に
出力する。３２は切替器駆動用信号発生器で、切
替器２１Ａ，２１Ｂ，２８および３１を駆動する
ために、半値幅50％（t1＝t2の周期Ｔを有するパ
ルス信号を繰返し発生する。３３，３４は入力端
子、３５は出力端子である。 In FIG. 2, 20 is a digital sine wave generator, which includes switchers 21A and 21B, an adder 22 that is switched and used in common, registers 23 and 24 provided for each frequency setting value, and registers 23 and 24 that are used in common.
It is composed of a ROM 25 and transmits digital sine waves of frequencies f a and f b that are sequentially different at times t 1 and t 2 (t 1 = t 2 = T/ 2 ), respectively, within a period T (t 1 + t 2 ) . Two digital sine waves are generated, and these two digital sine waves are repeatedly generated every period T. 26 is a digital attenuator which receives the digital sine waves S a and S b of frequencies fa and f b output from the digital sine wave generator 20, and adjusts the level of each digital sine wave at the time t 1 , The adjustment is repeated by t2 every cycle T. Reference numeral 27 denotes an attenuation amount setting section, which sets a predetermined attenuation amount in order to adjust the level of the digital sine wave that the digital attenuator 26 repeatedly generates at each period T for each of the times t 1 and t 2 . , this attenuation amount is determined by the switch 28 at the time t 1 ,
The signal is switched by t2 every cycle T and applied to the digital attenuator 26. 29 is a delay device, the frequency f a whose level is adjusted by the digital attenuator 26;
The digital sine waves S a and S b of f b are delayed by the time t 1 . 30 is an adder, and a digital attenuator 26
and the output of the delay device 29 are added at each time t 1 and t 2 and output. 31 is a switch, adder 3
Digital sine wave with frequencies f a and f b added at 0
Of S a and S b , only the digital sine waves of frequencies fa and f b added at the final time in the period T, that is, time t 2 are switched and detected, digital sine waves S a +S b are output simultaneously. 32 is a switch drive signal generator that repeatedly generates a pulse signal having a period T of half width 50% (t 1 = t 2 ) in order to drive the switches 21A, 21B, 28 and 31. 33, 34 is an input terminal, and 35 is an output terminal.
次に動作について第３図のタイムチヤートを参
照しながら説明する。 Next, the operation will be explained with reference to the time chart shown in FIG.
周期Ｔ内の時間t1に切替器２１Ａを入力端子３
３に、また、切替器２１Ｂをレジスタ２３に切替
え接続して入力端子３３に加えられた周波数設定
値Faを、加算器２２およびレジスタ２３によつ
てクロツク周波数fcで累積加算し、デイジタル正
弦波が周波数faになるようにROM２５のアドレ
スを各クロツクごとに指定して周波数faのデイジ
タル正弦波Saを読出し発生する。そのあと前記周
期Ｔ内の時間t2に切替器２１Ａを入力端子３４に
切藻替え接続し、また、切替器２１Ｂをレジスタ
２４に切替え接続して、入力端子３４に加えられ
た周波数設定値Fbを加算器２２およびレジスタ
２４によつて前記クロツク周波数fcとは180゜位相
差を有する逆相のクロツク周波数cで累積加算
し、デイジタル正弦波が周波数fbになるように
ROM２５のアドレスを各クロツクごとに指定し
て周波数fbのデイジタル正弦波Sbを読出し発生す
る。 At time t1 within period T, switch 21A is connected to input terminal 3.
3, the switch 21B is switched and connected to the register 23, and the frequency setting value F a applied to the input terminal 33 is cumulatively added at the clock frequency f c by the adder 22 and the register 23, and the digital sine is calculated. The address of the ROM 25 is specified for each clock so that the wave has the frequency fa , and the digital sine wave S a of the frequency fa is read out and generated. Thereafter, at time t2 within the period T, the switch 21A is switched and connected to the input terminal 34, and the switch 21B is switched and connected to the register 24, so that the frequency setting value F applied to the input terminal 34 is switched. b is cumulatively added by an adder 22 and a register 24 at a clock frequency c of an opposite phase having a phase difference of 180 degrees from the clock frequency f c so that the digital sine wave has a frequency f b .
The address of the ROM 25 is specified for each clock to read out and generate a digital sine wave S b of frequency f b .
このようにしてデイジタル正弦波Sa、Sbが最初
の周期Ｔに発生した場合をSa1、Sb1；２番目の周
期Ｔに発生した場合をSa2、Sb2；……；ｍ番目の
周期に発生した場合をSan、Sbnとすると、第３図
ａに示すように、デイジタル正弦波発生器２０か
らは周期Ｔ内に時間t1、t2ずつ順次デイジタル正
弦波Sa1、Sb1；Sa2、Sb2；……のように繰返し発
生される（なお、以後特に指定する必要がないと
きはデイジタル正弦波はSa、Sbで表わす）。デイ
ジタル正弦波発生器２０から発生されたデイジタ
ル正弦波Sa、Sbはデイジタル減衰器２６、減衰量
設定部２７、および切替器２８によつてそれぞれ
のデイジタル正弦波レベルを時間t1、t2ずつ周期
Ｔごとに繰返し調整された後、遅延器２９に加え
られて第３図ｂに示すように時間t1だけ遅延され
る。この遅延されたデイジタル正弦波Sa、Sbと、
遅延される前のデイジタル正弦波Sa、Sbとを加算
器３０に加えて、時間t1、t2ごとに加算し、第３
図ｃに示すようにデイジタル正弦波を出力する。 In this way, when digital sine waves S a and S b occur in the first period T, S a1 and S b1 ; when they occur in the second period T, S a2 and S b2 ; Assuming that S an and S bn are the cases in which they occur in a period , as shown in FIG . b1 ; S a2 , S b2 ;... (The digital sine waves will be expressed as S a and S b unless otherwise specified hereinafter). The digital sine waves S a and S b generated from the digital sine wave generator 20 are controlled by the digital attenuator 26 , the attenuation amount setting section 27 , and the switch 28 to adjust the respective digital sine wave levels at times t 1 and t 2 . After being repeatedly adjusted every period T, the signal is applied to a delay device 29 and delayed by a time t1 as shown in FIG. 3b. These delayed digital sine waves S a , S b and
The digital sine waves S a and S b before being delayed are added to the adder 30 and added at each time t 1 and t 2 .
A digital sine wave is output as shown in Figure c.
このデイジタル正弦波のうち、時間t2に加算さ
れたデイジタル正弦波のみを切替器３１によつて
時間t2だけ周期Ｔごとに繰返し選択することによ
り、第３図ｄに示すように加算された同一周期内
の２個のデイジタル正弦波は、出力端子３５から
同時に、かつ周期Ｔごとに断続的に出力され、２
周波のデイジタル正弦波Sa＋Sbとして発生され
る。 Among these digital sine waves, only the digital sine wave added at time t 2 is repeatedly selected by the switch 31 for time t 2 at every period T, so that the digital sine waves are added as shown in FIG. 3d. Two digital sine waves within the same period are output from the output terminal 35 simultaneously and intermittently every period T.
The frequency is generated as a digital sine wave S a +S b .
なお、上記実施例では、加算された同一周期内
の２個のデイジタル正弦波を発生しているが、加
算された互いに別の周期内のデイジタル正弦波を
発生してもよい。また、同時に発生するデイジタ
ル正弦波は２周波に限定されるものでなく、遅延
器および加算器を追加することにより、それ以上
の複数周波のデイジタル正弦波を発生することが
できるのは云うまでもない。さらに、各周波のデ
イジタル正弦波の発生時間to（ｎは１または２）
は同一である必要はなく、それぞれ異なつていて
もよい。また、遅延時間tpは各周波のデイジタル
正弦波の発生時間toと一致させる必要はなく、発
生時間toより短くてもよい。そして、上記実施例
では切替器２１Ａ，２１Ｂ，２８，３１はリレー
などで機械的に行つているが、これらは論理積お
よび論理和によるゲート回路でもよく、また、切
替器３１、切替器駆動用信号発生器３２は第２図
のように送信側に設けずに受信側に設けることも
できる。 In the above embodiment, two digital sine waves having the same cycle are generated, but digital sine waves having different cycles may be generated. Furthermore, the digital sine waves that are generated simultaneously are not limited to two frequencies; it goes without saying that digital sine waves with more than two frequencies can be generated by adding a delay device and an adder. do not have. Furthermore, the generation time t o (n is 1 or 2) of the digital sine wave of each frequency
do not need to be the same and may be different. Further, the delay time t p does not need to match the generation time t o of the digital sine wave of each frequency, and may be shorter than the generation time t o . In the above embodiment, the switches 21A, 21B, 28, and 31 are operated mechanically using relays or the like, but these may be gate circuits based on AND and OR. The signal generator 32 can also be provided on the receiving side instead of on the transmitting side as shown in FIG.
以上詳細に説明したように、この発明によれば
異なつた周波数のデイジタル正弦波を所定周期内
にｎ個、それぞれ所望時間ずつ時分割で発生する
とともに、前記所定周期ごとに繰返し発生した
後、順次ｎ−１回遅延してそれぞれ遅延されたデ
イジタル正弦波と、遅延される前のデイジタル正
弦波とを加算し、その加算されたｎ個のデイジタ
ル正弦波のうち、加算された同一周期内または互
いに別の周期内のｎ個のデイジタル正弦波のいず
れかを発生するようにしたので、ROMおよびデ
イジタル減衰器をデイジタル正弦波の数に関係な
く、それぞれ１個ですませることができ、回路構
成の規模を大幅に縮小することができる。 As explained in detail above, according to the present invention, n digital sine waves of different frequencies are generated in a time-sharing manner for a desired time each within a predetermined period, and after being repeatedly generated at each predetermined period, A digital sine wave that has been delayed by n-1 times and a digital sine wave before being delayed are added, and among the n digital sine waves that have been added, the digital sine waves are Since any one of n digital sine waves within a different period is generated, only one ROM and one digital attenuator are required regardless of the number of digital sine waves, which reduces the scale of the circuit configuration. can be significantly reduced.
第１図は従来の多周波デイジタル正弦波発生装
置の一例を示す構成図、第２図はこの発明の一実
施例を示す構成図、第３図は第２図の実施例の動
作説明のためのタイムチヤートである。
図中、２０はデイジタル正弦波発生器、２１
Ａ，２１Ｂ，２８，３１は切替器、２２，３０は
加算器、２３，２４はレジスタ、２５はROM、
２６はデイジタル減衰器、２７は減衰量設定部、
２９は遅延器、３２は切替器駆動用信号発生器、
３３，３４は入力端子、３５は出力端子である。
Fig. 1 is a block diagram showing an example of a conventional multi-frequency digital sine wave generator, Fig. 2 is a block diagram showing an embodiment of the present invention, and Fig. 3 is for explaining the operation of the embodiment of Fig. 2. This is a time chart. In the figure, 20 is a digital sine wave generator, 21
A, 21B, 28, 31 are switchers, 22, 30 are adders, 23, 24 are registers, 25 is ROM,
26 is a digital attenuator, 27 is an attenuation amount setting section,
29 is a delay device, 32 is a switch driving signal generator,
33 and 34 are input terminals, and 35 is an output terminal.
Claims (1)
択された周波数設定値に対応するデイジタル正弦
波を前記ｎ個の周波数設定値に共通に用いる１個
のROMから読み出して、周波数の異なつたｎ個
のデイジタル正弦波を所定の周期内に順次発生す
るとともに、前記周期ごとに前記ｎ個のデイジタ
ル正弦波を繰返し発生するデイジタル正弦波発生
器と；前記ｎ個のデイジタル正弦波を受領してこ
れらｎ個のデイジタル正弦波のレベルをそれぞれ
前記周期ごとに繰返し調整するためのデイジタル
減衰器と；このデイジタル減衰器でレベル調整さ
れた前記ｎ個のデイジタル正弦波を順次ｎ−１回
遅延してそれぞれ遅延されたｎ個のデイジタル正
弦波と遅延される前のｎ個のデイジタル正弦波と
を加算し出力するための手段と；この手段によつ
て加算されたｎ個のデイジタル正弦波のうち同一
周期内の加算されたｎ個のデイジタル正弦波また
は互いに別の周期内の加算されたｎ個のデイジタ
ル正弦波のいずれかを検出して出力するための検
出手段と；を備えたことを特徴とする多周波デイ
ジタル正弦波発生装置。1 n frequency setting values are selected in sequence, a digital sine wave corresponding to the selected frequency setting value is read out from one ROM commonly used for the n frequency setting values, and a digital sine wave generator that sequentially generates digital sine waves within a predetermined period and repeatedly generates the n digital sine waves in each period; a digital attenuator for repeatedly adjusting the level of each of the n digital sine waves at each cycle; and a digital attenuator for repeatedly adjusting the level of each of the n digital sine waves at each cycle; means for adding and outputting n digital sine waves that have been delayed and n digital sine waves that have not been delayed; and detecting means for detecting and outputting either n digital sine waves summed within the period or n digital sine waves summed within mutually different periods. Multi-frequency digital sine wave generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14702981A JPS5850802A (en) | 1981-09-19 | 1981-09-19 | Multifrequency digital sine wave generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14702981A JPS5850802A (en) | 1981-09-19 | 1981-09-19 | Multifrequency digital sine wave generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850802A JPS5850802A (en) | 1983-03-25 |
| JPH029722B2 true JPH029722B2 (en) | 1990-03-05 |
Family
ID=15420921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14702981A Granted JPS5850802A (en) | 1981-09-19 | 1981-09-19 | Multifrequency digital sine wave generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850802A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
| JP4019824B2 (en) | 2002-07-08 | 2007-12-12 | ソニー株式会社 | Waveform generating apparatus and method, and decoding apparatus |
-
1981
- 1981-09-19 JP JP14702981A patent/JPS5850802A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5850802A (en) | 1983-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5073942A (en) | Sound field control apparatus | |
| JPH029722B2 (en) | ||
| US5005149A (en) | Digital computation integrated circuit for convolution type computations | |
| JPH06318092A (en) | Variable delay circuit | |
| JPS63181515A (en) | Automatic delay time adjusting system | |
| JPH0583036A (en) | Noise signal generator | |
| JP2762525B2 (en) | Simulated signal generator | |
| JPS59161115A (en) | Non-cyclic type digital filter | |
| SU894862A1 (en) | Multiphase signal shaper | |
| JPS6042653B2 (en) | reverberation device | |
| JPS63215212A (en) | Pulse circuit | |
| JP2570893B2 (en) | Signal processing device | |
| JPH02116214A (en) | Mono-cycle pulse generating circuit | |
| JP2536942B2 (en) | Semiconductor integrated circuit | |
| JPH01284015A (en) | Clock phase setting circuit | |
| JPH02302119A (en) | Pulse generating circuit | |
| SU1645954A1 (en) | Random process generator | |
| JPS63287109A (en) | Timing generating circuit | |
| JPH0621790A (en) | Pulse width modulation circuit | |
| JPH0411038B2 (en) | ||
| JPS60100224A (en) | High-speed adding circuit | |
| JP2000111623A (en) | Timing generating circuit | |
| JP2001223568A (en) | Pulse generating device | |
| JPS6311689B2 (en) | ||
| JPS58194095A (en) | Reverberation adding apparatus |