JPH0294521A - 表面平滑化処理方法 - Google Patents

表面平滑化処理方法

Info

Publication number
JPH0294521A
JPH0294521A JP24642988A JP24642988A JPH0294521A JP H0294521 A JPH0294521 A JP H0294521A JP 24642988 A JP24642988 A JP 24642988A JP 24642988 A JP24642988 A JP 24642988A JP H0294521 A JPH0294521 A JP H0294521A
Authority
JP
Japan
Prior art keywords
etching
substrate
film
gas
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24642988A
Other languages
English (en)
Inventor
Hirotake Nishino
弘剛 西野
Keiji Horioka
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24642988A priority Critical patent/JPH0294521A/ja
Publication of JPH0294521A publication Critical patent/JPH0294521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体製造工程における表面処理方法に係わ
り、特に凹凸表面を平坦化したり、段差の角部を丸める
のに適した表面=+1滑化処理方法に関する。
(従来の技術) ダイナミックRAMは、IHのMOSFETとキャパシ
タからなるメモリセルを集積して形成されるが、近年こ
のダイナミックRAMは益々微細化、高集積化が進めら
れている。ダイナミックRAMの集積度を上げるため、
スケーリング則に乗っとってキャパシタの゛電極面積を
縮小すると、キャパシタ容量が減少しアルファ線飛来に
よるソフトエラーが起き易くなる。そこで、キャパシタ
容量を損なわずに集積度を上げるため種々のキャパシタ
セルが研究されている。
スタックドキャパシタはその1つであり、これはキャパ
シタをSiM板やスイッチングトランジスタの上に積み
上げてメモリセル占有面積のU動部用を図るものである
。現在、キャパシタ電極には多結晶シリコン膜が、電極
間の絶縁膜には下の電極である多結晶シリコン膜を熱酸
化した酸化シリコン膜が広く用いられている。ところが
、一般にこの熱酸化膜はリーク電流が大きい。これは、
多結晶シリコン膜の表面には多数の結晶粒や粒界があり
、その上に酸化膜を形成すると多結晶シリコン膜表面の
凹凸が反映されて酸化膜の膜厚が不均一になったり、界
面の凹凸部で電界集中が起こるためと考えられている。
一方、集積JfJ:を上げるために、シリコンの酸化膜
よりも高い誘電率を持つ膜を牛ヤバシタの絶縁膜として
用いる研究も進められている。中でもTa20qは、比
誘電率がS L O2の6〜8倍と高く、最も研究され
ているものの1つである。T a 20 %を絶縁膜と
して使う場合、下の電極はタングステンやモリブデン等
の金属膜か用いられる。これは、下地をシリコンにする
とTazO6膜の堆積時に界面にSin、やTa5ix
Oy等の膜が形成され、比誘電率が低下するためである
。ところが、金属膜を下部電極に用いると、高い誘電率
が得られるもののリーク電流は大きくなる。この原因は
、多結晶シリコン膜を電極とするスタックドキャパシタ
の場合と同じように、金属膜表面の凹凸に起因している
と考えられる。
このように、下部電極表面の凹凸はキャパシタの電気的
特性劣化の原因となるが、多層配線の形成工程でも表面
の凹凸は問題となる。多層配線では、下層配線を絶縁膜
で成田しその上に上層配線を形成するが、絶縁膜は下地
を反映して凹凸を生じるため、上層配線形成の前に絶縁
膜を・1シ川化しなければならない。そのような手段と
して、例えばレジストエッチバック法があるが、これは
絶縁膜上にレジストをffi /Ii して表面を平坦
にし、レジスト及び絶縁膜を同時にエツチングする方法
である。しかし、この方法は1、程数が多く多大な時間
が掛かる問題がある。
また、最近Al配線において、応力に起因する配線不良
、即ちストレスマイグレーションが深刻な問題となって
いる。これは、Al配線のパッシベーション膜(SiO
z)の熱膨脹係数がAl配線よりも小さいため、パッシ
ベーション膜の堆積後に温度が堆積温度から室温に下が
ると、AIに大きな引っ張り応力が働き、AIのマイグ
レーションが誘起されて断線等の配線不良が起こるもの
である。不良を起こした配線を観察すると、ノツチが配
線上部のエツジから成長していることが多い。これは、
引っ張り応力がエツジに集中するためで、エツジの曲率
半径が小さいほど集中の度合いも大きくなり不良を起こ
しgくなる。
急峻な角部はトレンチキャパシタでも問題となる。トレ
ンチキャパシタは、Si基板に溝を掘りその内壁を利用
してキャパシタを作るもので、その絶縁膜には通常、S
i基板を熱酸化して得られる酸化膜が用いられる。とこ
ろが、トレンチを反応性イオンエツチング等の異方性エ
ツチングにより形成すると、トレンチの上部或いは底部
コーナーの曲率12径は小さくなり、これをそのまま熱
酸化すると、形成する酸化膜がコーナーで薄くなって絶
縁破壊を起こし易くなる。これは、酸化膜の体積が元の
Siの約2.3倍であり、酸化が進行すると酸化膜とS
iの界面に応力が動くが、コーナーではこの応力が集中
し酸化が抑制されるためと言われている。前述のスタッ
クドキャパシタでも、多結晶St等のド部電極を異方性
エツチングで形成すると、上部コーナーの曲率半径が小
さくなり、熱酸化で形成する酸化膜がコーナーで薄くな
って絶縁耐圧が低くなる問題が生じる。
(発明が解決しようとする課題) このように従来、ダイナミックRA Mのキャパシタ等
を形成する際、下部電極表面の凹凸に起因して絶縁膜の
リーク特性が劣化していた。
さらに、トレンチキャパシタやスタックドキャパシタの
形成工程において、溝や下部電極のコーナーの曲率半径
が小さいと、熱酸化により生じる酸化膜が薄くなり絶縁
破壊耐圧がa(下する問題が生じていた。また、多層配
線形成上程においては絶縁膜を平坦化する必要があるが
、その手段としてはレジストエッチバック法等の複雑な
方法しかなかった。さらに、AI配線においては、曲率
゛ド径の小さな上部エツジに応力が集中し、断線不良が
生じる問題があった。
本発明は、上記・1を情を考慮してなされたもので、そ
の目的とするところは、凹凸表面を簡易に・1′坦化で
き、且つ角部を簡易に丸めて曲率半径を大きくすること
ができ、ダイナミックRAMのキャパシタや配線等の信
頼性向上に寄与しitlる表面゛1′・滑化処理方法を
提供することにある。
〔発明の構成] (課題を解決するための手段) 本発明の骨子は、エツチングと堆積との競合を利用して
、表面の凹凸を平坦化したり段差部の急峻な角部を丸め
ることにある。
即ち本発明は、表面に凹凸又は段差が形成された被処理
基体を真空容器内に配置し、被処理基体の表面を平滑化
処理する表面平滑化処理方法において、下記■〜■のい
ずれかの工程により凹部又は段差底部に優先的に堆積を
生じさせながら被処理基体表面をエツチングするように
した方法である。
■ 等方的なエツチングを生じるエツチングガスと該エ
ツチングガスによりエツチングされ得る堆積物を生じる
堆積ガスを、容器内に同時に或いは交互に導入する。
■ 少なくとも弗素又は塩素を含むガス、酸素を含むガ
ス及び珪素を含むガスを該容器内に導入する。
■ 等方的なエツチングを生じるエツチングガスを該容
器内に導入すると共に、彼処理括体の温度をエツチング
生成物が該容器内の圧力で被処理基体表面に堆積する温
度に保つ。
(作 用) 本発明によれば、上記■〜■の□処理により、エツチン
グと堆積との競合を利用することにより、被処理基体表
面における凹凸の平坦化や設工角部の丸めを簡易に行う
ことができる。これは、次のような機構に基づいている
いま、固体或いは気体の球滴がその蒸気と平向になって
いるとする。このときの球滴の平衡蒸気圧とPと、その
物質が手用な形状であるときの蒸気圧、即ち通常言われ
る平衡蒸気圧P。
とは、次のケルビンの式と呼ばれる式で関係付けられる
I n  (P / P o ) = 2 M 7 /
 (RTρ「)ここで、Mは球滴のモル質量、γは表面
張力、ρは密度、1/「は曲率1径、Rは気体定数、T
は温titである。これは、物質が球滴である場合と・
1ろ坦である場合を比べてみると、球滴の方が表面積が
大きく、従って表面エネルギーが大ぎいため眼前した分
子が球滴表面では脱離し易いとdう考えに基づいている
。この考えの正しさは、小さな球滴が多量の液体より高
い蒸気圧を111ち、小さな固体粒子が大きな固体より
大きい溶解度を持つことからも裏付けられる。
この考えを、堆積ガスが固体表面に9結し堆積する場合
に適用してみる。すると、凹部のコーナーのように負の
曲率半径をHする角部では、平坦部より平衡蒸気圧が低
く堆積が生じ易いが、凸部のコーナー■のように1の曲
率をHする角部では堆積は起こり難いと考えられる。と
ころが、通常固体表面で堆積を生じさせる場合、逆に凹
部コーナーでは堆積膜は薄く、凸部コーナーでは厚くな
る。これは、堆積ガスの堆積反応が一般に速いため堆積
が供給律速となり、立体角の小さな凹部コーナーでは堆
積ガスの供給が少な(生じる堆積膜は薄いが、凸部コー
ナーでは堆積ガスが多く供給されて厚い堆積膜が形成さ
れると説明できる。
しかしながら、本発明のように堆積ガスと共にエツチン
グガスを導入し、11つ堆積物がエツチングガスにより
エツチングされるものであれば、エツチングと堆積との
バランスを取ることで膜厚を薄く保ったまま堆積を起こ
すことができる。そして、この場合は反応律速となるた
め、凹部では厚く凸部では薄く堆積膜が生じる。また、
エツチングガスの供給が凹部コーナーでは少なく凸部コ
ーナーでは多いため、この膜厚の差はさらに大きくなる
。このように表面に堆積膜が生じていると、エツチング
は堆積膜を拡散し被処理気体表面に到達したエツチング
種により起こる。従って、凹部コーナーではまわりの゛
+i坦部より遅く、凸部コーナーでは速くエツチングさ
れて両名とも丸みが形成される。同様に、凹凸表面では
、凹部には厚い堆積膜が生じるため凸部の方が速くエツ
チングが進んで平坦化される。
上で述べたような、エツチングガスとエツチングガスに
よりエツチングされ得る堆積物を生しる堆積ガスを用い
たエツチングを、少なくとも弗素又は塩素を含むガス、
酸素を含むガス及び珪素を含むガスを、励起した後月い
ることで行うことができる。これらのガスを励起すると
、弗素原子又は塩素原子及び酸素原−11が生しる。
弗素原子や塩素原子は彼処理気体をエツチングするエツ
チング種となる。また、これら弗素)皇子または塩素原
子および酸素原子は気相中で珪素を含むガスと反応して
、シリコンのオキシ弗化物(SiF)+Ov)或いはオ
キシ塩化物(SiC1xOy)となって被処理気体表面
に堆積する。この堆積膜は弗索原rや塩素原子によりエ
ツチングされ青る膜であるから、上述の機構に基づきエ
ツチングと堆積のバランスを取ることで丸めや・+1坦
化を生しさせることができる。
また、真空容器内の圧力と彼処理基体の/AA度を適当
に選べば、エツチング生成物を彼処理基体表面に堆積さ
せることかできる。従ってこのような条件でエツチング
すれば、堆積ガスを加えることなく丸めや平坦化が可能
である。
このように本発明により丸めや平坦化を行うことかでき
ることから、次のような効果が得られる。即ち、多結晶
シリコン膜や金属膜表面を平坦化、することができ、こ
れをキャパシタの)Iニ成上程で、絶縁膜形成の前処理
としてド部7tS極に用いると、均一な絶縁膜や絶縁膜
/電極界面が得られ、リーク電流を少なくすることがで
きる。また、多層配線形成工程において、−上層配線を
成田した絶縁膜にはF地を反映して凹凸を生じており、
上層配線を形成する前に平坦化する必要があるが、本発
明によりこの凹凸を簡易な処理で・1也坦化でき多層配
線の形成が容易になる。また、本処理をAI配線に用い
ると、配線上部のエツジを丸めて曲率半径を大きくする
ことができ、エツジでの応力集中が緩和されることから
配線不良が少なくなる。また、トレンチキャパシタやス
タックドキャパシタ1こおいてン、カや下部電極の急峻
な角部を丸めることができ、熱酸化により均一な厚みの
酸化膜が形成されることから絶縁耐圧が向上する。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
まず、本発明の第1の実施例として、金属膜/絶縁膜/
金属膜構造のスタックドキャパシタの製造方法について
述べる。第1図は同実施し11方法の工程断面図、第2
図は同実施例に用いたドライエツチング装置を示す概略
(14成図である。
まず、装置について説明する。この装置は、基本的には
通常のCDE装置と同様であり、真空容器21.ガス導
入口22.23.ガス排気口24.試料台25.放電管
26.導波管27及びマイクロ波電11A 28 ?y
から構成されている。
ガス導入口22から導入されたガスは、2.45Gll
zのマイクロ波が印加された放電管26内で放電分解し
、生じた活性種はガス導入口23から真空容器21内に
導入されて試料29をエツチングする。ここで、試料台
25は、加熱と冷却が1−11能で試料温度を一100
℃から+300℃まで変えることができるものとなって
いる。
次に、上記装置を用いてスタックドキャパシタを製造す
る方法について説明する。まず、第1図(a)に示すよ
うに、CVD法によりSi括仮数11上厚さ1μmの5
i02膜12を形成した後、反応性イオンエツチングを
用いて開口部を設ける。次いで、A s H4を用いた
LPCVD炉で厚さ3000人のAsドープ多多結晶シ
リコ模膜13堆積し、900℃でデンシファイして多結
晶シリコンを餞抵抗化すると共に、As拡散層14を形
成した。次いで、N2とwF、。
を用いたLPCvD炉で厚さ3000人のw膜15を形
成した。このとき、W膜15の表面には凹凸が生してい
た。
第1図(a)に示す試料を、第2図に示す装置の試料台
25上に載置したのち、ガス導入口22からC12ガス
503CCMを導入し、容器11内の圧力を0.0IT
orrに保った。放電管27に400Wのマイクロ波を
印加し、試IT m度を一50℃に保ったままW膜15
を200人エツチングした。
その結果、W1換15の表面は第1図(b)に示すよう
に平坦化された。エツチング後のW膜表面をAESで分
を斤したところ、約60入のWCI。
層か形成されていた。これは、bk電により生じたC1
原子によりWがエツチングされ、エツチング生成物が堆
積したものと考えられる。実際、主なエツチング生成物
とΩわれるWCl、、の蒸気圧をJl定したところ、第
゛3図のようになった。
この結果は、−50℃ではWc14の蒸気圧は10 ”
Torr程度であり、容易に堆積し得ることを小してい
る。他方、常温では堆積膜が生じないが、これは第3図
に示すようにWCl4の蒸気圧が0.02Torr程度
もあるためである。
さて、このエツチング生成物の堆積は凹部の方が凸部の
方よりも生じ品<、凹部は凸部より厚い堆積膜で覆われ
る。そのため、膜を通ったCIにより生じるWのエツチ
ングは、凸部の方が凹部より速く、次第に凹凸がなくな
って平滑化されたものと考えられる。
次いで、第1図(e)に示すように、02とA「の;見
合ガスを用いてTaをスパッタし、W膜15上に厚さ約
200人のTa、O,膜】6を形成した。N2ガス中で
アニールした後、′:jS1図(d)に示すように、厚
さ約5000人のAl膜17を堆積し、反応性イオンエ
ツチングによりパターニングした。
以上の工程で形成したキャパシタセルのリーク電流を調
べたところ、バイアス電圧5vのとき2XIU′□12
人であり、他方、・1j、I(を化を行わなかったもの
は3X10  ′Aであった。即ち、・1′・滑化処理
によりリーク電流がδ・シ<減少した。
このように本実施例)j法によれば、表面に凹凸を白°
するW膜15を・1′、重化処理することができるので
、均一な絶縁膜及び均一な絶縁膜/1毛極界面をiする
ことがIJ1能となり、リーク電流を少なくすることが
できる。従っ−C,ダイナミックRAMのキャパシタと
しての1占頓性向−Lに寄Itすることができる。
次に、本発明の第2の実施例として、多層配線の形成E
程について述べる。第4因は同実施例方法の[程断面図
、第5図は同実施例に用いたドライエツチング装置を示
すlIl略(1力成図である。
ドライエツチング装置は、第5図に示す如く真空容器5
1.ガス導入口52.ガスυ1気口5′う、高周波電源
54.55及び試料台56等から構成されている。この
装置では、ガス導入口52から導入されたガスを、高周
波が印加された真空容器51内で放電分解し、生じた活
性種で試+457をエツチングするものとなっている。
上記装置を用いた多層配線の形成工程について述べる。
まず、第4図(a)に示すように、Si基板41上に5
iOz膜42を形成した後、リン添加多結晶シリコン、
モリブデンシリサイド及びタングステン等の配線層43
を形成した。
次いで、第4図(b)に示すように、この配線層43を
反応性イオンエツチングによりパターニングした後、同
図(C)に示すように、BPSG(ボロン、リン添加シ
リコンガラス)膜44で配線層43を技工した。
次いで、この試料を第5図に示した装置の試料台56上
に載置した。ガス導入口52からSiF4ガスを50S
CCM、 02ガスを110008ec導入し、真空容
器51内の圧力を0.3Torrに保ったまま高周波を
印加し、ガスを放電分解して試料をエツチングした。エ
ツチング直後の試料を観察すると、第4図(d)に示す
ようにBPSG1144のくぼみに厚い堆積膜45が形
成されていた。この膜をマイクロオージェを用いて分析
したところ、S I F X Ovであることが判った
これは、放電分解により生じた5iFxが、0叉は02
と反応して5iFzOVとなり、平衡蒸気圧が低いくぼ
みに多く堆積したものと考えられる。さらに、エツチン
グを続けると、第4図(a)に示すようにBPSG膜4
4の凹凸は次第に小さくなり、最終的には同図(!゛)
に示すように1シ坦化された。
これ以降は、第4図(g)に示すように、・1シ坦化さ
れたBPSGIA44の上に配線層46を堆積、バター
ニングし、さらに同図(h)に示すように、+1びBP
SG膜47で配線層46を被覆した。
このように本実施例方法によれば、凹凸を有する絶縁膜
44を簡易なプロセスで!P、坦化することができ、レ
ジスト塗布、エッチバック等を必要とした従来方法に比
して、多層配線の形成が大幅に簡略化される。
次に、本発明の第3の実施例としてA1合金配線の製造
方法について説明する。第6図は同実施例方法を示す工
程断面図、第7図は同実施例に用いたドライエツチング
装置を示す概略構成図である。
ドライエツチング装置は、第7因に示す如く真空容器7
1.ガス導入ロア2.ガス排気ロア3、電極74.75
及び高周波電源76等から構成されている。ここで、電
極74.75は真空容器71とは電気的に絶縁されてお
り、また電11i+!74には高周波電源76が接続さ
れ、電極75は接地されると共に試料77が載置される
。また、図示はしないが、電極75にはヒーターが取り
付けられており、試料を300℃まで加熱できるものと
なっている。
上記装置を用いたA I A金配線の製造ノj法を説明
する。まず、第6図(コ1)に示すように、Si、!j
Lffi61上に、熱酸化によって酸化シリコン膜62
を形成した後、スパッタにより厚さ約7000人のA1
合金膜63を堆積し、さらにその上に幅1 /Z mの
パターンを持つレジストマスク64を形成した。次いで
、第6図(b)に示すように、塩素系のガスを用いた反
応性イオンエ・ソチングによりA1合金膜63をエツチ
ングし、配線を形成した後に酸素プラズマを用いてレジ
ストマスク64を除去した。
次いで、この試料をスパッタ装置に載置し、A「イオン
を用いたスパッタによりA1合金膜63の表面の酸化膜
を除去した後、第7図に示した装置に真空中で搬送し、
電極75上に載置した。次いで、ガス導入ロア2からA
lCl。
ガスを11005ec 、 N F 、ガスをl O3
C0Mを導入し、真空容器71の圧力を0.ITo口・
に保つと共に試寥1温度を 150℃に上げ、放電して
試料をエツチングした。その結果、第6図(e)に示す
ように、A1合金膜63からなる配線の角部が丸められ
た。また、エツチング後のAI合金膜表面をxpsで分
析したところ、AICIKFY層が形成していることが
確認された。これは、次のような機構で説明される。A
 I Cl sの放電分解により生じたCI原子はA1
をエツチングする。他方、やはりAlC1,の分解物A
ICIx  (xJ、2)とN F (、或いはNF1
の分解により生じたF原子とAlCl3との反応等によ
り、AICIXF、が形成される。このAlcIxFv
の蒸気圧はA I Cl sより低く、A1合金膜上に
堆積するが、゛1乙衡蒸気圧の高い配線上部エツジでは
堆積は少ない。そのため、上部エツジでは他よりエツチ
ングが速く進み丸みが生じる。
次いで、第6図(d)に示すように、厚さ1μmのパッ
シベーション膜64を温度400℃でCVD法により堆
積した。試料温度が室温に戻るのを待って、ノツチの発
生を光学顕微鏡で調べた。その結果、上記ドライエツチ
ング処理を行い角部を丸めたものは、処理を行わないも
のの約1/IOLかノツチが発生していなかった。
即ち、本処理によりパッシベーション膜からAIQ金配
金膜線膜く応力の角部への集中を縁組し、ノツチ不良等
の配線不良を減らすことができた。
次に、本発明の第4の実施例として、トレンチキャパシ
タの製造方法について説明する。
まず、第8図にI)に示すように、81基板81上に厚
さ1μmの酸化シリコン112.82を熱酸化′、−に
より形成した後、反応性イオンエツチングにより酸化シ
リコン膜82をバターニングし、さらにこれをマスクと
してシリコンJ、Lk81をエツチングして開口1μm
、Rさ4μmの溝83を形成した。
次いて、弗酸弗化アンモニウム緩街液を用いて満83内
壁の自然酸化膜と酸化シリコン膜82を除去した後、前
記第2図に示した装置のスミ1台25上に載置した。ガ
ス導入口23から、S i F 480XCCM、 O
t l108ceを導入し、真空容器21内の圧力を0
.3Torr、試料温度5℃の条外で、300Wのマイ
クロ波を放電管26に印加し、試料をエツチングした。
エツチング量は約100人である。その結果、第8図(
11)に示すように、lIn 83の上下の角部は共に
丸められた。
曲率1径は上の角部が600人、ドの角部か1200人
であ−)た。また、反応性イオンエツチングにより満8
3を形成した直後には満8′うの内壁に微小な表面荒れ
や縦すじが見、られたが、このドライエツチング処理を
行った後ではそれらは無くなり、手用化されていた。こ
れは、放電により生じた5iFxと02或いは0とSi
F4の反応等により5iFxOy膜が堆積し、これを通
ったF原子−によるSiのエツチングが前者では遅く、
後右°では速く進んだためと考えられる。
次いで、第8図(C)に示すように、溝83の内壁にA
sを拡散し、深さ1500人のn型拡散層84を形成し
た。さらに、第8図(d)に示すように、このn型拡散
層84を熱酸化し、ノνさ約150人のゲート酸化膜8
5を形成した。また、リン添加多結晶シリコンを溝の中
に堆積し電極86を形成した。
このような−L程で1し成されたトレンチキャパシタの
、ゲート酸化膜85の絶縁破壊耐圧を調べた。その結果
、9596が真性破壊耐圧である8MV/cm以上の耐
圧を示した。他方、上記のS i F 、1 / 02
を用いたドライエツチングを行わすにキャパシタを形成
したしのは、400oLか真性破壊耐圧を示さなかった
。即ち、上記のドライエツチングにより、溝83の上下
の角部を丸め、同時に内壁を平滑化することができ、ゲ
ート酸化膜85の絶縁破壊耐圧が向上した。なお、この
ようにSi溝の角部を丸めたり、内壁を平滑化する処理
として、o Itit J”−のF原子にχ・!する(
7在比が1以上であるガスを用いtニドライエツチング
がある。これも、S;FxOvの、凹凸や角部での堆積
し易さの差を用いたものだか、この場合5iFxOyが
エツチング生成物により形成するため、十分に角部を丸
めたり、凹凸を11L滑化するためにはある程反SLを
エツチングする必要があった。ところが、本方法では、
S i FX OYを外部から供給するため、非常に少
ないエツチング=(tooo人)で角部を丸め、凹凸を
平滑化することができた。
なお、本発明は上述した6実施例に限定されるものでは
ない。エツチングガスとしては、C12,BCl3.C
CIい CCl 、 FCCI   F2 、  CC
I Fi 、  CF4CHCl  j 、  CHC
l、  F、  CHClF2゜CHF3  、  C
B  r  F3  、  C2F、+  、  NF
j 。
SF、、等を用いることができる。また、シリコンを含
むガスとしてはシラン類(SiNH2Nヤ、)やハロゲ
ン原子を含むシリコンガス、例えばS iF+ 、S 
iCIN F4−N、S 1HNF4−N。
5tCI4,5iHNC14□等を用いることができる
。また、使用するドライエツチング装置は、ダウンフロ
ー型のプラズマエツチング。
バレル型のプラズマエツチング、試料をアノード側に載
置する・14行甲板型のプラズマエツチング又は光励起
エツチング等を用いることができる。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。
[発明の効果] 以上詳述したように本発明によれば、エツチングと堆積
との競合反応を利用することにより、凹凸表面を簡易に
平坦化することかでき、さらに角部を簡易に丸めて曲率
1′径を大きくすることができる。従って、ダイナミッ
クRAMのキャパシタにおけるリーク電流の減少及び絶
縁破壊耐圧の向上をはかることができ、また多層配線の
形成を容易にすることが可能となる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係わるスタックドキャ
パシタの形成工程を示す断面図、第2図は上記第1の実
施例に用いたドライエツチング装置を示す概略構成図、
第3図は上記281の実施例の作用を説明するためのも
ので温度に対する・+1行蒸気圧の関係を示す特性図、
第4図は本発明の第2の実施例に係わる多層配線の形成
工程、を示す断面図、第5図は上記第2の実施例に用い
たドライエツチング装置を示す概略構成図、第6図は本
発明の第3の実施例に係わるA1合金配線の形成工程を
示す断面図、第7図は上記第3の実施例に用いたドライ
エツチング装置を示す概略構成図、第8図は本発明の第
4の実施例に係わるトレンチキャパシタの形成り程を示
す断面図である。 11.41,61.81・・・Si基板、12゜42.
62. 82・・・5iO21漠、13・・・多結晶シ
リコン膜、14.84・・・拡散層、15・・・W膜、
 1 6−’r a 2 0q  股、 1 7・・ 
A  16,43゜46・・・配線層、44.47・・
・BPSG膜、63・・Ala金11Q、 、64−・
・レジストマスク、8゛3・・・満、85・・・ゲート
酸化膜、86・・・電極、21゜51.71・・・真空
容器、22,23,52゜72・・・ガス導入口、24
.53.73・・・ガス排気口、25・・・、J(科白
、26・・・放電管、27・・・導波管、28・・・マ
イクロ波電源、2Q、57゜77・・・試f4.54.
’55.76・・・高周波電源、74.75・・・電極
。 出願人代理人 弁理士 鈴ン1武は 第1 図 第2 図 弔 図 (a) 〃 第 8図 図 (b)

Claims (5)

    【特許請求の範囲】
  1. (1)表面に凹凸又は段差が形成された被処理基体を真
    空容器内に配置し、被処理基体表面をエッチングするエ
    ッチングガスと該エッチングガスによりエッチングされ
    得る堆積物を生じる堆積ガスを、該容器内に同時に或い
    は交互に導入し凹部又は段差底部に優先的に堆積を生じ
    させながら被処理基体表面をエッチングすることを特徴
    とする表面平滑化処理方法。
  2. (2)表面に凹凸又は段差が形成された被処理基体を真
    空容器内に配置し、少なくとも弗素又は塩素を含むガス
    、酸素を含むガス及び珪素を含むガスを該容器内に導入
    し、凹部に又は段差底部に優先的に堆積を生じさせなが
    ら被処理基体表面をエッチングすることを特徴とする表
    面平滑化処理方法。
  3. (3)表面に凹凸又は段差が形成された被処理基体を真
    空容器内に配置し、被処理基体表面をエッチングするエ
    ッチングガスを該容器内に導入すると共に、被処理基体
    の温度をエッチング生成物が該容器内の圧力で被処理基
    体表面に堆積する温度に保ち、凹部又は段差底部にエッ
    チング生成物を優先的に堆積させながら被処理基体表面
    をエッチングすることを特徴とする表面平滑化処理方法
  4. (4)前記容器内に導入するガスは、該容器内で励起さ
    れるか、又は該容器とは別の領域で予め励起されること
    を特徴とする請求項1、2又は3記載の表面平滑化処理
    方法。
  5. (5)前記被処理基体の表面は、多結晶シリコン膜、金
    属膜、配線層を被覆した絶縁膜、配線パターン又はトレ
    ンチ溝であることを特徴とする請求項1、2又は3記載
    の表面平滑化処理方法。
JP24642988A 1988-09-30 1988-09-30 表面平滑化処理方法 Pending JPH0294521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24642988A JPH0294521A (ja) 1988-09-30 1988-09-30 表面平滑化処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24642988A JPH0294521A (ja) 1988-09-30 1988-09-30 表面平滑化処理方法

Publications (1)

Publication Number Publication Date
JPH0294521A true JPH0294521A (ja) 1990-04-05

Family

ID=17148347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24642988A Pending JPH0294521A (ja) 1988-09-30 1988-09-30 表面平滑化処理方法

Country Status (1)

Country Link
JP (1) JPH0294521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203915A (ja) * 2000-11-01 2002-07-19 Sony Corp キャパシタ素子及びその製造方法
JP2003151962A (ja) * 2001-11-14 2003-05-23 Mitsubishi Heavy Ind Ltd エッチング方法及びエッチング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203915A (ja) * 2000-11-01 2002-07-19 Sony Corp キャパシタ素子及びその製造方法
JP2003151962A (ja) * 2001-11-14 2003-05-23 Mitsubishi Heavy Ind Ltd エッチング方法及びエッチング装置

Similar Documents

Publication Publication Date Title
US7012001B2 (en) Method for manufacturing a semiconductor device for use in a memory cell that includes forming a composite layer of tantalum oxide and titanium oxide over a bottom capacitor electrode
US6277763B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US6841203B2 (en) Method of forming titanium film by CVD
US5279985A (en) Semiconductor device and method of fabrication thereof
JP2000208609A (ja) 半導体素子のトレンチ素子分離方法及びこれを用いた半導体素子
JPH07161703A (ja) 半導体装置の製造方法
JPH10275800A (ja) プラズマエッチングする方法
US20090071404A1 (en) Method of forming titanium film by CVD
US6943039B2 (en) Method of etching ferroelectric layers
US5629238A (en) Method for forming conductive line of semiconductor device
US5522520A (en) Method for forming an interconnection in a semiconductor device
US20080038895A1 (en) Capacitor of semiconductor device and method of manufacturing the same
US6607963B2 (en) Method for forming capacitor of semiconductor device
US6117764A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6407003B2 (en) Fabrication process of semiconductor device with titanium film
JPH0294521A (ja) 表面平滑化処理方法
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JP2001127050A (ja) 連続プラズマによる高融点金属上のアルミニウムのエッチング
JPH0467777B2 (ja)
JPH04294532A (ja) タングステンシリサイド膜の形成方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
JPH07201779A (ja) 電極配線およびその形成方法
JP3191477B2 (ja) 配線構造およびその製造方法
JPH06104222A (ja) 半導体装置の製造方法
JPS62274082A (ja) ドライエツチング方法