JPH0290553A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0290553A JPH0290553A JP24084788A JP24084788A JPH0290553A JP H0290553 A JPH0290553 A JP H0290553A JP 24084788 A JP24084788 A JP 24084788A JP 24084788 A JP24084788 A JP 24084788A JP H0290553 A JPH0290553 A JP H0290553A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- semiconductor chip
- semiconductor package
- recess part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 239000000463 material Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000004642 Polyimide Substances 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 239000004593 Epoxy Substances 0.000 claims abstract description 4
- 229920000728 polyester Polymers 0.000 claims abstract description 3
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000011889 copper foil Substances 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明の半導体パッケージに係り、特に、機械的な強度
が大きく、且つ実装厚さの薄い半導体パッケージに関す
るものである。
が大きく、且つ実装厚さの薄い半導体パッケージに関す
るものである。
［従来の技術］
従来、半導体パッケージとしては、多種のものが知られ
ている。その代表的なものとして、デュアルインライン
型、フラットパック型、テープキャリア型がある。
ている。その代表的なものとして、デュアルインライン
型、フラットパック型、テープキャリア型がある。
前記デュアルインライン型のものは、プリント基板に、
半導体チップ側面から下方へ伸びるリード（端子）を挿
入することができる穴を穿設し、この穴に前記リードを
挿入し、プリント基板の向う側で、該リードとプリント
基板表面の回路とをはんだ付けする構成である。
半導体チップ側面から下方へ伸びるリード（端子）を挿
入することができる穴を穿設し、この穴に前記リードを
挿入し、プリント基板の向う側で、該リードとプリント
基板表面の回路とをはんだ付けする構成である。
また、フラットパック型は、デュアルインライン型のリ
ード端子のはんだ付は部分の厚さを除くために、該リー
ドをプリント基板へ挿入せずに、プリント基板の半導体
チップ搭載面に平面付けする構成である。
ード端子のはんだ付は部分の厚さを除くために、該リー
ドをプリント基板へ挿入せずに、プリント基板の半導体
チップ搭載面に平面付けする構成である。
さらに、テープキャリア型は、回路を有し、ポリイミド
等からなるフレキシブルな長尺テープ状のキャリアフィ
ルムへ、Ａｕバンプを有する半導体チップを連続的にボ
ンディングし、この半導体チップと、該チップと前記回
路との接続部を樹脂でコートしたのち、これを前記キャ
リアフィルムから切り離し、プリント基板にはんだ付け
する構成である。
等からなるフレキシブルな長尺テープ状のキャリアフィ
ルムへ、Ａｕバンプを有する半導体チップを連続的にボ
ンディングし、この半導体チップと、該チップと前記回
路との接続部を樹脂でコートしたのち、これを前記キャ
リアフィルムから切り離し、プリント基板にはんだ付け
する構成である。
なお、この種の技術として関連するものには。
たとえば、電気学会技術報告（■部）第１５４号（昭和
５８年９月）第１５〜１８頁が挙げられる。
５８年９月）第１５〜１８頁が挙げられる。
［発明が解決しようとする課題］
前記したデュアルインライン型や、フラットパック型の
半導体パッケージは、機械的な強度は大きいものの、テ
ープキャリア型に比べて実装厚さが厚くなってしまい、
薄型化指向に反するものであった。また、これら半導体
パッケージの製造には、プラスチックのモールドを必要
とするので。
半導体パッケージは、機械的な強度は大きいものの、テ
ープキャリア型に比べて実装厚さが厚くなってしまい、
薄型化指向に反するものであった。また、これら半導体
パッケージの製造には、プラスチックのモールドを必要
とするので。
低価格化の障害になっていた。
一方、前記テープキャリア型の半導体パッケージは、半
導体チップを実装した状態の厚さが薄いという利点があ
るが、半導体チップを樹脂によりコートした状態で取り
扱わなければならないので。
導体チップを実装した状態の厚さが薄いという利点があ
るが、半導体チップを樹脂によりコートした状態で取り
扱わなければならないので。
機械的な強度が小さいという問題点があった。
本発明は、上記の従来技術の問題点を解決して、機械的
な強度に優れ、且つ実装厚さの薄い、安価な半導体パッ
ケージの提供を、その目的とするものである。
な強度に優れ、且つ実装厚さの薄い、安価な半導体パッ
ケージの提供を、その目的とするものである。
［課題を解決するための手段］
上記問題点を解決するための、本発明に係る半導体パッ
ケージの構成は、プリント基板と、このプリント基板の
表面に形成された回路と、この回路へ電気的に接続され
、前記プリント基板へ実装された半導体チップとを有す
る半導体パッケージにおいて、プリント基板を、半導体
チップ収納用の窪み部を形成した窪み部付きプリン１〜
基板にし、前記窪み部内へ半導体チップを実装するよう
にしたものである。
ケージの構成は、プリント基板と、このプリント基板の
表面に形成された回路と、この回路へ電気的に接続され
、前記プリント基板へ実装された半導体チップとを有す
る半導体パッケージにおいて、プリント基板を、半導体
チップ収納用の窪み部を形成した窪み部付きプリン１〜
基板にし、前記窪み部内へ半導体チップを実装するよう
にしたものである。
さらに詳しくは、次の通りである。
上記目的を達成するために１本発明に係る半導体パッケ
ージは、予め表面に回路が設けられたプリント基板の所
定部分に、熱もしくはプレスなどの適当な手段を用いて
、窪み部を形成し、この窪み部の内面側に、該内面に形
成された前記回路と電気的に接続されて半導体チップが
ワイヤボンディングで実装されているものである。
ージは、予め表面に回路が設けられたプリント基板の所
定部分に、熱もしくはプレスなどの適当な手段を用いて
、窪み部を形成し、この窪み部の内面側に、該内面に形
成された前記回路と電気的に接続されて半導体チップが
ワイヤボンディングで実装されているものである。
さらに、前記窪み部と前記半導体チップとの間の空隙へ
、樹脂を充填するようにしてもよい。
、樹脂を充填するようにしてもよい。
［作用］
上記のように構成したので、半導体パッケージの厚さは
、はぼ、プリント基板の厚さと半導体チップの厚さとを
加えた厚さなので、実装厚さのきわめて薄い半導体パッ
ケージが得られる。また、半導体チップはプリント基板
の窪み部によって保護されるため、外部から該パッケー
ジに加わる機械的な力に対しても十分な耐久力があると
いう。
、はぼ、プリント基板の厚さと半導体チップの厚さとを
加えた厚さなので、実装厚さのきわめて薄い半導体パッ
ケージが得られる。また、半導体チップはプリント基板
の窪み部によって保護されるため、外部から該パッケー
ジに加わる機械的な力に対しても十分な耐久力があると
いう。
従来両立し難い性質を兼ね備えた半導体パッケージを提
供することができる。
供することができる。
なお、前記窪み部と半導体チップとの間の空隙へ樹脂を
充填するようにすれば、さらに機械的な強度が向上する
。
充填するようにすれば、さらに機械的な強度が向上する
。
［実施例］
以下１本発明を実施例によって説明する。
第１図は１本発明の一実施例に係る半導体パッケージの
断面図（第２図のＩ−１断面）、第２図は、この半導体
パッケージの斜視図である。
断面図（第２図のＩ−１断面）、第２図は、この半導体
パッケージの斜視図である。
この半導体パッケージ８の概要を図面を用いて説明すれ
ば、これは、プリント基板（詳細後述）と、このプリン
ト基板の表面に形成された回路３と、この回路３へ電気
的に接続され、前記プリント基板へ実装された半導体チ
ップ４とを有するものであって、前記プリント基板を、
半導体チップ収納用の窪み部２を形成した窪み部付きプ
リント基板１にし、前記窪み部２内へ半導体チップ４を
実装するようにした半導体パッケージである。なお、前
記窪み部２へ樹脂７を充填し、この樹脂７によって半導
体チップ４を埋設しである。
ば、これは、プリント基板（詳細後述）と、このプリン
ト基板の表面に形成された回路３と、この回路３へ電気
的に接続され、前記プリント基板へ実装された半導体チ
ップ４とを有するものであって、前記プリント基板を、
半導体チップ収納用の窪み部２を形成した窪み部付きプ
リント基板１にし、前記窪み部２内へ半導体チップ４を
実装するようにした半導体パッケージである。なお、前
記窪み部２へ樹脂７を充填し、この樹脂７によって半導
体チップ４を埋設しである。
以下、詳細に説明する。
１は、窪み部付きプリント基板であって、このプリント
基板１の材料は、熱もしくはプレスなどにより、窪み部
２を容易に形成することができるものがよく、ポリイミ
ド、エポキシ、ポリエステル、もしくは金属である。２
は、この窪み部付きプリント基板１に、熱プレスによっ
て形成されている窪み部、３は、窪み部付きプリント基
板１の表面および窪み部２の内面に形成された回路であ
り、この回路３は、張り付けられた銅箔を、通常の方法
によってエツチングして形成したものである。４は半導
体チップであり、この半導体チップ４は、窪み部２の内
面の回路３に、銀ペースト５でダイボンディングされて
いる。６は、回路３と半導体チップ４とを接続する金属
ワイヤに係る金線である。７は、窪み部２と半導体チッ
プ４との間の空隙に充填された樹脂に係るエポキシであ
り、通常のポツティング方法によって充填されたもので
ある。
基板１の材料は、熱もしくはプレスなどにより、窪み部
２を容易に形成することができるものがよく、ポリイミ
ド、エポキシ、ポリエステル、もしくは金属である。２
は、この窪み部付きプリント基板１に、熱プレスによっ
て形成されている窪み部、３は、窪み部付きプリント基
板１の表面および窪み部２の内面に形成された回路であ
り、この回路３は、張り付けられた銅箔を、通常の方法
によってエツチングして形成したものである。４は半導
体チップであり、この半導体チップ４は、窪み部２の内
面の回路３に、銀ペースト５でダイボンディングされて
いる。６は、回路３と半導体チップ４とを接続する金属
ワイヤに係る金線である。７は、窪み部２と半導体チッ
プ４との間の空隙に充填された樹脂に係るエポキシであ
り、通常のポツティング方法によって充填されたもので
ある。
具体例を示す。
３５μｍの銅箔を有する厚さ１２５μｍのポリイミドフ
レキシブルプリント基板を用意し、前記銅箔を所定のパ
ターンにエツチングして回路３を形成する。容易にボン
ディングができるように、回路３上にニッケルおよび金
めつきを施す。このようにして、回路３を表面に形成し
たプリント基板の所定部分に、熱プレスにより窪み部２
を形成し、窪み部付きプリント基板１を得る。窪み部２
へ、銀ペースト５により、半導体チップ４をダイボンデ
ィングし、また半導体チップ４と回路３とを金ワイヤ６
で・ワイヤボンディングする。次に。
レキシブルプリント基板を用意し、前記銅箔を所定のパ
ターンにエツチングして回路３を形成する。容易にボン
ディングができるように、回路３上にニッケルおよび金
めつきを施す。このようにして、回路３を表面に形成し
たプリント基板の所定部分に、熱プレスにより窪み部２
を形成し、窪み部付きプリント基板１を得る。窪み部２
へ、銀ペースト５により、半導体チップ４をダイボンデ
ィングし、また半導体チップ４と回路３とを金ワイヤ６
で・ワイヤボンディングする。次に。
窪み部２に、エポキシ系の樹脂７を充填し、加熱硬化を
行なう。最後に、窪み部付きプリント基板１を所望の外
形に切断すれば、半導体パッケージが完成する。
行なう。最後に、窪み部付きプリント基板１を所望の外
形に切断すれば、半導体パッケージが完成する。
以上説明した実施例によれば、次の効果がある。
すなわち、半導体パッケージ８の厚さは、窪み部付きプ
リント基板１の基板厚さと半導体チップ４の厚さとを加
えた厚さにほぼ匹敵する、きわめて実装厚さの薄いパッ
ケージを得ることができる。
リント基板１の基板厚さと半導体チップ４の厚さとを加
えた厚さにほぼ匹敵する、きわめて実装厚さの薄いパッ
ケージを得ることができる。
また、半導体チップ４が窪み部付きプリント基板１の窪
み部２、さらには樹脂７によって保護されているため、
外部からパッケージに加わる機械的な力に対しても十分
な耐久力がある。
み部２、さらには樹脂７によって保護されているため、
外部からパッケージに加わる機械的な力に対しても十分
な耐久力がある。
このようにして、従来１両立し難い効果を有する半導体
パッケージ８を提供することができる。
パッケージ８を提供することができる。
なお、本実施例においては、窪み部２へ樹脂７を充填す
るようにしたが、この樹脂は、用途によってはなくても
よい。
るようにしたが、この樹脂は、用途によってはなくても
よい。
さらに、窪み部付きプリント基板１用のプリント基板と
しては、前記実施例で挙げたもののほかに、ガラスエポ
キシ、フェノール、ＢＴ、フッ素樹脂などの基材からな
るプリント基板や、アルミ基材に絶縁樹脂を介して銅箔
を張り付だプリント基板に代表される金属ベースプリン
ト基板を使用してもよい。これらのプリント基板の選択
は、窪み部２を容易に成形できることを必須の条件とし
て選ばれるべきである。
しては、前記実施例で挙げたもののほかに、ガラスエポ
キシ、フェノール、ＢＴ、フッ素樹脂などの基材からな
るプリント基板や、アルミ基材に絶縁樹脂を介して銅箔
を張り付だプリント基板に代表される金属ベースプリン
ト基板を使用してもよい。これらのプリント基板の選択
は、窪み部２を容易に成形できることを必須の条件とし
て選ばれるべきである。
さらにまた、回路３の材料も銅箔に限定されないことは
言うまでもない。
言うまでもない。
［発明の効果］
以上詳細に説明したように本発明によれば、１ｍ程度で
極めて薄く、且つ機械的な強度が大きい半導体パッケー
ジを、容易に、安価に得られる効果がある。
極めて薄く、且つ機械的な強度が大きい半導体パッケー
ジを、容易に、安価に得られる効果がある。
これを要するに、機械的な強度に優れ、且つ実装厚さの
薄い、安価な半導体パッケージを提供することができる
。
薄い、安価な半導体パッケージを提供することができる
。
第１図は、本発明の一実施例に係る半導パッケ−ジの断
面図（第２図の１−１断面）、第２図は、この半導体パ
ッケージの斜視図である。 １・・・窪み部付きプリント基板、２・・・窪み部、３
・・・回路、４・・・半導体チップ、７・・・樹脂、８
・・・半導体パッケージ。
面図（第２図の１−１断面）、第２図は、この半導体パ
ッケージの斜視図である。 １・・・窪み部付きプリント基板、２・・・窪み部、３
・・・回路、４・・・半導体チップ、７・・・樹脂、８
・・・半導体パッケージ。
Claims (6)
- １．プリント基板と、このプリント基板の表面に形成さ
れた回路と、この回路へ電気的に接続され、前記プリン
ト基板へ実装された半導体チップとを有する半導体パッ
ケージにおいて、 プリント基板を、半導体チップ収納用の窪み部を形成し
た窪み部付きプリント基板にし、前記窪み部内へ半導体
チップを実装するようにした ことを特徴とする半導体パッケージ。 - ２．窪み部を、熱プレスによって形成した窪み部にした ことを特徴とする請求項１記載の半導体パッケージ。
- ３．窪み部へ樹脂を充填し、この樹脂によって半導体チ
ップを埋設した ことを特徴とする請求項１記載の半導体パッケージ。 - ４．プリント基板の材料をポリイミド，エポキシ，ポリ
エステル，もしくは金属にした ことを特徴とする請求項１記載の半導体パッケージ。 - ５．回路の材料を、銅箔にした ことを特徴とする請求項１記載の半導体パッケージ。
- ６．半導体チップと回路とを、金属ワイヤで接続した ことを特徴とする請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24084788A JPH0290553A (ja) | 1988-09-28 | 1988-09-28 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24084788A JPH0290553A (ja) | 1988-09-28 | 1988-09-28 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290553A true JPH0290553A (ja) | 1990-03-30 |
Family
ID=17065594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24084788A Pending JPH0290553A (ja) | 1988-09-28 | 1988-09-28 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326741A (ja) * | 1991-04-16 | 1992-11-16 | Samsung Electron Co Ltd | 半導体パッケージ |
-
1988
- 1988-09-28 JP JP24084788A patent/JPH0290553A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326741A (ja) * | 1991-04-16 | 1992-11-16 | Samsung Electron Co Ltd | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US5208188A (en) | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH0570316B2 (ja) | ||
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH03112688A (ja) | Ｉｃカード | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2001332580A (ja) | 半導体装置及びその製造方法 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH0290553A (ja) | 半導体パッケージ | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| JPH06216492A (ja) | 電子装置 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 |