JPH0286313A - Overcurrent protection circuit for semiconductor switch circuit - Google Patents

Overcurrent protection circuit for semiconductor switch circuit

Info

Publication number
JPH0286313A
JPH0286313A JP23819788A JP23819788A JPH0286313A JP H0286313 A JPH0286313 A JP H0286313A JP 23819788 A JP23819788 A JP 23819788A JP 23819788 A JP23819788 A JP 23819788A JP H0286313 A JPH0286313 A JP H0286313A
Authority
JP
Japan
Prior art keywords
circuit
emitter
gate
transistor
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23819788A
Other languages
Japanese (ja)
Inventor
Hiroshi Miki
広志 三木
Yasuji Seki
関 保治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP23819788A priority Critical patent/JPH0286313A/en
Publication of JPH0286313A publication Critical patent/JPH0286313A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To protect overcurrent with simple circuit constitution by interrupting a signal given from a drive circuit to a gate-emitter inbetween at the detection of an overcurrent and using a short-circuit so as to short-circuit the gate and the emitter. CONSTITUTION:The overcurrent state is caused when an IGBT (Insulated Gate Bipolar Transistor) 11A is turned on, and when the collector-emitter voltage reaches a voltage of a power supply 5a or over, a transistor(TR) 8a with a current flowing at the normal conduction is turned off. This state is fed back to an ON/OFF signal circuit 13 by a logic gate circuit 20a. The circuit 13 receiving the signal turns off a switch 10c' and turns on a switch 10e. Thus, the gate and emitter of IGBTs 11a, 11b are short-circuited by a resistor 19f and the switch 10e. Thus, the stored charge between the gate and emitter of the IGBT 11a is discharged and the said IGBT 11a is turned off.

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明は、スイッチング用半導体素子の一種であるI 
G B T (Insulated Gate Bip
olar Transistor)を用いた半導体スイ
ッチ回路で、特にI GBTのエミッタ及びゲートを共
通に接続したコンプリメンタリハーフブリッジ回路の過
電流保護回路に関する。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to an I
G B T (Insulated Gate Bip)
The present invention relates to an overcurrent protection circuit for a complementary half-bridge circuit in which the emitter and gate of an IGBT are commonly connected.

〔従来の技術〕[Conventional technology]

I GBT素子は、バイポーラトランジスタの有する高
耐圧、大容量化が容易であるという長所と、パワーMO
3FETの有する高速なスイッチングが可能で、ドライ
ブも容易であるという長所とをあわせもった新しいデイ
バスとして注目されている。
IGBT elements have the advantages of bipolar transistors, such as high breakdown voltage and easy increase in capacity, and power MO
It is attracting attention as a new device that combines the advantages of 3FET, such as being capable of high-speed switching and being easy to drive.

第3図にNチャネルIGBTの等価回路をしめす。Nチ
ャネルMO3FETI、NPN)ランジスタ2.PNP
)ランジスタ3.及びトランジスタ2のベース・エミッ
タ間短絡抵抗4からなり、MO3FETIのドレイン・
ソース間とトランジスタ2のエミッタ・コレクタ間が並
列接続され、トランジスタ2,3はサイリースタ回路を
形成するものとして表すことができる。
Figure 3 shows an equivalent circuit of an N-channel IGBT. N-channel MO3FETI, NPN) transistor 2. PNP
) transistor 3. and a short-circuit resistor 4 between the base and emitter of the transistor 2, and the drain and emitter of the MO3FETI.
The sources and the emitter and collector of transistor 2 are connected in parallel, and transistors 2 and 3 can be expressed as forming a thyristor circuit.

前記NチャネルIGBTをオンさせる時は、ゲート・エ
ミッタ間に順バイアス電圧をかける。その結果、MO3
FETIにチャネルが形成され、該MOS F ET 
1が導通状態になり、PNP )ランジスタ3のエミッ
タ・ベース間が順バイアスされることにより導通が開始
する。
When turning on the N-channel IGBT, a forward bias voltage is applied between the gate and emitter. As a result, MO3
A channel is formed in the FETI, and the MOS FET
1 becomes conductive, and the emitter-base of the PNP transistor 3 is forward biased, thereby starting conduction.

逆に、本素子をオフさせる時はゲート・エミッタ間に逆
バイアス電圧をかける。この結果、MO3FETIはオ
フになり、PNP )ランジスタ3のベース電流が流れ
なくなり、該トランジスタ3がオフし、その結果I G
BTがオフする。
Conversely, when turning off this element, a reverse bias voltage is applied between the gate and emitter. As a result, the MO3FETI is turned off, the base current of the PNP transistor 3 stops flowing, the transistor 3 is turned off, and as a result, the IG
BT turns off.

ところで、本素子は前述のようにトランジスタ2.3に
よる寄生サイリスタを有する。そのためコレクタ電流が
所定値以上になるとラフチアツブという現象(寄生サイ
リスタがターンオンしてしまう現象)を生じ、コレクタ
電流が遮断できなくなってしまう場合がある。このラッ
チアップ現象はIGETの素子破壊に直結するので、こ
れを生じないように過電流保護することが必要となる。
By the way, as described above, this element has a parasitic thyristor formed by the transistor 2.3. Therefore, when the collector current exceeds a predetermined value, a phenomenon called rough stub occurs (a phenomenon in which a parasitic thyristor turns on), and the collector current may not be cut off. Since this latch-up phenomenon is directly linked to element destruction of the IGET, it is necessary to provide overcurrent protection to prevent this from occurring.

このようなIGBTの過電流保護を行う場合は、電流レ
ベルをラッチアップ電流以下に抑えなけれはノよらない
When performing overcurrent protection of such an IGBT, the current level must be suppressed below the latch-up current.

第3図においてIGBTにオフゲート信号を与えると、
まずNチャネルMO3FETIがターンオフする。L負
荷時にコレクタ電流が急には減少できないために、FE
TIのドレイン・ソース間を流れていた電流が、PNP
 )ランジスタ3のコレクタに移る。このため抵抗4の
電圧降下が大きぐなり、トランジスタ2のベース・エミ
ッタ間が順バイアスされ該トランジスタが導通し、トラ
ンジスタ2.3による寄生サイリスタがターンオンして
しまう。このようにターンオフ時はオン状態よりもラッ
チアップしやすいので、過電流時のターンオフはゆるや
かに行わなければならない。
In Fig. 3, when an off-gate signal is applied to the IGBT,
First, the N-channel MO3FETI is turned off. Since the collector current cannot suddenly decrease when the load is low, the FE
The current flowing between the drain and source of TI is now PNP
) Move to the collector of transistor 3. Therefore, the voltage drop across the resistor 4 becomes large, and the base-emitter of the transistor 2 is forward biased, making the transistor conductive and turning on the parasitic thyristor formed by the transistor 2.3. In this way, latch-up is more likely to occur during turn-off than in on-state, so turn-off at the time of overcurrent must be performed slowly.

出願人は先に特願昭63−186948号として、第2
図に示すようなIGBTの駆動回路における過電流保護
回路を出願した。
The applicant had previously filed a patent application No. 2 as Japanese Patent Application No. 186948/1983.
An application has been filed for an overcurrent protection circuit for an IGBT drive circuit as shown in the figure.

第2図中、12は制御回路から送られる制御信号を絶縁
して伝えるフォトカプラー であり、また、抵抗9d、
9e、9f、9g、9h、ダイオード6c、ツェナーダ
イオード7b及びトランジスタ10 c 、 10dで
ON10 F F信号回路13が形成され、さらにトラ
ンジスタ10a、10bはON回路14、OFF回路1
5のスイッチとして存在する。
In Figure 2, 12 is a photocoupler that insulates and transmits the control signal sent from the control circuit, and resistors 9d,
An ON10FF signal circuit 13 is formed by 9e, 9f, 9g, 9h, a diode 6c, a Zener diode 7b, and transistors 10c and 10d, and furthermore, transistors 10a and 10b form an ON circuit 14 and an OFF circuit 1.
It exists as 5 switches.

直列接続した順バイアス電源5aと逆バイアス電源5b
との接続中点がIGBTIIのエミッタに接続され、こ
れら電源5a、5bに前記スイッチとしてのトランジス
タ10a、10bがエミッタ相互を接続して直列接続さ
れ、該トランジスタLOa。
Forward bias power supply 5a and reverse bias power supply 5b connected in series
The midpoint of the connection with the IGBTII is connected to the emitter of the IGBTI II, and the transistors 10a and 10b as the switches are connected in series to the power supplies 5a and 5b with their emitters connected to each other, and the transistor LOa.

10bの接続中点は抵抗9aを介してIGBTIIのゲ
ートに接続される。
The midpoint of connection 10b is connected to the gate of IGBTII via resistor 9a.

NPN l−ランジスタ8のコレクタが抵抗9cを介し
て前記抵抗9aとIGBTIIのゲートとの接続中点に
接続され、同トランジスタ8のエミッタがダイオード6
bを介して逆バイアス電源5bの正極とI GBTのエ
ミッタとの接続中点に接続されて該トランジスタ8及び
ダイオード6bで放電回路17を形成した。この放電回
路17は、後述の過電流検出器16の出力を受けてIG
BTIIのゲート・エミッタ間容量の蓄積電荷を抵抗値
の大きなゲート抵抗9cによって放電するものである。
The collector of the NPN l-transistor 8 is connected via a resistor 9c to the midpoint between the resistor 9a and the gate of IGBTII, and the emitter of the transistor 8 is connected to the diode 6.
The transistor 8 and the diode 6b formed a discharge circuit 17 by connecting the positive electrode of the reverse bias power supply 5b and the emitter of the IGBT via the transistor 8b. This discharge circuit 17 receives an output from an overcurrent detector 16, which will be described later, and is connected to an IG.
The accumulated charge in the gate-emitter capacitance of BTII is discharged by the gate resistor 9c having a large resistance value.

また、トランジスタ8のベースがツェナーダイオード7
a及びダイオード6eを介してトランジスタ10a、1
0bと抵抗9aとの接続中点に接続され、さらにダイオ
ード6eとツェナーダイオード7aとの中点はダイオー
ド6aを介してI GBTllのコレクタに接続される
ようにして、これらダイオード6e、6a及びツェナー
ダイオード7aで、I G B Tllのコレクタ・エ
ミッタ間電圧を監視し、これが上昇することにより過電
流を検出する過電流検出器16を形成する。
Also, the base of the transistor 8 is the Zener diode 7.
transistors 10a and 1 through a and a diode 6e.
The diodes 6e, 6a and the Zener diode 7a forms an overcurrent detector 16 that monitors the collector-emitter voltage of the IGBTll and detects an overcurrent when the voltage increases.

このようにして、前記ON10 F F信号回路13に
過電流検出回路16からの出力を導入するとともに、こ
のON10 F F信号回路13にこの出力を受けてO
N回路14をオフさせることによりIGBTのゲート・
エミッタ間への順バイアス電圧の印加経路を遮断する機
能を持たせた。
In this way, the output from the overcurrent detection circuit 16 is introduced into the ON10 F F signal circuit 13, and the ON10 F F signal circuit 13 receives this output and is connected to the O
By turning off the N circuit 14, the IGBT gate
It has a function to cut off the path for applying forward bias voltage between the emitters.

次に、動作を説明すると、通常時は、順バイアス時には
フォトカプラー12のフォトトランジスタをオンさせる
ので、ON10 F F信・号回路13のトランジスタ
10c、10dはオフする。そのため、ON回路14の
トランジスタ10aは順バイアスされ導通し、OFF回
路15のトランジスタ10bは逆バイアスされオフする
。その結果、順バイアス電源5aの電圧がトランジスタ
10a、抵抗9aを介してIGBTIIのゲート・エミ
ッタ間に印加され、該IGBTIIはオンする。
Next, the operation will be explained. Normally, when forward bias is applied, the phototransistor of the photocoupler 12 is turned on, so the transistors 10c and 10d of the ON10FF signal/signal circuit 13 are turned off. Therefore, the transistor 10a of the ON circuit 14 is forward biased and turned on, and the transistor 10b of the OFF circuit 15 is reverse biased and turned off. As a result, the voltage of forward bias power supply 5a is applied between the gate and emitter of IGBTII via transistor 10a and resistor 9a, and IGBTII is turned on.

一方、逆バイアス時にはフォトカプラー12のフォトト
ランジスタをオフさせるので、トランジスタ10aは逆
バイアスされオフし、トランジスタ10bは順バイアス
導通する。その結果逆バイアス電源5bの電圧が抵抗9
a、トランジスタ10bを介してIGBTIIのゲート
・エミッタ間に印加され、該IGBTIIはオフする。
On the other hand, at the time of reverse bias, the phototransistor of the photocoupler 12 is turned off, so the transistor 10a is reverse biased and turned off, and the transistor 10b is forward biased and conductive. As a result, the voltage of the reverse bias power supply 5b changes to the resistance 9
a, is applied between the gate and emitter of IGBTII via transistor 10b, and IGBTII is turned off.

次に、過電流時の動作について説明する。順バイアス時
にICBTIIのコレクタ・エミッタ間電圧が、過電流
検出回路16のツェナーダイオード7aのツェナー電圧
と、放電回路17のNPN)ランジスタ8のベース・エ
ミッタ間ダイオードの順バイアス電圧降下分と、ダイオ
ード6bの順電圧降下分との和を越えると、NPN)ラ
ンジスタ8のベース・エミッタ間には、電源5aの電圧
が、抵抗9f、ツェナーダイオード7aを介して印加さ
れ、そのためベース・エミッタ間は順バイアスされ該ト
ランジスタは導通する。この時IGBTIIのゲート・
エミッタ間は、抵抗9C1放電回路17のトランジスタ
8、及びダイオード6bによって短絡される。このダイ
オード6bは、通常のターンオフ時にカソード・アノー
ド間に電源5bの電圧をもたせることにより、トランジ
スタ8を保護するものである。
Next, the operation at the time of overcurrent will be explained. During forward bias, the collector-emitter voltage of ICBTII is determined by the Zener voltage of the Zener diode 7a of the overcurrent detection circuit 16, the forward bias voltage drop of the base-emitter diode of the NPN transistor 8 of the discharge circuit 17, and the diode 6b. When the voltage exceeds the sum of the forward voltage drop of and the transistor becomes conductive. At this time, the gate of IGBTII
The emitters are short-circuited by the resistor 9C1, the transistor 8 of the discharge circuit 17, and the diode 6b. This diode 6b protects the transistor 8 by applying the voltage of the power supply 5b between the cathode and anode during normal turn-off.

以上によりゲート・エミッタ間を短絡し、IGBTII
のコレクタ電流を遮断する。
With the above steps, the gate and emitter are short-circuited, and the IGBTII
The collector current is cut off.

また、この時、0N10FF信号回路13のツェナーダ
イオード7bのツェナー電圧とNPN トランジスタ1
0cのベース・エミッタ間ダイオードの順バイアス電圧
降下分との和を、ツェナーダイオード7aのツェナー電
圧とNPN)ランジスタ8のベース・エミッタ間ダイオ
ードの順バイアス電圧降下分とダイオード6bの順電圧
降下分と逆バイアス電源5bの電圧との和を等しくして
おくと、前記過電流時にツェナーダイオード7bが導通
し、NPN トランジスタ10cは順バイアスされ該ト
ランジスタはオンする。従ってトランジスタ10aは逆
バイアスされオフする。一方、この時トランジスタ10
dのベース・エミッタ間は、ダイオード6Cによって順
バイアス電圧は印加されない。そのため、トランジスタ
10dはオンせず、従ってトランジスタ10bはオフ状
態のままである。
Also, at this time, the Zener voltage of the Zener diode 7b of the 0N10FF signal circuit 13 and the NPN transistor 1
The sum of the forward bias voltage drop of the diode between the base and emitter of 0c is the Zener voltage of the Zener diode 7a, the forward bias voltage drop of the base-emitter diode of the NPN transistor 8, and the forward voltage drop of the diode 6b. If the sum with the voltage of the reverse bias power supply 5b is made equal, the Zener diode 7b becomes conductive at the time of the overcurrent, and the NPN transistor 10c is forward biased and turned on. Therefore, transistor 10a is reverse biased and turned off. On the other hand, at this time the transistor 10
No forward bias voltage is applied between the base and emitter of d due to the diode 6C. Therefore, transistor 10d does not turn on, and therefore transistor 10b remains off.

その結果、抵抗値の大きいゲート抵抗によって蓄積電荷
をゆっくりと放電することが可能となる。
As a result, it becomes possible to slowly discharge accumulated charges by using a gate resistor having a large resistance value.

そのためラッチアップすることなく、過電流を遮断する
ことができる。
Therefore, overcurrent can be interrupted without latch-up.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このように第2図に示すI GBTの過電流保護回路は
、ラッチアップすることな(過電流保護を行うことがで
きるので、IGBTをより広範vIiZ&用途に適応で
きるという利点をもたらすものである。
As described above, the overcurrent protection circuit for the IGBT shown in FIG. 2 can provide overcurrent protection without latch-up, and therefore has the advantage that the IGBT can be applied to a wider range of applications.

しかし、主回路電源の正極に接続された素子及び主回路
電源の負極に接続された素子の2つともI GBTによ
るコンプリメンタリハーフブリッジ回路の場合、これら
の駆動回路の構成を考えると前記の過電流保護回路が2
組必要となる。従って、第2図に示した従来の過電流保
護回路では、回路構成がきわめて複雑になってしまう。
However, if both the element connected to the positive terminal of the main circuit power supply and the element connected to the negative terminal of the main circuit power supply are complementary half-bridge circuits using IGBTs, the above-mentioned overcurrent will occur when considering the configuration of these drive circuits. 2 protection circuits
A set is required. Therefore, the conventional overcurrent protection circuit shown in FIG. 2 has an extremely complicated circuit configuration.

本発明の目的は前記従来例の不都合を解消し、コンプリ
・メンタリハーフブリッジ回路の場合でも簡単な回路構
成ですむ半導体スイッチ回路の過電流保護回路を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an overcurrent protection circuit for a semiconductor switch circuit which eliminates the disadvantages of the conventional example and requires a simple circuit configuration even in the case of a complementary half-bridge circuit.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は前記目的を達成するため、主回路電源の正極に
接続されたNチャネルIGBTと、主回路電源の負極に
接続されたPチャネルIGBTとのエミッタ及びゲート
を共通に接続してコンプリメンタリハーフブリッジ回路
を形成する半導体スイッチ回路において、該回路のIG
BTのゲート・エミッタ間に信号を印加してI GBT
をオン、オフさせる駆動回路と、このゲート・エミッタ
間を短絡する短絡回路と、各I GBTのコレクタ電位
の増大により過電流を検出する過電流検出回路とを設け
、該過電流検出回路の過電流検出時に前記駆動回路から
ゲート・エミッタ間に与える信号を遮断し、短絡回路に
よりゲート・エミッタ間を短絡することを要旨とするも
のである。
In order to achieve the above object, the present invention connects the emitters and gates of an N-channel IGBT connected to the positive pole of the main circuit power supply and a P-channel IGBT connected to the negative pole of the main circuit power supply in common to form a complementary half bridge. In a semiconductor switch circuit forming a circuit, the IG of the circuit
IGBT by applying a signal between the gate and emitter of BT
A drive circuit that turns on and off the IGBT, a short circuit that shorts between the gate and emitter, and an overcurrent detection circuit that detects overcurrent by increasing the collector potential of each IGBT. The gist of the present invention is to cut off the signal applied between the gate and emitter from the drive circuit when detecting a current, and to short-circuit the gate and emitter using a short circuit.

〔作用〕[Effect]

本発明によれば、過電流検出回路の過電流検出時にこれ
を駆動回路にフィードバックして該駆動回路からI G
BTのゲート・エミッタ間に与える信号を遮断する。同
時に駆動回路からの出力で短絡回路によりI GBTの
ゲート・エミッタ間が短絡され、過電流となったIGB
Tのゲート・エミッタ間の蓄積電荷は放電される。
According to the present invention, when an overcurrent detection circuit detects an overcurrent, this is fed back to the drive circuit, and the IG
The signal applied between the gate and emitter of BT is cut off. At the same time, the IGBT's gate and emitter were short-circuited due to the output from the drive circuit, resulting in an overcurrent.
The accumulated charge between the gate and emitter of T is discharged.

〔実施例〕〔Example〕

以下、図面について本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の半導体スイッチ回路の1実施例を示す
回路図で、前記従来例を示す第2図と同一構成要素には
同一参照符号を付したものである。
FIG. 1 is a circuit diagram showing one embodiment of the semiconductor switch circuit of the present invention, and the same components as in FIG. 2 showing the conventional example are given the same reference numerals.

図中11aは半導体スイッチング素子としてのIGBT
であるが、NチャネルIGBT11aは主回路電源の正
極に接続された素子(以下上アーム素子と称す)であり
、PチャネルI G B Tl1bは主回路電源の負極
に接続された素子(以下下アーム素子と称す)であり、
これらI G B Tl1a、Ilbはエミッタ及びゲ
ートを共通に接続したコンプリメンタリハーフブリッジ
回路を形成する。
In the figure, 11a is an IGBT as a semiconductor switching element.
However, the N-channel IGBT11a is an element connected to the positive pole of the main circuit power supply (hereinafter referred to as the upper arm element), and the P-channel IGBT11b is an element connected to the negative pole of the main circuit power supply (hereinafter referred to as the lower arm element). (referred to as element),
These I G B Tl1a and Ilb form a complementary half bridge circuit in which the emitter and gate are commonly connected.

このようなI G B T11a、11bによる半導体
スイッチ回路に対し、直列接続した順バイアス電源5a
と逆バイアス電源5bとの接続中点がIGBTlla、
 1“1bの共通接続したエミッタに接続され、電源5
a、5bの直列接続回路にスイッチ100′ と10d
′の直列接続回路が並列接続され、該スイッチ10c′
と10d′の接続中点が抵抗19cを介してI G B
 T11a、11bの共通接続されたゲートに接続され
る。
A forward bias power supply 5a connected in series to a semiconductor switch circuit including such IGBTs 11a and 11b
The connection midpoint between the and the reverse bias power supply 5b is IGBTlla,
1" connected to the commonly connected emitter of 1b, power supply 5
Switches 100' and 10d are connected to the series connection circuit of a and 5b.
' are connected in parallel, and the switch 10c'
and 10d' are connected to IGB through resistor 19c.
It is connected to the commonly connected gates of T11a and T11b.

図中13はON10 F F信号回路で、前記スイッチ
100′ と10d ’のオン、オフ制御を行うもので
ある。このようにして、電源−5a、5b、スイッチ1
0c ’ + 10d ’及びON10 F F信号回
路13でI G B Tl1a、Ilbのゲート・エミ
ッタ間に信号を印加してオン、オフさせる駆動回路が形
成される。
In the figure, reference numeral 13 denotes an ON10FF signal circuit, which controls on/off of the switches 100' and 10d'. In this way, power supplies -5a, 5b, switch 1
0c'+10d' and the ON10FF signal circuit 13 form a drive circuit that applies a signal between the gates and emitters of IGBTl1a and Ilb to turn them on and off.

また、I G B T11a、11bのゲート・エミッ
タ間にスイッチ10eと抵抗19fの直列接続回路によ
る短絡回路が形成され、このスイッチ10eも0N10
FF信号回路13の信号でオン、オフされるようにした
Further, a short circuit is formed between the gates and emitters of IGBTs 11a and 11b by a series connection circuit of a switch 10e and a resistor 19f, and this switch 10e is also 0N10.
It is turned on and off by a signal from the FF signal circuit 13.

さらに、スイッチ10c ’ + lOd ’の直列接
続回路に、トランジスタ8aと抵抗19dの直列接続回
路及び抵抗19eとトランジスタ8bの直列接続回路と
がそれぞれ並列接続され、トランジスタ8aのベースは
抵抗19a及びダイオード6aを介してIGBTlla
のコレクタに、トランジスタ8bのベースは抵抗19b
及びダイオード6bを介してIG B Tll bのコ
レクタに接続されることにより、過電流検出回路16が
形成される。
Further, a series connection circuit of a transistor 8a and a resistor 19d and a series connection circuit of a resistor 19e and a transistor 8b are connected in parallel to the series connection circuit of the switch 10c'+lOd', and the base of the transistor 8a is connected to the resistor 19a and the diode 6a. via IGBTlla
The base of the transistor 8b is connected to the collector of the resistor 19b.
and is connected to the collector of IGB Tll b via the diode 6b, thereby forming an overcurrent detection circuit 16.

この過電流検出回路16は、各I G B T11a、
11bのコレクタ電位の増大により過電流を検出するも
のである。
This overcurrent detection circuit 16 includes each IGBT11a,
An overcurrent is detected by an increase in the collector potential of 11b.

トランジスタ8a、8bがオフし、論理ゲート回路20
a、20bのトランジスタ8a、8bのコレクタへの接
続点の電位がLになったことを知らせる信号と、ON1
0 F F信号回路13からのスイッチ10c  、 
10d ’のオン信号とを論理ゲート回路20a、20
bに導入し、該論理ゲート回路20a、20bの出力を
ON10 F F信号回路13へ導入するようにした。
Transistors 8a and 8b are turned off, and logic gate circuit 20
A signal indicating that the potential at the connection point of transistors 8a and 20b to the collectors of transistors 8a and 8b has become L, and ON1
Switch 10c from 0FF signal circuit 13,
10d' on signal and the logic gate circuits 20a, 20
The outputs of the logic gate circuits 20a and 20b are introduced into the ON10FF signal circuit 13.

図中6f、6gは、それぞれI G B T11a、1
1bのコレクタ・エミッタ間に接続されるダイオードで
ある。
In the figure, 6f and 6g are IGBT11a and 1, respectively.
This is a diode connected between the collector and emitter of 1b.

次に、動作について説明する。Next, the operation will be explained.

上アーム素子IGBT11aをオン、下アーム素子IG
B711bをオフする時は、0N10FF信号回路13
からスイッチ100′にオン信号、スイッチ10d′に
オフ信号が送られる。すると、両iGB T11a、1
1bのゲート・エミッタ間には電源5aの電圧がスイッ
チ10c、抵抗19cを介して印加される。その結果、
IGBTllaはオンし、同llbはオフする。この時
、IGBTllaが正常な導通状憇(コレクタ・エミッ
タ間電圧が充分低い)であれば、PNP )ランジスタ
8aのエミッタ・ベース間には電源5aの電圧が、抵抗
19a、ダイオード6aS IGBTllaのパスによ
り印加され、該トランジスタ8aは導通ずる。よって、
該トランジスタ8aのコレクタ(第1図のA点)の電圧
はHになる。逆に上アーム素子IGBT11aをオフ、
下アーム素子IGB711bをオンする時は、ON10
 F F信号回路13からスイッチ100′にオフ信号
、スイッチ10d′にオン信号が送られる。
Turn on upper arm element IGBT11a, lower arm element IG
When turning off B711b, 0N10FF signal circuit 13
An on signal is sent to the switch 100' and an off signal is sent to the switch 10d'. Then, both iGB T11a, 1
A voltage from a power source 5a is applied between the gate and emitter of 1b via a switch 10c and a resistor 19c. the result,
IGBTlla is turned on and IGBTlla is turned off. At this time, if IGBTlla is in normal conduction state (collector-emitter voltage is sufficiently low), the voltage of power supply 5a is applied between the emitter and base of PNP transistor 8a due to the path of resistor 19a and diode 6aS IGBTlla. is applied, and the transistor 8a becomes conductive. Therefore,
The voltage at the collector of the transistor 8a (point A in FIG. 1) becomes H. Conversely, turn off the upper arm element IGBT11a,
When turning on the lower arm element IGB711b, turn ON10.
The FF signal circuit 13 sends an off signal to the switch 100' and an on signal to the switch 10d'.

すると、両I G B T11a、11bのエミッタ・
ゲート間には電源5bの電圧が抵抗19c1スイツチ1
0d′を介して印加される。その結果、IGBTlla
はオフし、同11bはオンする。この時IGBTIlb
が正常な導通状態であれば、NPN トランジスタ8b
のベース・エミッタ間には電源5bの電圧が、IGB7
11b、ダイオード6b、抵抗19bのパスにより印加
され、該トランジスタ8bは導通ずる。よって該トラン
ジスタ8bのコレクタ(第1図のB点)の電位はLにな
る。
Then, the emitters of both IGBT11a and 11b
The voltage of the power supply 5b is connected to the resistor 19c1 switch 1 between the gates.
0d'. As a result, IGBTlla
is turned off, and the same 11b is turned on. At this time IGBTIlb
If the NPN transistor 8b is in a normal conduction state, the NPN transistor 8b
The voltage of power supply 5b is applied between the base and emitter of IGB7.
11b, diode 6b, and resistor 19b, transistor 8b becomes conductive. Therefore, the potential of the collector of the transistor 8b (point B in FIG. 1) becomes L.

ところで、TGBTllaがオン時に過電流状態になり
、該ICBT11aのコレクタ・エミッタ間電圧が電源
5aの電圧以上になると、正常の導通時には流れている
トランジスタ8aの順バイアスベース電流が流れること
ができなくなり、従って該トランジスタ8aはオフする
。よって前述のA点の電位はLになる。従って、スイッ
チ10c′にオン信号が印加されていて、かつA点の電
位がLになったとき、上アーム素子としてのI(:、B
TIIaが過電流状態になったことを意味するので、該
状態を論理ゲート回路20aによってON10 F F
信号回路13にフィードバックする。
By the way, when the TGBT 11a is turned on, an overcurrent state occurs and the collector-emitter voltage of the ICBT 11a exceeds the voltage of the power supply 5a, the forward bias base current of the transistor 8a, which flows during normal conduction, is no longer able to flow. Therefore, the transistor 8a is turned off. Therefore, the potential at the aforementioned point A becomes L. Therefore, when an on signal is applied to switch 10c' and the potential at point A becomes L, I(:, B
This means that TIIa is in an overcurrent state, so the logic gate circuit 20a turns ON10 F F
It is fed back to the signal circuit 13.

これをうけた該回路13はスイッチ100′をオフにす
ると共に、スイッチ10eをオンする。これによりI 
G B T lla、 llbのゲート・エミッタ間は
抵抗19f、スイッチ10eによって短絡される。従っ
て、1.G B Tl1aのゲート・エミッタ間の蓄積
電荷は放電され、該IGBT11aはオフする(IGB
711bはそのまま)。
Upon receiving this, the circuit 13 turns off the switch 100' and turns on the switch 10e. This allows I
The gates and emitters of G B T lla and llb are short-circuited by a resistor 19f and a switch 10e. Therefore, 1. The accumulated charge between the gate and emitter of G B Tl1a is discharged, and the IGBT11a is turned off (IGBT11a is turned off).
711b remains the same).

逆にIGB711bがオン時に一1過電流状態になり該
IGET11bのコレクタ・エミッタ間電圧が電源5b
の電圧以上になると、正常の導通時には流れているトラ
ンジスタ8bの順バイアスベース電流が流れることがで
きな(なり、該トランジスタ8bはオフする。よって前
述のB点の電位はHになる。従って、スイッチ10d′
にオン信号が印加されていて、かつB点の電位がHにな
った時、下アーム素子としてのIGB711bが過電流
状態になったことを意味するので、該状態を論理ゲート
回路20bによってON10 F F信号回路13にフ
ィードバックする。これを受けた該回路13はスイッチ
10d ’をオフにすると共に、スイッチ10eをオン
する。これによりIGB711bの蓄積電荷は、スイッ
チ10e 、抵抗19fのパスによっ−て放電され、該
IC;BT11bはオフする(IGBTllaはそのま
ま)。
Conversely, when the IGB711b is turned on, an overcurrent state occurs, and the voltage between the collector and emitter of the IGET11b increases to the voltage of the power supply 5b.
When the voltage exceeds the voltage, the forward bias base current of the transistor 8b, which flows during normal conduction, cannot flow (and the transistor 8b is turned off. Therefore, the potential at the above-mentioned point B becomes H. Therefore, switch 10d'
When an on signal is applied to the switch and the potential at point B becomes H, it means that the IGB711b as the lower arm element is in an overcurrent state, so this state is turned ON10F by the logic gate circuit 20b. It is fed back to the F signal circuit 13. Upon receiving this, the circuit 13 turns off the switch 10d' and turns on the switch 10e. As a result, the accumulated charge of the IGB 711b is discharged through the path of the switch 10e and the resistor 19f, and the IC; BT11b is turned off (the IGBTlla remains unchanged).

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明の半導体スイッチ回路の過電流
保護回路は、半導体スイッチ素子としてのI (1,B
Tをエミッタ及びゲート同士を共通接続してコンプリメ
ンタリハーフブリッジ回路を形成する場合においても、
簡単な回路構成によって過電流保護を行うことができる
ので、駆動回路の簡素化、低価格、高信鯨性化が図れる
ものである。
As described above, the overcurrent protection circuit of the semiconductor switch circuit of the present invention has I (1, B
Even when forming a complementary half-bridge circuit by connecting T's emitters and gates together,
Since overcurrent protection can be performed with a simple circuit configuration, the drive circuit can be simplified, inexpensive, and highly reliable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の半導体スイッチ回路の過電流保護回路
の1実施例を示す回路図、第2図は従来例を示す回路図
、第3図はIGBTの等価回路図である。 1・・・NチャネルMO3FET 2・・・NPN)ランジスタ 3・・・PNP )ランジスタ 4・・・抵抗5a・・
・順バイアス電源  5b・・・逆バイアス電源6a〜
6g・・・ダイオード 7a、7b・・・ツェナーダイオード 8・・・NPN トランジスタ 8a・・・PNP l
−ランジスタ8b・・・NPN I−ランジスタ9a〜
9h・・・抵抗10a〜10d・・・トランジスタ 10c  、10d’ 、10e−スイッチ11・・・
IGBT 11a・”NチャネルI GET llb・・・PチャネルIGBT 12・・・フォトカプラ 14・・・ON回路 16・・・過電流検出回路 19a〜19f・・・抵抗 13・・・ON10 F F信号回路 15・・・OFF回路 17・・・放電回路 20a、20b・・・論理ゲート回路
FIG. 1 is a circuit diagram showing one embodiment of an overcurrent protection circuit for a semiconductor switch circuit according to the present invention, FIG. 2 is a circuit diagram showing a conventional example, and FIG. 3 is an equivalent circuit diagram of an IGBT. 1...N-channel MO3FET 2...NPN) transistor 3...PNP) transistor 4...Resistor 5a...
・Forward bias power supply 5b...Reverse bias power supply 6a~
6g...Diode 7a, 7b...Zener diode 8...NPN Transistor 8a...PNP l
-Ransistor 8b...NPN I-Ransistor 9a~
9h...Resistors 10a to 10d...Transistors 10c, 10d', 10e-Switch 11...
IGBT 11a・"N channel I GET llb...P channel IGBT 12...Photocoupler 14...ON circuit 16...Overcurrent detection circuit 19a to 19f...Resistor 13...ON10 F F signal Circuit 15...OFF circuit 17...Discharge circuit 20a, 20b...Logic gate circuit

Claims (1)

【特許請求の範囲】[Claims] 主回路電源の正極に接続されたNチャネルIGBTと、
ま回路電源の負極に接続されたPチャネルIGBTとの
エミッタ及びゲートを共通に接続してコンプリメンタリ
ハーフブリッジ回路を形成する半導体スイッチ回路にお
いて、該回路のIGBTのゲート・エミッタ間に信号を
印加してIGBTをオン、オフさせる駆動回路と、この
ゲート・エミッタ間を短絡する短絡回路と、各IGBT
のコレクタ電位の増大により過電流を検出する過電流検
出回路とを設け、該過電流検出回路の過電流検出時に前
記駆動回路からゲート・エミッタ間に与える信号を遮断
し、短絡回路によりゲート・エミッタ間を短絡すること
を特徴とする半導体スイッチ回路の過電流保護回路。
an N-channel IGBT connected to the positive terminal of the main circuit power supply;
In a semiconductor switch circuit in which the emitter and gate of a P-channel IGBT connected to the negative electrode of the circuit power supply are commonly connected to form a complementary half-bridge circuit, a signal is applied between the gate and emitter of the IGBT in the circuit. A drive circuit that turns the IGBT on and off, a short circuit that shorts the gate and emitter, and each IGBT
is provided with an overcurrent detection circuit that detects an overcurrent by an increase in the collector potential of the overcurrent detection circuit, and when the overcurrent detection circuit detects an overcurrent, the signal applied from the drive circuit between the gate and the emitter is cut off, and a short circuit is provided between the gate and the emitter. An overcurrent protection circuit for a semiconductor switch circuit characterized by short-circuiting between the two.
JP23819788A 1988-09-22 1988-09-22 Overcurrent protection circuit for semiconductor switch circuit Pending JPH0286313A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23819788A JPH0286313A (en) 1988-09-22 1988-09-22 Overcurrent protection circuit for semiconductor switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23819788A JPH0286313A (en) 1988-09-22 1988-09-22 Overcurrent protection circuit for semiconductor switch circuit

Publications (1)

Publication Number Publication Date
JPH0286313A true JPH0286313A (en) 1990-03-27

Family

ID=17026601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23819788A Pending JPH0286313A (en) 1988-09-22 1988-09-22 Overcurrent protection circuit for semiconductor switch circuit

Country Status (1)

Country Link
JP (1) JPH0286313A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078205A (en) * 1997-03-27 2000-06-20 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
WO2000065718A1 (en) * 1999-04-22 2000-11-02 Zhongdu Liu A two-end solid-state electric switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078205A (en) * 1997-03-27 2000-06-20 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
WO2000065718A1 (en) * 1999-04-22 2000-11-02 Zhongdu Liu A two-end solid-state electric switch

Similar Documents

Publication Publication Date Title
JP2837054B2 (en) Insulated gate semiconductor device
EP0181148B1 (en) Semiconductor device
JPH0262965B2 (en)
KR970005567B1 (en) Device for protecting power semiconductor device against short circuit
JP3414859B2 (en) Turn-off circuit device for overcurrent of semiconductor device
JPH0531323B2 (en)
JPH11205112A (en) High voltage resistant power integrated circuit
JP2807388B2 (en) Photo coupler device
US4902921A (en) Drive circuit for driving cascode bipolar-MOS circuit
JPH0767073B2 (en) Insulated gate element drive circuit
JPH0286313A (en) Overcurrent protection circuit for semiconductor switch circuit
JP3649154B2 (en) Overcurrent protection device
JPH0237828A (en) Overcurrent protecting circuit for igbt
JP3032745B2 (en) Insulated gate type semiconductor device
US6542012B2 (en) Circuit for driving gate of IGBT inverter
JPH0810821B2 (en) Overcurrent protection drive circuit for IGBT
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
JP3468067B2 (en) Overcurrent suppression circuit for voltage-driven semiconductor devices
JPH02179262A (en) Gate drive circuit of voltage drive type semiconductor element
EP0614278B1 (en) Drive circuit for use with voltage-driven semiconductor device
JPS63253720A (en) Drive circuit for igbt
JP3039092B2 (en) Short circuit protection circuit
JPH084122B2 (en) Semiconductor device
JPS61261919A (en) Overcurrent protecting circuit for conductive modulation type mosfet
JPS6395727A (en) Gate driving circuit for igbt