JPH0284772A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0284772A JPH0284772A JP23681888A JP23681888A JPH0284772A JP H0284772 A JPH0284772 A JP H0284772A JP 23681888 A JP23681888 A JP 23681888A JP 23681888 A JP23681888 A JP 23681888A JP H0284772 A JPH0284772 A JP H0284772A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- silicon thin
- islands
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 77
- 239000010409 thin film Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000010030 laminating Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 60
- 239000010408 film Substances 0.000 abstract description 39
- 239000013078 crystal Substances 0.000 abstract description 35
- 238000001953 recrystallisation Methods 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 18
- 239000007790 solid phase Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、石英基板あるいはガラス基板のような非晶質
絶縁基板上に結晶性の優れた半導体薄膜を形成し、該半
導体薄膜を能動領域に利用した優れた特性を有する半導
体装置の製造方法に関する。Detailed Description of the Invention [Industrial Application Field] The present invention involves forming a semiconductor thin film with excellent crystallinity on an amorphous insulating substrate such as a quartz substrate or a glass substrate, and applying the semiconductor thin film to an active region. The present invention relates to a method of manufacturing a semiconductor device having excellent characteristics that can be used for.
[従来の技術]
非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位の
揃った結晶粒径、の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、 5OI(S
ilicon On In5ul ato r
)技術として知られている。 (S○工槽構造形成技術
産業図書)。 大きく分類すると、再結晶化法、エピ
タキシャル法、絶縁層埋め込み法、貼り合わせ法という
方法がある。再結晶化法には、レーザーアニールあるい
は電子ビームアニールによりシリコンを溶融再結晶化さ
せる方法と、溶融する温度までは昇温させずに固相成長
させる固相成長法の2つに分類される。比較的低温で再
結晶化できるという点で固相成長法が優れている。[Prior Art] A method for forming a polycrystalline silicon thin film or a single crystal silicon thin film with a large crystal grain size and uniform crystal orientation on an amorphous insulating substrate or an amorphous insulating film is 5OI (S
ilicon On In5ul ator
) technology is known. (S○ Tank Structure Formation Technology Industrial Book). Broadly classified, there are recrystallization methods, epitaxial methods, insulating layer embedding methods, and bonding methods. Recrystallization methods are classified into two types: a method in which silicon is melted and recrystallized by laser annealing or electron beam annealing, and a solid phase growth method in which silicon is grown in a solid phase without raising the temperature to a melting temperature. The solid phase growth method is superior in that it can be recrystallized at a relatively low temperature.
550℃の低温熱処理にもかかわらずシリコン薄膜の結
晶粒が成長したという結果も報告されている。 (I
EEE Electron Device
L e t t e r s、 v o 1.
E D L −8,N o。It has also been reported that crystal grains in silicon thin films grew despite low-temperature heat treatment at 550°C. (I
EEE Electron Device
L et ter s, vo 1.
EDL-8, No.
8. p361. August 1987)
。8. p361. August 1987)
.
不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られている。It is known that a silicon thin film doped with impurities has a lower activation energy for crystal growth and a larger crystal grain size than a silicon thin film without doping.
[本発明が解決しようとする課題]
前記固相成長法においては、結晶成長の始点となる単結
晶シリコンシートが必要となる。該単結晶シリコンシー
トが無い場合には、シリコン膜中にランダムに存在する
核のために数多くの結晶粒が成長し、該結晶粒のひとつ
ひとつは大きく成長しない。また結晶粒の成長がランダ
ムなために、得られた再結晶化シリコン薄膜のどこに結
晶粒界が存在するのか全くわからない。さらに結晶方位
もそろっていない。従って、この様な再結晶化シリコン
薄膜を用いて薄膜トランジスタなどの薄膜半導体装置を
作製した場合には、同一基板内での特性のばらつきが大
きく実用不可能となる。[Problems to be Solved by the Present Invention] The solid phase growth method requires a single crystal silicon sheet that serves as a starting point for crystal growth. In the absence of the single-crystal silicon sheet, many crystal grains grow due to nuclei randomly existing in the silicon film, and each of the crystal grains does not grow large. Furthermore, since the growth of crystal grains is random, it is not known at all where the crystal grain boundaries exist in the obtained recrystallized silicon thin film. Furthermore, the crystal orientation is not aligned. Therefore, when a thin film semiconductor device such as a thin film transistor is manufactured using such a recrystallized silicon thin film, the variation in characteristics within the same substrate is large, making it impractical.
不純物添加されたシリコン薄膜は、未添加シリコン′f
fI膜に比べてその結晶成長の活性化エネルギーが小さ
く、結晶粒径も大きくなることが知られているが、薄膜
トランジスタの能動領域に前記不純物添加されたシリコ
ン薄膜を用いることはできない。このように不純物添加
されたシリコン薄膜の大きな結晶粒径は、従来の技術で
は有効に利用されていない。The impurity-doped silicon thin film is the undoped silicon 'f
Although it is known that the activation energy for crystal growth is lower and the crystal grain size is larger than that of an fI film, the impurity-doped silicon thin film cannot be used in the active region of a thin film transistor. The large crystal grain size of such impurity-doped silicon thin films has not been effectively utilized by conventional techniques.
本発明は、SOX法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシートとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。そ
して、石英基板あるいはガラス基板のような非晶質絶縁
基板上に、特性の優れた薄膜トランジスタなどのような
薄膜半導体装置を作製する方法を提供するものである。The present invention solves the above-mentioned problems in the SOX method, particularly in the solid-phase growth method, and uses the large crystal grain size of the impurity-doped silicon thin film as a sheet to solid-phase grow an undoped silicon thin film, thereby changing the crystal orientation. The purpose of this method is to form an additive-free silicon thin film with large crystal grains of uniform size. The present invention also provides a method for manufacturing a thin film semiconductor device such as a thin film transistor with excellent characteristics on an amorphous insulating substrate such as a quartz substrate or a glass substrate.
[課題を解決するための手段]
本発明の半導体装置の製造方法は、非晶質絶縁基板上に
、不純物添加されたシリコン島を形成する第1の工程と
、該不純物添加されたシリコン島を結晶成長させて再結
晶化シリコン島を形成する第2の工程と、該再結晶化シ
リコン島上にシリコン薄膜を積層する第3の工程と、前
記再結晶化シリコン島をシートとして前記シリコン薄膜
を結晶成長させる第4の工程と、前記再結晶化シリコン
薄膜において隣合う2個をソース領域及びドレイン領域
とし、該隣合う2個の再結晶化シリコン島にはさまれた
前記シリコン薄膜をチャネル領域として半導体装置を形
成する第5の工程を少なくとも有することを特徴とする
。[Means for Solving the Problems] A method for manufacturing a semiconductor device of the present invention includes a first step of forming an impurity-doped silicon island on an amorphous insulating substrate, and a step of forming the impurity-doped silicon island. a second step of growing crystals to form recrystallized silicon islands, a third step of laminating a silicon thin film on the recrystallized silicon islands, and crystallizing the silicon thin film using the recrystallized silicon islands as a sheet. a fourth step of growing, two adjacent recrystallized silicon thin films are used as a source region and a drain region, and the silicon thin film sandwiched between the two adjacent recrystallized silicon islands is used as a channel region. The method is characterized in that it includes at least a fifth step of forming a semiconductor device.
[実施例]
半導体装置として薄膜トランジスタに本発明を応用した
場合を例にとって実施例を説明する。第1図(a)に於
て、1−1は非晶質絶縁基板である。石英基板あるいは
ガラス基板などが用いられる。SiO2で覆われたSi
基板を用いることもある。該非晶質絶縁基板上に不純物
添加されたシリコン薄膜を堆積させ、その後、フォトリ
ソグラフィ法によって不純物添加されたシリコン島1−
2および1−3を形成する。膜厚は数千人〜数μm程度
が適当である。またパターンエツジはテーパー状に傾斜
をつけてもよい。パターニングは弗酸硝酸混合液を用い
るwetエツチング法、あるいはフレオンガスプラズマ
によるdryエツチング法などがあるが、フレオンガス
と酸素ガスの混合比を変えるだけで簡単にテーパーエッ
チができるという点でdryエツチング法が適している
。[Example] An example will be described by taking as an example a case where the present invention is applied to a thin film transistor as a semiconductor device. In FIG. 1(a), 1-1 is an amorphous insulating substrate. A quartz substrate, a glass substrate, or the like is used. Si covered with SiO2
A substrate may also be used. A silicon thin film doped with impurities is deposited on the amorphous insulating substrate, and then a silicon island 1- doped with impurities is formed by photolithography.
2 and 1-3. Appropriate film thickness is approximately several thousand to several μm. The pattern edges may also be tapered. Patterning can be done using a wet etching method using a hydrofluoric acid/nitric acid mixture or a dry etching method using Freon gas plasma, but the dry etching method is preferable because taper etching can be easily performed by simply changing the mixing ratio of Freon gas and oxygen gas. Are suitable.
該不純物添加されたシリコン島1−2及び1−3は薄膜
トランジスタのソース領域及びドレイン領域となる。前
記不純物添加されたシリコン薄膜の形成方法としては、
1)成膜時に不純物を添加する方法。2)未添加シリコ
ン薄膜堆積後、不純物をイオン注入する方法。などがあ
る。1)の方法としては、気相成長法が簡単である。例
えばLPCVD法の場合にはシランガス(SiH4)と
共にフォスフインガス(PH3)あるいはジポランガス
(B2Ha)あるいはアルシンガス(A s H3)な
どのドーピングガスを反応管の中に流して熱分解させ、
成膜する。成膜温度は500°C〜600°C程度の低
温にすれば核発生確率はちいさく、その後の固相成長に
よってより大きな結晶粒径に成長する。そのほかプラズ
マCVD法や光励起CVD法なども有効な方法である。The impurity-doped silicon islands 1-2 and 1-3 become the source and drain regions of the thin film transistor. The method for forming the impurity-doped silicon thin film is as follows:
1) A method of adding impurities during film formation. 2) A method of ion-implanting impurities after depositing an undoped silicon thin film. and so on. As the method 1), the vapor phase growth method is simple. For example, in the case of the LPCVD method, a doping gas such as phosphine gas (PH3), diporane gas (B2Ha), or arsine gas (A s H3) is flowed together with silane gas (SiH4) into a reaction tube and thermally decomposed.
Form a film. If the film formation temperature is set to a low temperature of about 500° C. to 600° C., the probability of nucleation will be small, and the subsequent solid phase growth will grow to a larger crystal grain size. Other effective methods include plasma CVD and photoexcitation CVD.
2)の方法としては、 LPCVD法、 APCVD法
、 光励起CVD法、プラズマCVD法、真空蒸着法、
スッパタ法などの方法により、不純物未添加シリコン薄
膜を堆積後、イオン注入法あるいはレーザードーピング
法あるいはプラズマドーピング法などの方法で不純物を
添加する。前記非晶質絶縁基板1−1として石英基板を
用いた場合には熱拡散法を使うことができる。不純物濃
度は、lXl0”から1×1029c m−1程度とす
る。Methods of 2) include LPCVD method, APCVD method, photoexcitation CVD method, plasma CVD method, vacuum evaporation method,
After depositing an impurity-free silicon thin film by a method such as a sputtering method, impurities are added by a method such as an ion implantation method, a laser doping method, a plasma doping method, or the like. When a quartz substrate is used as the amorphous insulating substrate 1-1, a thermal diffusion method can be used. The impurity concentration is approximately 1×10 29 cm −1 to 1×10 29 cm −1 .
次に、前記不純物添加シリコン島1−2と1−3を同相
成長させて再結晶化シリコン島1−4と1−5を形成す
る。同相成長は、窒素ガスあるいは水素ガスあるいはア
ルゴンガスあるいはヘリウムガス雰囲気中での熱処理に
よって行う。熱処理は、500℃〜600℃の低温では
数時間から数十時間行い、6′OO℃以上の高温ではお
よそ1時間程度行う。600°C以上の場合は1−1が
石英基板であることが必要である。また低温でゆっくり
と固相成長させたほうが大きな結晶粒径に成長する。前
記不純物添加シリコン島が、プラズマCVD法によって
成膜された場合は、前記固相成長熱処理の前に、300
℃〜′450″cり熱処理により膜中の水素を脱離させ
ることが必要になる。固相成長後、前記再結晶化シリコ
ン島1−4と1−5のシート抵抗ρ、の値は、数Ω/ロ
〜数十Ω/ロ程度の低抵抗になる。Next, the impurity-doped silicon islands 1-2 and 1-3 are grown in the same phase to form recrystallized silicon islands 1-4 and 1-5. In-phase growth is performed by heat treatment in a nitrogen gas, hydrogen gas, argon gas, or helium gas atmosphere. The heat treatment is performed for several hours to several tens of hours at a low temperature of 500° C. to 600° C., and for about one hour at a high temperature of 6′OO° C. or higher. If the temperature is 600°C or higher, 1-1 needs to be a quartz substrate. Also, slow solid phase growth at low temperatures results in larger crystal grain sizes. When the impurity-doped silicon islands are formed by plasma CVD, 300%
It is necessary to desorb the hydrogen in the film by heat treatment at a temperature of ~'450°C.After solid phase growth, the value of the sheet resistance ρ of the recrystallized silicon islands 1-4 and 1-5 is as follows: The resistance will be as low as several ohms/ro to several tens of ohms/ro.
次に第1図(e)に示すように、不純物未添加シリコン
薄膜1−6を積層する。再結晶化シリコン島1−4と1
−5の表面を清浄化することは重要で、酸やアルカリな
どを使った化学的洗浄後、水素プラズマあるいはアルゴ
ンプラズマ等で酸化膜を除去してやることが効果的であ
る。この様な方法で前記再結晶化シリコン薄膜1−4と
1−5の表面を清浄化したのち、不純物未添加シリコン
薄膜1−6を積層する。該不純物未添加シリコン薄[1
−6には、結晶成長の核密度が少ないものを用いる。ま
た膜厚は数百人から数千人と薄くする。LPCVD法の
場合は、デボ温度がなるべく低くて、デボ速度が早い条
件が適している。シランガス(SiHa )を用いる場
合は500℃〜560℃程度、ジシランガス(SiaH
s)を用いる場合は300°C〜500℃程度のデポ温
度で分解堆積が可能である。トリシランガス(SisH
s)は分解温度がより低い。デポ温度を高くすると堆積
した膜が多結晶になるので、S1イオン注入によって一
旦非晶買化する方法もある。プラズマCVD法の場合は
、基板温度が500℃以下でも成膜できる。また、デボ
直前に水素プラズマあるいはアルゴンプラズマ処理を行
えば、基板表面の清浄化と成膜を連続的に行うことがで
きる。光励起CVD法の場合も500 ”C以下の低温
デボ及び基板表面の清浄化と成膜を連続的に行うことが
できる点で効果的である。EB蒸着法等のような高真空
蒸着法の場合は膜がポーラスであるために大気中の酸素
を膜中に取り込み易く、結晶成長の妨げとなる。このこ
とを防ぐために、真空雰囲気から取り出す前に30,0
℃〜500°C程度の低温熱処理を行い膜を緻密化させ
ることが必要である。スパッタ法の場合も高真空蒸着法
の場合と同様である。Next, as shown in FIG. 1(e), an undoped silicon thin film 1-6 is laminated. Recrystallized silicon islands 1-4 and 1
It is important to clean the surface of -5, and it is effective to remove the oxide film with hydrogen plasma, argon plasma, etc. after chemical cleaning using acid or alkali. After cleaning the surfaces of the recrystallized silicon thin films 1-4 and 1-5 in this manner, a non-impurity silicon thin film 1-6 is laminated thereon. The impurity-free silicon thin film [1
-6 uses a material with a low density of crystal growth nuclei. Also, the thickness of the film will be reduced from several hundred to several thousand. In the case of the LPCVD method, conditions are suitable where the devoting temperature is as low as possible and the devoting speed is fast. When using silane gas (SiHa), the temperature is about 500°C to 560°C.
When using s), decomposition deposition is possible at a deposition temperature of about 300°C to 500°C. Trisilane gas (SisH
s) has a lower decomposition temperature. If the deposition temperature is raised, the deposited film becomes polycrystalline, so there is also a method of temporarily making it amorphous by S1 ion implantation. In the case of the plasma CVD method, film formation is possible even when the substrate temperature is 500° C. or lower. Further, if hydrogen plasma or argon plasma treatment is performed immediately before the deposition, cleaning of the substrate surface and film formation can be performed continuously. The photo-excited CVD method is also effective in that low-temperature deposition at 500"C or less and cleaning of the substrate surface and film formation can be performed continuously. In the case of high-vacuum deposition methods such as the EB deposition method, etc. Since the film is porous, oxygen from the atmosphere is easily absorbed into the film, which hinders crystal growth.To prevent this, 30,0%
It is necessary to densify the film by performing low-temperature heat treatment at a temperature of about 500°C to 500°C. The sputtering method is similar to the high vacuum evaporation method.
続いて前記不純物未添加シリコン薄膜1−6を固相成長
させ第1図(d)に示すよう再結晶化未添加シリコン薄
膜1−7(以後、i−シリコン薄膜と略す)を形成する
。固相成長方法は、石英管による炉アニールが便利であ
る。アニール雰囲気としては、窒素ガス、水素ガス、ア
ルゴンガス、ヘリウムガスなどを用いる。lXl0−’
から1×10−”T o r rの高真空雰囲気でアニ
ールを行ってもよい。固相成長アニール温度は500°
C〜700°Cとする。この様な低温アニールでは選択
的に、結晶成長の活性化エネルギーの小さな結晶方位を
持つ結晶粒のみが成長し、しかもゆっくりと大きく成長
する。前記i−シリコン薄膜1−7の固相成長は、前記
再結晶かシリコン薄膜1−4および1−5と、前記1−
シリコン薄膜1−7との接触面から始まり、この部分を
中心として放射状に進む。そして前記再結晶化シリコン
薄膜1−4と1−5との中間点で、両方向から成長して
きた結晶粒がぶつかり合い、結晶粒界1−8が形成され
る。 次に前記i−シリコン薄膜1−7をフォトリソ
グラフィ法によりパターニングし、第1図(e)に示す
ようにする。フレオンガスによるプラズマエツチングな
どの方法でエツチングする。Subsequently, the undoped silicon thin film 1-6 is grown in a solid phase to form a recrystallized undoped silicon thin film 1-7 (hereinafter abbreviated as i-silicon thin film) as shown in FIG. 1(d). As a solid phase growth method, furnace annealing using a quartz tube is convenient. As the annealing atmosphere, nitrogen gas, hydrogen gas, argon gas, helium gas, etc. are used. lXl0-'
The annealing may be performed in a high vacuum atmosphere of 1×10-”T or r.The solid phase growth annealing temperature is 500°
C to 700°C. In such low-temperature annealing, only crystal grains having a crystal orientation with a small activation energy for crystal growth grow selectively, and moreover, they grow slowly and to a large size. The solid phase growth of the i-silicon thin film 1-7 is performed by growing the recrystallized silicon thin films 1-4 and 1-5 and the i-silicon thin film 1-7.
It starts from the contact surface with the silicon thin film 1-7 and progresses radially around this part. Then, at the midpoint between the recrystallized silicon thin films 1-4 and 1-5, the crystal grains grown from both directions collide, forming a crystal grain boundary 1-8. Next, the i-silicon thin film 1-7 is patterned by photolithography as shown in FIG. 1(e). Etching is performed using a method such as plasma etching using Freon gas.
次に第1図(f)に示されているように、ゲート酸化膜
1−9を形成する。該ゲート酸化膜の形成方法としては
LPCVD法、あるいは光励起CVD法、あるいはプラ
ズマCVD法、ECRプラズマCVD法、あるいは高真
空蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化
法などのような500°C以下の低温方法がある。該低
温方法で成膜されたゲート酸化膜は、熱処理することに
よってより緻密で界面準位の少ない優れた膜となる。Next, as shown in FIG. 1(f), a gate oxide film 1-9 is formed. The gate oxide film can be formed by LPCVD, photo-excited CVD, plasma CVD, ECR plasma CVD, high vacuum evaporation, plasma oxidation, or high pressure oxidation at temperatures below 500°C. There is a low temperature method. The gate oxide film formed by the low-temperature method becomes an excellent film that is denser and has fewer interface states by heat treatment.
非晶質絶縁基板1−1として石英基板を用いる場合は、
熱酸化法によることができる。該熱酸化法にはdry酸
化法とwet酸化法とがあるが、酸化温度は1000℃
以上と高いが膜質が優れていることがらdry酸化法の
方が適している。When using a quartz substrate as the amorphous insulating substrate 1-1,
A thermal oxidation method can be used. The thermal oxidation method includes a dry oxidation method and a wet oxidation method, and the oxidation temperature is 1000°C.
The dry oxidation method is more suitable because the film quality is excellent, although it is expensive.
次に第1図(g)に示されるように、ゲート電極1−1
0を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはIT
OやSnO2などのような透明性導電膜などを用いるこ
とができる。Next, as shown in FIG. 1(g), the gate electrode 1-1
form 0. The gate electrode material may be polycrystalline silicon thin film, molybdenum silicide, metal film such as aluminum or chromium, or IT.
A transparent conductive film such as O or SnO2 can be used.
成膜方法としては、CVD法、スパッタ魅、真空蒸着法
、等の方法があるが、ここでの詳しい説明は省略する。As a film forming method, there are methods such as CVD method, sputtering method, vacuum evaporation method, etc., but detailed description thereof will be omitted here.
前記再結晶化シリコン島1−4及び1−5と上下にオー
バーラツプするように前記ゲート電極は形成されなくて
はならない。The gate electrode must be formed to vertically overlap the recrystallized silicon islands 1-4 and 1-5.
続いて第1図(h)に示されるように、眉間絶縁膜1−
11.を積層する。該眉間絶縁膜材料としては、酸化膜
あるいは窒化膜などを用いる。絶縁性が良好ならば膜厚
はいくらでもよいが、数千人から数μm程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいは
プラズマCVD法などが簡単である。反応には、アンモ
ニアガス(NH3)とシランガスと窒素ガスとの混合ガ
ス、あるいはシランガスと窒素ガスとの混合ガスなどを
用いる。Next, as shown in FIG. 1(h), the glabella insulating film 1-
11. Laminate. As the material for the glabellar insulating film, an oxide film, a nitride film, or the like is used. The film thickness may be any thickness as long as the insulation is good, but it is usually from several thousand to several micrometers. A simple method for forming the nitride film is the LPCVD method or the plasma CVD method. For the reaction, a mixed gas of ammonia gas (NH3), silane gas, and nitrogen gas, or a mixed gas of silane gas and nitrogen gas, etc. is used.
ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンをi−シリコン薄膜1−7に導入すると、
結晶粒界に存在するダングリングボンドなどの欠陥が不
活性化される。この様な水素化工程は、眉間絶縁膜1−
11を積層する前におこなってもよい。Here, hydrogen plasma method or hydrogen ion implantation method,
Alternatively, if hydrogen ions are introduced into the i-silicon thin film 1-7 by a method such as hydrogen diffusion from a plasma nitride film,
Defects such as dangling bonds existing at grain boundaries are inactivated. Such a hydrogenation process is performed for the glabella insulating film 1-
It may be performed before laminating 11.
次に第1図(i)に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、前記再結晶化
シリコン島1−4と1−5とのコンタクトをとるコンタ
クト電極を形成しソース電極1−12およびドレイン電
極1−13とする。該ソース電極及びドレイン電極は、
アルミニュウムなどの金属材料で形成する。この様にし
て薄膜トランジスタが形成される。Next, as shown in FIG. 1(i), contact holes are formed in the interlayer insulating film and the gate insulating film, and contact electrodes are formed to make contact with the recrystallized silicon islands 1-4 and 1-5. A source electrode 1-12 and a drain electrode 1-13 are formed. The source electrode and drain electrode are
Made of metal material such as aluminum. In this way, a thin film transistor is formed.
[発明の効果]
従来薄膜トランジスタのチャネル領域には結晶粒界が幾
つ存在するかわからなかった。結晶粒界がどこに存在し
ているのか、あるいは結晶粒径がどれくらいの大きさな
のか知ることができなかった。しかし本発明によると、
大きな結晶粒径を得ることができ、さらに、薄膜トラン
ジスタのチャネル領域に存在する結晶粒界の場所を制御
できる。[Effects of the Invention] Conventionally, it was unknown how many crystal grain boundaries existed in the channel region of a thin film transistor. It was not possible to know where the grain boundaries were located or how large the grains were. However, according to the present invention,
A large grain size can be obtained, and furthermore, the location of grain boundaries in the channel region of a thin film transistor can be controlled.
結晶粒界の場所もチャネル領域のちょうど中間点となる
。従って従来に比べて、薄膜トランジスタのON電流は
増大しOFF電流は小さくなる。またスレッシュホルド
電圧も小さくなりトランジスタ特性が大きく改善される
。トランジスタ特性のばらつきは非常に小さい。The location of the grain boundary is also exactly at the midpoint of the channel region. Therefore, the ON current of the thin film transistor increases and the OFF current decreases compared to the conventional thin film transistor. In addition, the threshold voltage is also reduced, and transistor characteristics are greatly improved. Variations in transistor characteristics are extremely small.
非晶質絶縁基板上に結晶粒界の場所が制御された結晶性
の優れたシリコン薄膜を作製することが可能になったの
でSOI技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシート
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。600℃以下の低温のプロセスでも
作製が可能なので、価格が安くて耐熱温度が低いガラス
基板をもちいることができる。高価で大がかりな装置は
必要としないので、優れたシリコン薄膜が得られるのに
かかわらずコストアップとはならない。Since it has become possible to produce a silicon thin film with excellent crystallinity in which the location of crystal grain boundaries is controlled on an amorphous insulating substrate, this will greatly contribute to the development of SOI technology. Since a silicon thin film doped with large crystal grains is used as a sheet and an undoped silicon thin film is grown in a solid phase, a non-impurity silicon thin film having a larger crystal grain size than before is formed. Since it can be manufactured using a low-temperature process of 600° C. or lower, it is possible to use a glass substrate that is inexpensive and has a low heat-resistant temperature. Since expensive and large-scale equipment is not required, the cost does not increase even though an excellent silicon thin film can be obtained.
非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。Since it is possible to fabricate thin film transistors with excellent characteristics on an amorphous insulating substrate, sufficient high-speed operation can be achieved even when applied to an active matrix substrate in which a driver circuit is integrated on the same substrate. Furthermore, it has great effects on reducing power supply voltage, reducing current consumption, and improving reliability.
また、600°C以下の低温プロセスによる作製も可能
なので、アクティブマトリクス基板のてい価格か及び大
面積化に対してもその効果は大きい。In addition, since it is possible to manufacture by a low-temperature process at 600° C. or less, this is highly effective in reducing the cost and increasing the area of the active matrix substrate.
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。When the present invention is applied to a contact image sensor in which a photoelectric conversion element and its scanning circuit are integrated on the same chip, it is possible to increase the reading speed, increase the resolution, and increase the gradation. produce an effect. Once high resolution is achieved, it will be easier to apply it to a contact type image sensor for color reading. Of course, this has great effects in reducing power supply voltage, reducing current consumption, and improving reliability.
また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでA4判あるいはA3判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。Also, since it can be produced by a low-temperature process,
Close-contact image sensor chip can be made longer,
- A reading device for large-sized facsimiles such as A4 or A3 size can be realized using a book chip. Therefore, it is possible to avoid the troublesome and unreliable technique of joining two sensor chips, and the mounting yield is also improved.
石英基板やガラス基板だけではなく、サファイア基板(
A1203)あ6 ’t’ &t M g O−A 1
203+13P、CaF2等の結晶性絶縁基板も用いる
ことができる。In addition to quartz and glass substrates, sapphire substrates (
A1203) A6 't'&t M g O-A 1
Crystalline insulating substrates such as 203+13P and CaF2 can also be used.
以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなSo
工技術を利用した素子に対しても、本発明を応用するこ
とができる。Although the description has been given above using a thin film transistor as an example, the present invention can also be applied to elements using thin films such as bipolar transistors or heterojunction bipolar transistors. In addition, So
The present invention can also be applied to elements using engineering technology.
第1図(a)から(i)は、本発明における薄膜半導体
装置の製造方法を示す工程図である。
1−1 ;非晶質絶縁基板
1−4. 1−5 S 再結晶化シリコン島(不純物
添加シリコン島)
1−7 :再結晶化未添加シリコン薄膜(i−シリコン
薄膜)
1−8 ;結晶粒界
1−9 ;ゲート酸化膜
(a)
(b)
以上
出願人 セイコーエプソン株式会社代理人弁理
士 上櫛 雅誉 (他1名)第1図
(d)
(e)
(g)
(h)FIGS. 1(a) to 1(i) are process diagrams showing a method for manufacturing a thin film semiconductor device according to the present invention. 1-1; Amorphous insulating substrate 1-4. 1-5 S Recrystallized silicon island (impurity-doped silicon island) 1-7 : Recrystallized non-doped silicon thin film (i-silicon thin film) 1-8 ; Grain boundary 1-9 ; Gate oxide film (a) ( b) Applicant: Seiko Epson Co., Ltd. Representative Patent Attorney Masayoshi Kamikushi (and 1 other person) Figure 1 (d) (e) (g) (h)
Claims (1)
成する第1の工程と、該不純物添加されたシリコン島を
結晶成長させて再結晶化シリコン島を形成する第2の工
程と、該再結晶化シリコン島上にシリコン薄膜を積層す
る第3の工程と、前記再結晶化シリコン島をシートとし
て前記シリコン薄膜を結晶成長させる第4の工程と、前
記再結晶化シリコン薄膜において隣合う2個をソース領
域及びドレイン領域とし、該隣合う2個の再結晶化シリ
コン島にはさまれた前記シリコン薄膜をチャネル領域と
して半導体装置を形成する第5の工程を少なくとも有す
ることを特徴とする半導体装置の製造方法。a first step of forming an impurity-doped silicon island on an amorphous insulating substrate; a second step of crystal-growing the impurity-doped silicon island to form a recrystallized silicon island; a third step of laminating a silicon thin film on the recrystallized silicon island; a fourth step of crystal-growing the silicon thin film using the recrystallized silicon island as a sheet; A semiconductor device comprising at least a fifth step of forming a semiconductor device by using the silicon thin film sandwiched between the two adjacent recrystallized silicon islands as a channel region, with the silicon thin film sandwiched between the two adjacent recrystallized silicon islands serving as a source region and a drain region. manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23681888A JP2707632B2 (en) | 1988-09-21 | 1988-09-21 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23681888A JP2707632B2 (en) | 1988-09-21 | 1988-09-21 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0284772A true JPH0284772A (en) | 1990-03-26 |
JP2707632B2 JP2707632B2 (en) | 1998-02-04 |
Family
ID=17006237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23681888A Expired - Fee Related JP2707632B2 (en) | 1988-09-21 | 1988-09-21 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2707632B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02191321A (en) * | 1988-10-02 | 1990-07-27 | Canon Inc | Method of forming crystal |
JPH03154383A (en) * | 1989-11-11 | 1991-07-02 | Takehide Shirato | Semiconductor device |
US5495823A (en) * | 1992-03-23 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Thin film manufacturing method |
JP2008219046A (en) * | 1992-08-19 | 2008-09-18 | At & T Corp | Method for manufacturing thin-film transistor |
-
1988
- 1988-09-21 JP JP23681888A patent/JP2707632B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02191321A (en) * | 1988-10-02 | 1990-07-27 | Canon Inc | Method of forming crystal |
JPH03154383A (en) * | 1989-11-11 | 1991-07-02 | Takehide Shirato | Semiconductor device |
US5495823A (en) * | 1992-03-23 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Thin film manufacturing method |
JP2008219046A (en) * | 1992-08-19 | 2008-09-18 | At & T Corp | Method for manufacturing thin-film transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2707632B2 (en) | 1998-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010023407A (en) | Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
JP2917392B2 (en) | Method for manufacturing semiconductor device | |
JP2982792B2 (en) | Method for manufacturing thin film transistor | |
US4868140A (en) | Semiconductor device and method of manufacturing the same | |
JPH02103925A (en) | Manufacture of semiconductor device | |
JPH0422120A (en) | Thin film semiconductor device | |
JP2917388B2 (en) | Method for manufacturing semiconductor device | |
JPH04152624A (en) | Manufacture of thin film semiconductor device | |
JPH0284772A (en) | Manufacture of semiconductor device | |
JP2720473B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2707654B2 (en) | Method for manufacturing thin film transistor | |
JP3102772B2 (en) | Method for producing silicon-based semiconductor thin film | |
JPH02194620A (en) | Crystal growth method of semiconductor thin film | |
JPH08250421A (en) | Manufacture of semiconductor substrate and semiconductor substrate | |
JP2872425B2 (en) | Method for forming semiconductor device | |
JP3333187B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH034564A (en) | Manufacture of semiconductor device | |
JP2751420B2 (en) | Method for manufacturing semiconductor device | |
JPH11251241A (en) | Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor | |
JPH02238617A (en) | Crystal growth of semiconductor thin film | |
JP2867402B2 (en) | Method for manufacturing semiconductor device | |
JP2687393B2 (en) | Method for manufacturing semiconductor device | |
JPH04152676A (en) | Manufacture of thin film semiconductor device | |
JPH04286335A (en) | Manufacture of thin film semiconductor device | |
JPH0458564A (en) | Manufacture of thin film semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |