JPH02238617A - Crystal growth of semiconductor thin film - Google Patents
Crystal growth of semiconductor thin filmInfo
- Publication number
- JPH02238617A JPH02238617A JP5890889A JP5890889A JPH02238617A JP H02238617 A JPH02238617 A JP H02238617A JP 5890889 A JP5890889 A JP 5890889A JP 5890889 A JP5890889 A JP 5890889A JP H02238617 A JPH02238617 A JP H02238617A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- temperature
- film
- annealing
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000013078 crystal Substances 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000007790 solid phase Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 239000010453 quartz Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 7
- 239000007787 solid Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 28
- 239000007789 gas Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 244000207543 Euphorbia heterophylla Species 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野ゴ
本発明は、石英基板あるいはガラス基板のような非晶質
絶縁基板上に結晶性の優れた半導体薄膜を成長させる方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for growing a semiconductor thin film with excellent crystallinity on an amorphous insulating substrate such as a quartz substrate or a glass substrate.
［従来の技術］
非晶質絶縁基板あるいは非晶質絶縁膜上に，結晶方位の
揃った結晶粒径の大きな多結晶シリコン薄膜、あるいは
単結晶シリコン薄膜を形成する方法は、 Ｓｏｌ（Ｓｉ
ｌｉｃｏｎ Ｏｎ 工ｎｓｕ１ ａｔ ｏ ｒ
）技術として知られている。 ｛参考文献 ＳＯＩ構造
形成技術，産業図書｝。 大きく分類すると、再結晶
化法、エビタキシャル法、絶縁層埋め込み法、貼り合わ
せ法という方法がある。[Prior Art] A method for forming a polycrystalline silicon thin film or a single crystal silicon thin film with a large crystal grain size and uniform crystal orientation on an amorphous insulating substrate or an amorphous insulating film is based on Sol (Si).
licon On engineering nsu1 at or r
) technology is known. {References: SOI structure formation technology, industrial books}. Broadly classified, there are the recrystallization method, the epitaxial method, the insulating layer embedding method, and the bonding method.
再結晶化法には、レーザーアニールあるいは電子ビーム
アニールζごよりシリコンを溶融再結晶化させる方法と
、溶融する温度までは昇湿させずに固相成長させる固相
成長法の２つに分類される。比較的低温で再結晶化でき
るという点で固相成長法が優れている。５５０℃の低温
熱処理にもかかわらずシリコン薄膜の結晶粒が成長した
という結果も報告されている。 ［参考文献 ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅ
ｒｓ，ｖｏｌ．ＥＤＬ−８，Ｎｏ．８，ｐ３６１，Ａｕ
ｇｕｓｔ １９８７）。Recrystallization methods are divided into two types: methods in which silicon is melted and recrystallized using laser annealing or electron beam annealing ζ, and solid phase growth methods in which silicon is grown in a solid phase without increasing humidity to a melting temperature. Ru. The solid phase growth method is superior in that it can be recrystallized at a relatively low temperature. It has also been reported that crystal grains in silicon thin films grew despite low-temperature heat treatment at 550°C. [References IEEE
Electron Device Letter
rs, vol. EDL-8, No. 8, p361, Au
gust 1987).
［発明が解決しようとする課題］
前記固相成長法においては、結晶成長の始点となるシー
ドが必要となる。一般的に、固相成長のための活性化エ
ネルギーはｌＪ）さいが、核生成のための活性化エネル
ギーは大きいことが知られている。従って，大きな結晶
粒径を持つ結晶性の優れた半導体Ｎ膜を得るためには、
核発生密度を極力低く抑え、低い温度の熱処理によって
ゆっくりと結晶成長させなければならない。しかし、熱
処理温度が低すぎると核生成のために例えば数百時間と
いう長い時間を必要とし実用的でない。[Problems to be Solved by the Invention] The solid phase growth method requires a seed that serves as a starting point for crystal growth. Generally, the activation energy for solid phase growth is small (1J), but it is known that the activation energy for nucleation is large. Therefore, in order to obtain a semiconductor N film with large grain size and excellent crystallinity,
The nucleation density must be kept as low as possible and the crystals must be grown slowly through low-temperature heat treatment. However, if the heat treatment temperature is too low, a long time of several hundred hours is required for nucleation, which is not practical.
本発明は、非晶質絶縁基板上に成膜された非晶質シリコ
ン薄膜を固相成長させる場合に於で、上述のような長時
間アニールを必要とする欠点を解決し、短時間の熱処理
により、結晶粒径が大きく、欠陥の少ない結晶性の優れ
たシリコン薄膜を成長させ、石英基板あるいはガラス基
板のような非晶質絶縁基板上に、複雑で高価な装置を必
要としない簡単な方法で特性の優れた薄膜トランジスタ
などのような薄膜半導体装置を作製する方法を提供する
ものである。The present invention solves the drawback of requiring long-time annealing as described above when solid-phase growing an amorphous silicon thin film formed on an amorphous insulating substrate, and enables short-time heat treatment. is a simple method that does not require complicated or expensive equipment to grow silicon thin films with large grain size and excellent crystallinity with few defects on amorphous insulating substrates such as quartz or glass substrates. The present invention provides a method for manufacturing thin film semiconductor devices such as thin film transistors with excellent characteristics.
［課題を解決するための手段］
本発明の半導体薄膜の結晶成長方法は、非晶質絶縁基板
上に、非晶質半導体薄膜を堆積させ、該非晶質半導体薄
膜を７００℃がら８ ０ ０ ’Ｃの温度で極めて短時
間の熱処理することにより結晶成長の核を生成させる第
１のアニール工程と、少なくとも前記第１のアニール工
程よりも低い温度て熱処理することにより前記非晶質半
導体薄膜を固相成長させる第２のアニール工程を有する
ことを特徴とする。[Means for Solving the Problems] The crystal growth method for a semiconductor thin film of the present invention involves depositing an amorphous semiconductor thin film on an amorphous insulating substrate, and heating the amorphous semiconductor thin film at 700°C and 800'. a first annealing step in which nuclei for crystal growth are generated by heat treatment at a temperature of It is characterized by having a second annealing step for phase growth.
［実施＠］ 第１図（ａ）に於で、１−１は非晶質絶縁基板である。[implementation@] In FIG. 1(a), 1-1 is an amorphous insulating substrate.
石英基板あるいはガラス基板などが用いられる。Ｓ ｉ
Ｏ ２で覆われたＳｉ基板を用いることもある。石英
基板あるいはＳ ｉ ０ ２で覆われた８１基板を用い
る場合は１ ２ ０ ０ ’Ｃの高温プロセスにも耐え
ることができるが、ガラス基板を用いる場合は軟化温度
が低いために約６ ０ ０ ’Ｃ以下の低温プロセスに
制限される。はじめに非晶質絶縁基板１−１上に非晶質
シリコン薄膜１−２を堆積させる。該非晶質シリコン薄
膜１−２は一様で、微小な結晶子は含まれておらず結晶
成長の核が全く存在しないことが望ましい。ＬＰＣＶＤ
法の場合は、デボ温度がなるべく低くて、デボ速度が早
い条件が適している。シランガス（ＳｉＨ４）を用いる
場合は５ ０ ０ ００〜５６０℃程度、シシランガス
（Ｓｉ２Ｈａ）を用いる場合は３００°Ｃ〜５００℃程
度のデボ温度で分解堆積が可能である。トワシランガス
（Ｓｉ３Ｈｓ）は分解温度がより低い。A quartz substrate, a glass substrate, or the like is used. Si
A Si substrate covered with O 2 may also be used. If a quartz substrate or an 81 substrate covered with Si 0 2 is used, it can withstand a high temperature process of 1200'C, but if a glass substrate is used, the softening temperature is low, so it can withstand a high temperature process of about 600'C. Limited to low temperature processes below 'C. First, an amorphous silicon thin film 1-2 is deposited on an amorphous insulating substrate 1-1. It is desirable that the amorphous silicon thin film 1-2 is uniform, does not contain minute crystallites, and does not have any nuclei for crystal growth. LPCVD
In the case of the method, conditions are suitable where the devoting temperature is as low as possible and the devoting speed is fast. Decomposition and deposition can be performed at a debo temperature of about 50,000 to 560°C when using silane gas (SiH4), and about 300 to 500°C when using silane gas (Si2Ha). Milkweed gas (Si3Hs) has a lower decomposition temperature.
デボ温度を高くすると堆積した膜が多結晶になるので、
Ｓｉイオン注入によって一旦非晶質化する方法もある。If the debo temperature is increased, the deposited film becomes polycrystalline, so
There is also a method of temporarily making it amorphous by implanting Si ions.
プラズマＣＶＤ法の場合は、基板温度が５００℃以下で
も成膜できる。また、デボ直前に水素プラズマあるいは
アルゴンプラズマ処理を行えば、基板表面の清浄化と成
膜を連続的に行うことができる。光励起ＣＶＤ法の場合
も５００℃以下の低温デポ及び基板表面の清浄化と或膜
を連続的に行うことができる点で効果的である。ＥＢ恭
着法などのような高真空蒸着法の場合は膜がボーラスで
あるために大気中の酸素を膜中に取り込み易く、結晶成
長の妨げとなる。このことを防ぐために、真空雰囲気か
ら取り出す前に３ ０ ０ ’Ｃ〜５００℃程度の低温
熱処理を行い膜を緻密化させることが有効である。スパ
ッタ法の場合も高真空蒸着法の場合と同様である。In the case of the plasma CVD method, film formation is possible even when the substrate temperature is 500° C. or lower. Further, if hydrogen plasma or argon plasma treatment is performed immediately before the deposition, cleaning of the substrate surface and film formation can be performed continuously. The photo-excited CVD method is also effective in that low-temperature deposition at 500° C. or lower, cleaning of the substrate surface, and the formation of a certain film can be performed continuously. In the case of a high vacuum deposition method such as the EB deposition method, since the film is a bolus, oxygen from the atmosphere is easily taken into the film, which hinders crystal growth. In order to prevent this, it is effective to densify the film by performing low-temperature heat treatment at about 300'C to 500C before taking it out from the vacuum atmosphere. The sputtering method is similar to the high vacuum evaporation method.
この様にして成膜された核を含まない非晶質シリコン薄
膜に、結晶成長のシードを形成するために７００℃〜８
００℃の温度できわめて短時間の熱処理を行い第１のア
ニール工程とする。その方法としては、通常の炉アニー
ルの他に、ランプアニール、あるいは赤外線アエールな
どの方法がある。アニール雰囲気としては窒素ガスある
いはアルゴンガスあるいはヘリウムガスなどを用いる。In order to form seeds for crystal growth on the amorphous silicon thin film that does not contain nuclei formed in this manner,
A very short heat treatment is performed at a temperature of 00° C. to form a first annealing step. Methods for this include ordinary furnace annealing, lamp annealing, and infrared aeration. Nitrogen gas, argon gas, helium gas, or the like is used as the annealing atmosphere.
アニール時間は数十秒、長くても数分とする。この理由
は、核の発生密度をできるだけ少なくしたいからである
。この様にして形成されたシードを第１図（ｂ）に１−
３で示す。図ではシードが非晶質絶縁基板１−１と非晶
質シリコン薄膜１−２との界面に生成されたように描か
れているが、非晶質シリコン薄膜１−２の表面に生成さ
れることも考えられる。The annealing time is several tens of seconds, or at most several minutes. The reason for this is that it is desired to minimize the density of nuclei generated. The seeds formed in this way are shown in Fig. 1(b).
Indicated by 3. In the figure, the seeds are depicted as being generated at the interface between the amorphous insulating substrate 1-1 and the amorphous silicon thin film 1-2, but they are generated on the surface of the amorphous silicon thin film 1-2. It is also possible.
次に、前記シード１−３を核として、前記非晶質シｔＪ
コン薄膜１−２を，固相成長させる第２のアニール工程
を行う。固相成長方法は、石英管による炉アニールが便
利である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。ＩＸＩ
Ｏ−６からＩＸＩＯ −１［ＩＴ ｏ ｒ ｒの高真空
雰囲気でアニールを行ってもよい。固相成長アニール温
度は少なくとも前記第１のアニール工程のアニール温度
よりも低温に設定する。従って、およそ５００℃〜７０
０℃とする。低温アニールでは選択的に、結晶成長の活
性化エネルギーの小さな結晶方位を持つ結晶粒のみが成
長し、しかもゆっくりと大きく成長する。Next, using the seed 1-3 as a nucleus, the amorphous seed tJ
A second annealing step is performed to grow the thin film 1-2 in a solid phase. As a solid phase growth method, furnace annealing using a quartz tube is convenient. As the annealing atmosphere, nitrogen gas, hydrogen gas, argon gas, helium gas, etc. are used. IXI
Annealing may be performed in a high vacuum atmosphere of O-6 to IXIO-1 [IT or r. The solid phase growth annealing temperature is set to be lower than at least the annealing temperature of the first annealing step. Therefore, approximately 500℃~70℃
The temperature shall be 0°C. In low-temperature annealing, only crystal grains having a crystal orientation with a small activation energy for crystal growth grow selectively, and moreover, they grow slowly and large.
前記非晶質シリコン薄膜１−２の固相成長は、前記シー
ド１−３と前記非晶質シリコン薄膜１−２との接触面か
ら始まり、この部分を中心として放射状に進む。固相成
長が進行し、隣合う２個のシードの中間点で、両方向か
ら成長してきた結晶粒がぶつかり合い、結晶粒界１−５
が形成された様子を第１図（Ｃ）に示す。このようにし
て大粒径多結晶シリコン薄膜が作製される。The solid phase growth of the amorphous silicon thin film 1-2 starts from the contact surface between the seed 1-3 and the amorphous silicon thin film 1-2, and progresses radially around this area. As solid phase growth progresses, grains growing from both directions collide at the midpoint between two adjacent seeds, forming a grain boundary 1-5.
FIG. 1(C) shows the state in which it is formed. In this way, a large-grain polycrystalline silicon thin film is produced.
本発明を用いて作製した大粒径多結晶シリコン薄膜を、
薄膜トランジスターに応用した例を第２図にしたがって
説明する。第１図（Ｃ）に示すように、固相成長させて
得られた大粒径多結晶シリコン＠膜基板を第２図（ａ）
に示す。 ２−１は非晶質絶縁基板である。２−２は
固相成長により形成された大粒径多結晶シリコン薄膜で
ある。２−３はシード、２−４は結晶粒界をしめす。次
に前記シリコン薄膜をフォトリソグラフィ法によりバタ
ーニンして第２図（ｂ）に示すように島状にする。次レ
こ第２図（Ｃ）に示されているように、ゲート酸化膜２
−５を形成する。該ゲート酸化膜の形成方法としてはＬ
ＰＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あるいは高真空
蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化法
などのような５００℃以下の低温方法がある。該低温方
法で成膜されたゲート酸化膜は、熱処理することによっ
てより緻密で界面準位の少ない優れた膜となる。非晶質
絶縁基板２−１として石英基板を用いる場合は、熱酸化
法によることができる。該熱酸化法にはｄｒｙ酸化法と
ｗｅｔ酸化法とがあるが、酸化温度は１ ０ ０ ０
’Ｃ以上と高いが膜質が優れていることがらｄｒｙ酸化
法の方が適している。The large grain polycrystalline silicon thin film produced using the present invention is
An example of application to a thin film transistor will be explained with reference to FIG. As shown in Figure 1 (C), the large grain size polycrystalline silicon @ film substrate obtained by solid phase growth is shown in Figure 2 (a).
Shown below. 2-1 is an amorphous insulating substrate. 2-2 is a large-grain polycrystalline silicon thin film formed by solid phase growth. 2-3 indicates a seed, and 2-4 indicates a grain boundary. Next, the silicon thin film is butter-printed by photolithography to form islands as shown in FIG. 2(b). Next, as shown in FIG. 2(C), the gate oxide film 2
-5 is formed. The method for forming the gate oxide film is L.
There are low temperature methods below 500° C. such as PCVD, photo-excited CVD, plasma CVD, ECR plasma CVD, high vacuum evaporation, plasma oxidation, and high pressure oxidation. The gate oxide film formed by the low-temperature method becomes an excellent film that is denser and has fewer interface states by heat treatment. When using a quartz substrate as the amorphous insulating substrate 2-1, a thermal oxidation method can be used. The thermal oxidation method includes a dry oxidation method and a wet oxidation method, and the oxidation temperature is 1 0 0 0
The dry oxidation method is more suitable because the film quality is excellent, although it is higher than 'C'.
次に第２図（ｄ）に示されるように、ゲート電極２−６
を形成する。該ゲート電極材科としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはＩＴＯ
やＳｎ０２などのような透明性導電膜などを用いること
ができる。成膜方法としては、ＣＶＤ法、スパッタ法、
真空蒸着法、等の方法があるが、ここでの詳しい説明は
省略する。Next, as shown in FIG. 2(d), the gate electrode 2-6
form. The gate electrode material is polycrystalline silicon thin film, molybdenum silicide, metal film such as aluminum or chromium, or ITO.
A transparent conductive film such as or Sn02 can be used. Film forming methods include CVD method, sputtering method,
Although there are methods such as a vacuum evaporation method, a detailed explanation thereof will be omitted here.
続いて第２図（ＩＢ）に示すように、前記ゲート電極２
−６をマスクとして不純物をイオン注入し、自己整合的
にソース領域２−７およびドレイン領域２−８を形成す
る。前記不純物としては、Ｎｃｈトランジスタを作製す
る場合はＰ９あるいはＡＳ＋を用い、ＰＣｈトランジス
タを作製する場合はＢ＋等を用いる。不純物添加方法と
しては、イオン注入法の他に、レーザードーピング法あ
るいはプラズマドーピング法などの方法がある。２−９
で示される矢印は不純物のイオンビームを表している。Subsequently, as shown in FIG. 2 (IB), the gate electrode 2
-6 as a mask, impurity ions are implanted to form a source region 2-7 and a drain region 2-8 in a self-aligned manner. As the impurity, P9 or AS+ is used when manufacturing an Nch transistor, and B+ or the like is used when manufacturing a PCh transistor. In addition to ion implantation, methods for adding impurities include laser doping, plasma doping, and other methods. 2-9
The arrow shown by indicates the impurity ion beam.
前記非晶質絶縁基板２−１として石英基板を用いた場合
には熱拡散法を使うことができる。When a quartz substrate is used as the amorphous insulating substrate 2-1, a thermal diffusion method can be used.
不純＠濃度は、ＩＸＩＯ”からＩ Ｘ １ ０２ｌｌｃ
ｍ−３程度とする。Impurity@concentration is from IXIO” to IX102llc
It should be about m-3.
続いて第２図（ｆ）に示されるように、層間絶縁膜２−
１０を積層する。該眉間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千人から数μｍ程度が普通である
。窒化膜の形成方法としては、ＬＰＣ’ＶＤ法あるいは
プラズマＣＶＤ法などが簡単である。反応には、アンモ
ニアガス（ＮＨ３）とシランガスと窒素ガスとの混合ガ
ス、あるいはシランガスと窒素ガスとの混合ガスなどを
用いる。Subsequently, as shown in FIG. 2(f), an interlayer insulating film 2-
10 are stacked. As the material for the glabellar insulating film, an oxide film, a nitride film, or the like is used. The film thickness may be any thickness as long as the insulation is good, but it is usually from several thousand to several micrometers. A simple method for forming the nitride film is the LPC'VD method or the plasma CVD method. For the reaction, a mixed gas of ammonia gas (NH3), silane gas, and nitrogen gas, or a mixed gas of silane gas and nitrogen gas, etc. is used.
ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると，ゲ−ト酸化膜界面などに存
在するダング１ノングボンドなどの欠陥が不活性化され
る。この様な水素化工程は、眉間絶縁膜２−９を積層す
る前におこなってもよい。Here, hydrogen plasma method or hydrogen ion implantation method,
Alternatively, when hydrogen ions are introduced by a method such as a hydrogen diffusion method from a plasma nitride film, defects such as dangling bonds existing at the gate oxide film interface are inactivated. Such a hydrogenation step may be performed before laminating the glabellar insulating film 2-9.
次に第２図（ｇ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極２−１１およびドレイン電極２−
１ ２とする。該ソース電極及びドレイン電極は、アル
ミニュウムなどの金属材料で形成する。この様にして薄
膜トランジスタが形成される。Next, as shown in FIG. 2(g), contact holes are formed in the interlayer insulating film and the gate insulating film, contact electrodes are formed, and a source electrode 2-11 and a drain electrode 2-1 are formed.
1 2. The source electrode and drain electrode are formed of a metal material such as aluminum. In this way, a thin film transistor is formed.
［発明の効果］
従来、まったく核を含まない非晶質シリコン薄膜を固相
成長させるためには高温の熱処理か、あるいは長時間の
熱処理が必要であった。また、核を生成させるためにレ
ーザアニール、あるいは電子ビームアニールなどのよう
な高価な装置が必要であった。しかしながら本発明によ
ると、熱処理温度を２段階に分けることにより、核生成
にためのきわめて短時間の熱処理の第１の、アニール工
程と、前記核をシードとして非晶質シリコン薄膜を固相
成長させるために前記第１のアニール工程よりも低い温
度で熱処理する第２のアニール工程とに分けたので、固
相成長のために要していたアニール時間を大幅に短縮さ
せることができる。また、レーザーアニール装置のよう
に高価で大がかりな装置を必要としないので製造費用を
非常に低く抑えることができる。[Effects of the Invention] Conventionally, high-temperature heat treatment or long-time heat treatment has been required to grow an amorphous silicon thin film containing no nuclei in a solid phase. Furthermore, expensive equipment such as laser annealing or electron beam annealing is required to generate nuclei. However, according to the present invention, by dividing the heat treatment temperature into two stages, the first annealing step is an extremely short heat treatment for nucleation, and the solid-phase growth of an amorphous silicon thin film using the nuclei as seeds. Therefore, the second annealing step is performed at a lower temperature than the first annealing step, so that the annealing time required for solid phase growth can be significantly shortened. Further, since an expensive and large-scale device such as a laser annealing device is not required, manufacturing costs can be kept very low.
前記第１のアニール工程と、第２のアニール工程は、同
一炉で行うこともできるので、核生成と固相成長とを連
続的に行うことも可能である。Since the first annealing step and the second annealing step can be performed in the same furnace, it is also possible to perform nucleation and solid phase growth continuously.
非晶質絶縁基板上に結晶性の優れたシｌ／コン薄膜を作
製することが可能になったのでＳ○工技術の発展に大き
く寄与するものである。工程数はまったく増えない。６
０ ０ ’Ｃ以下の低温のプロセスでも作製が可能な
ので、価格が安くて耐熱温度が低いガラス基板をもちい
ることができる。優れたシリコン薄膜が得られるのにか
かわらずコストアップとはならない。Since it has become possible to produce a silicon/container thin film with excellent crystallinity on an amorphous insulating substrate, this will greatly contribute to the development of SO technology. The number of processes does not increase at all. 6
Since it can be manufactured using a process at a low temperature of 00'C or less, a glass substrate that is inexpensive and has a low heat resistance temperature can be used. Even though an excellent silicon thin film can be obtained, the cost does not increase.
本発明によって得られた大粒径多結晶シリコン１２一
薄膜を用いて薄膜トランジスタを作成すると、優れた特
性が得られる。従来に比べて、薄膜トランジスタのＯＮ
電流は増大しＯＦＦ電流は小さくなる。またスレッシュ
ホルド電圧も小さくなりトランジスタ特性が大きく改善
される。When a thin film transistor is made using the large-grain polycrystalline silicon 12 thin film obtained by the present invention, excellent characteristics can be obtained. Compared to conventional methods, thin film transistors can be turned on.
The current increases and the OFF current decreases. In addition, the threshold voltage is also reduced, and transistor characteristics are greatly improved.
非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電Ｂ電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。Since it is possible to fabricate thin film transistors with excellent characteristics on an amorphous insulating substrate, sufficient high-speed operation can be achieved even when applied to an active matrix substrate in which a driver circuit is integrated on the same substrate. Furthermore, there are significant effects on reducing the electric B voltage, reducing current consumption, and improving reliability.
また、６ ０ ０ ’Ｃ以下の低温プロセスによる作製
も可能なので、アクティブマトリクス基板の低価格化及
び大面積化に対してもその効果は大きい。In addition, since it is possible to manufacture by a low-temperature process at 600'C or less, this is highly effective in reducing the cost and increasing the area of active matrix substrates.
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサーに応用した場合には
、読み取り速度の高速化、高解像度化、さら←こ階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取冫フ用密着型イメージセンサ
ーへの応用も容易となる。もちろん電源電圧の低減、消
費電流の低減、信頼性の向上に対してもその効果は大き
い。When the present invention is applied to a contact type image sensor in which a photoelectric conversion element and its scanning circuit are integrated on the same chip, it is possible to increase the reading speed, increase the resolution, and greatly improve the gradation. It produces a big effect. Once high resolution is achieved, it will be easier to apply it to contact image sensors for color reading. Of course, this has great effects in reducing power supply voltage, reducing current consumption, and improving reliability.
また低温プロセスによって作製することができるので、
密着型イメー゛ジセンサーチップの長尺化が可能となり
、一本のチップでＡ４サイズあるいはＡ３サイズの様な
大型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような手数がかかり信
頼性の悪い技術を回避することができ、実装歩留りも向
上される。Also, since it can be produced by a low-temperature process,
The contact image sensor chip can be made longer, and a reading device for large facsimile machines such as A4 size or A3 size can be realized with a single chip. Therefore, it is possible to avoid the troublesome and unreliable technique of joining two sensor chips, and the mounting yield is also improved.
石英基板やガラス基板だけではなく、サファイア基板（
Ａ工２０３）あルイハＭ ｇ Ｏ ・Ａ １ ２０ａ，
ＢＰ，ＣａＦ２等の結晶性絶縁基板も用いることができ
る。In addition to quartz and glass substrates, sapphire substrates (
A 203) Aruiha M g O ・A 1 20a,
Crystalline insulating substrates such as BP and CaF2 can also be used.
以上薄膜トランジスタを例として説明したが、バイボー
ラトランジスタあるいはへテロ接合八イポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳＯ
Ｉ技術を利用した素子に対しても、本発明を応用するこ
とがでぎる。Although the above description has been made using a thin film transistor as an example, the present invention can also be applied to elements using thin films such as bipolar transistors or heterojunction octopolar transistors. In addition, SO such as a three-dimensional device
The present invention can also be applied to elements using I technology.
第１図（ａ）から（Ｃ）は、本発明における半導体薄膜
の結晶成長方法を示す工程断面図である。
第２図（ａ）から（ｇ）は、本発明を、薄膜トランジス
タに応用した場合の例を示す薄膜トランジスタの工程図
である。
；非晶質絶縁基板
；非晶買半導体薄膜
一 シード
： 固相成長された非晶質半導体薄
膜
； 結晶粒界
以上
出願人 セイコーエプソン株式会社
代理人弁理士 鈴木喜三郎（他１名）
（ａ）
（ｄ）
第２図
（ｆ）
第２図FIGS. 1A to 1C are process cross-sectional views showing the method for growing crystals of a semiconductor thin film according to the present invention. FIGS. 2(a) to 2(g) are process diagrams of a thin film transistor showing an example in which the present invention is applied to a thin film transistor. ; Amorphous insulating substrate; Amorphous semiconductor thin film Seed: Solid-phase grown amorphous semiconductor thin film; Above grain boundaries Applicant: Seiko Epson Corporation Patent Attorney Kisaburo Suzuki (1 other person) (a) (d) Figure 2 (f) Figure 2
Claims (1)
非晶質半導体薄膜を７００℃から８００℃の温度で極め
て短時間の熱処理することにより結晶成長の核を生成さ
せる第１のアニール工程と、少なくとも前記第１のアニ
ール工程よりも低い温度で熱処理することにより前記非
晶質半導体薄膜を固相成長させる第２のアニール工程を
有することを特徴とする半導体薄膜の結晶成長方法。A first annealing step in which an amorphous semiconductor thin film is deposited on an amorphous insulating substrate, and the amorphous semiconductor thin film is heat-treated at a temperature of 700° C. to 800° C. for an extremely short period of time to generate nuclei for crystal growth. and a second annealing step in which the amorphous semiconductor thin film is grown in a solid phase by heat treatment at a temperature lower than at least the first annealing step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5890889A JPH02238617A (en) | 1989-03-10 | 1989-03-10 | Crystal growth of semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5890889A JPH02238617A (en) | 1989-03-10 | 1989-03-10 | Crystal growth of semiconductor thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238617A true JPH02238617A (en) | 1990-09-20 |
Family
ID=13097913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5890889A Pending JPH02238617A (en) | 1989-03-10 | 1989-03-10 | Crystal growth of semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238617A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738118A (en) * | 1992-12-22 | 1995-02-07 | Korea Electron Telecommun | Manufacture of thin film transistor |
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
-
1989
- 1989-03-10 JP JP5890889A patent/JPH02238617A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| JPH0738118A (en) * | 1992-12-22 | 1995-02-07 | Korea Electron Telecommun | Manufacture of thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917392B2 (en) | Method for manufacturing semiconductor device | |
| JP2982792B2 (en) | Method for manufacturing thin film transistor | |
| JPH0422120A (en) | Thin film semiconductor device | |
| JP2917388B2 (en) | Method for manufacturing semiconductor device | |
| JPH04152624A (en) | Manufacture of thin film semiconductor device | |
| JP2707654B2 (en) | Method for manufacturing thin film transistor | |
| JPH02194620A (en) | Crystal growth method of semiconductor thin film | |
| JPH02238617A (en) | Crystal growth of semiconductor thin film | |
| JP2720473B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP2707632B2 (en) | Method for manufacturing semiconductor device | |
| JP3102772B2 (en) | Method for producing silicon-based semiconductor thin film | |
| JP3333187B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH034564A (en) | Manufacture of semiconductor device | |
| JP2867402B2 (en) | Method for manufacturing semiconductor device | |
| JPH03104209A (en) | Manufacture of semiconductor device | |
| JP2987987B2 (en) | Method of forming crystalline semiconductor thin film and method of manufacturing thin film transistor | |
| JPH036865A (en) | Thin film semiconductor device and its manufacture | |
| JP2822394B2 (en) | Method for manufacturing semiconductor device | |
| JP3387510B2 (en) | Method for manufacturing thin film transistor | |
| JPH03289129A (en) | Manufacture of thin film semiconductor device | |
| JPH02165619A (en) | Crystal growth of semiconductor thin film | |
| JP3876769B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH05218368A (en) | Thin film semiconductor device | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JPH03120871A (en) | Manufacture of thin film semiconductor device |