JPH0283720A - 電力制御回路 - Google Patents
電力制御回路Info
- Publication number
- JPH0283720A JPH0283720A JP63236735A JP23673588A JPH0283720A JP H0283720 A JPH0283720 A JP H0283720A JP 63236735 A JP63236735 A JP 63236735A JP 23673588 A JP23673588 A JP 23673588A JP H0283720 A JPH0283720 A JP H0283720A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- computer system
- circuit
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２例えば宇宙空間の人工衛星のように２周囲
温度が大きく変化する環境で使用されるＣＭＯＳ部品を
用いた計算機システムに適用され。
温度が大きく変化する環境で使用されるＣＭＯＳ部品を
用いた計算機システムに適用され。
周囲温度の変化に従い発生電力を効果的に制御する電力
制御回路に関するものである。
制御回路に関するものである。
従来２回路の発生電力を制御する方法として第４図に示
すパワースイッチング回路があった。
すパワースイッチング回路があった。
（１）は計算機システム、（２）はパワースイッチング
回路、 （３］はパワースイッヂング回＃ （２１をオ
ンオフずろストローブ化号である。このス１−ローブ信
号（３）が発生した時のみパワースイッチング回路（２
）によって計算機システム（７）へ電力の供給がなされ
る。
回路、 （３］はパワースイッヂング回＃ （２１をオ
ンオフずろストローブ化号である。このス１−ローブ信
号（３）が発生した時のみパワースイッチング回路（２
）によって計算機システム（７）へ電力の供給がなされ
る。
（４）はパワースイッヂング禁止ゲート、（５Ｈよ温度
モニタ、（６）はスイシヂングイネーブル信号である。
モニタ、（６）はスイシヂングイネーブル信号である。
次に動作について説明する。計算機システム（１）の温
度は、温度モニタ（５）によって監視されている。
度は、温度モニタ（５）によって監視されている。
もし、温度が設定された範囲内にある時は、スイッチン
グイネーブル４８号（６）が■、１ノベルを保持し。
グイネーブル４８号（６）が■、１ノベルを保持し。
パワースイッチング回路（２）から計算機システム（１
）に電力が連続的に供給される。
）に電力が連続的に供給される。
もし、温度が設定値を超えた時は、スイッヂングイネー
ブル信号（６１がＨレベルとなり、スｌ−ｔ−＋ −ブ
信号（３）によってパワースイッチング禁止ゲー １・
（４）がオンオフ制御され、パワースイッチング回路（
２）により計算機システム（１）に電力がスイッチング
状態で供給されることになる。これにより発生電力は平
均化され２回＋＠温度の上昇を低く抑えろことができる
。
ブル信号（６１がＨレベルとなり、スｌ−ｔ−＋ −ブ
信号（３）によってパワースイッチング禁止ゲー １・
（４）がオンオフ制御され、パワースイッチング回路（
２）により計算機システム（１）に電力がスイッチング
状態で供給されることになる。これにより発生電力は平
均化され２回＋＠温度の上昇を低く抑えろことができる
。
従来のパワースイッチング回路は以」−の、Ｌうに構成
されていたので、温度が高くなると計算機システム（１
）の動作が停止されてしまい、処理の中断が発生してい
た。このため、計算機システム（１）の内部レジスタ等
のデータ保持ができず２次の電源投入時には計算機シス
テム（１）の初期化から開始しなければならないという
課題があった。
されていたので、温度が高くなると計算機システム（１
）の動作が停止されてしまい、処理の中断が発生してい
た。このため、計算機システム（１）の内部レジスタ等
のデータ保持ができず２次の電源投入時には計算機シス
テム（１）の初期化から開始しなければならないという
課題があった。
この発明は上記のような課題を解消するためになされた
もので、供給電力をオンオフする方法に変えて、ＣＭＯ
Ｓ回路に供給する動作周波数と供給電圧を段階的に変化
させろ方法を採用することによって、計算機システム（
１）の処理を中断することなしに、許容さメまた温度範
囲内て処理を続行できろことを目的とずろ６゜ 〔課題を解決ずろための手段〕 この発明に係る電力制御回路は、ＣＭＯＳ回路で構成さ
れる計算機システムの回路に温度モニタを配置して回路
温度を測定（７，この高度データをＡ／Ｄ変換回路によ
りデシタル数値に置き換え２このデシタル値の段階化さ
れた範囲に該当する周波数を制御するデコーダと供給電
圧を制御する電圧調整回路によって＋ ７１算機システ
ムの動作周波数及び供給電圧を制御しながら回路温度を
許容範囲内に制御できるようにしたものである。
もので、供給電力をオンオフする方法に変えて、ＣＭＯ
Ｓ回路に供給する動作周波数と供給電圧を段階的に変化
させろ方法を採用することによって、計算機システム（
１）の処理を中断することなしに、許容さメまた温度範
囲内て処理を続行できろことを目的とずろ６゜ 〔課題を解決ずろための手段〕 この発明に係る電力制御回路は、ＣＭＯＳ回路で構成さ
れる計算機システムの回路に温度モニタを配置して回路
温度を測定（７，この高度データをＡ／Ｄ変換回路によ
りデシタル数値に置き換え２このデシタル値の段階化さ
れた範囲に該当する周波数を制御するデコーダと供給電
圧を制御する電圧調整回路によって＋ ７１算機システ
ムの動作周波数及び供給電圧を制御しながら回路温度を
許容範囲内に制御できるようにしたものである。
この発明におけろ電力制御回路は、計算機システムの温
度が低い時には、高い動作周波数及び高い供給電圧を選
択して処理スピー ドを」二げる作用をし２反対に高度
が高い時には、低い動作周波数及び低い供給電圧を選択
して処理スピー ドを下げる作用をする。これによって
ＣＭＯＳの発生電力−（負荷容量）×（動作周波数）×
（供給電圧）２を調整する。
度が低い時には、高い動作周波数及び高い供給電圧を選
択して処理スピー ドを」二げる作用をし２反対に高度
が高い時には、低い動作周波数及び低い供給電圧を選択
して処理スピー ドを下げる作用をする。これによって
ＣＭＯＳの発生電力−（負荷容量）×（動作周波数）×
（供給電圧）２を調整する。
以下、この発明の一実施例を図について説明する。第１
図において、（１）はプログラムを実行する計算機シス
テム、（５）は計算機システム（１）の温度を測定する
温度モニタ、（７）は基準周波数ｆＢを発生ずる発振回
路、（８）はＨｆＢ、 Ｍ ｆＢ、 −１７ｎ （Ｂを
発生させる分周回路、（９）は分周回路（８）の各出力
周波数から計算機システム（１）の動作周波数ｆｓを選
択するセレクタ、００）はアナログで出力される温度デ
ータ。
図において、（１）はプログラムを実行する計算機シス
テム、（５）は計算機システム（１）の温度を測定する
温度モニタ、（７）は基準周波数ｆＢを発生ずる発振回
路、（８）はＨｆＢ、 Ｍ ｆＢ、 −１７ｎ （Ｂを
発生させる分周回路、（９）は分周回路（８）の各出力
周波数から計算機システム（１）の動作周波数ｆｓを選
択するセレクタ、００）はアナログで出力される温度デ
ータ。
（１１）は温度データαＯ）をデシタル化するＡ／Ｄ変
換回路、 （１２）はＡ／Ｄ変換回路（１１）の出力デ
ータ値を識別し、その値の範囲によってセレクタ（９）
を制御するデコーダ、 （］３ａ）〜（１３ｎ）はセ
レクタ（９）の選択信号、 （１４）はＤＣ／ＤＣＣ／
式−タ、 （］５）はＡ／Ｄ変換回路（１１）によって
入力電圧Ｖｉを制御し。
換回路、 （１２）はＡ／Ｄ変換回路（１１）の出力デ
ータ値を識別し、その値の範囲によってセレクタ（９）
を制御するデコーダ、 （］３ａ）〜（１３ｎ）はセ
レクタ（９）の選択信号、 （１４）はＤＣ／ＤＣＣ／
式−タ、 （］５）はＡ／Ｄ変換回路（１１）によって
入力電圧Ｖｉを制御し。
出力電圧Ｖｓを計算機システム（１）に供給する電圧器
Ｍ回路である。（１６）は以上の回路を総称した電力制
御回路である。
Ｍ回路である。（１６）は以上の回路を総称した電力制
御回路である。
第２図は、温度データ００）によって計算機システム（
１）に供給される動作周波数ｆｓと出力電圧Ｖｓが変化
する状態を示した図である。第３図は計算機システム（
１）のプログラムの動作に対する出力電圧Ｖｓと温度デ
ータ００）の変化例を示しｔ二図である。
１）に供給される動作周波数ｆｓと出力電圧Ｖｓが変化
する状態を示した図である。第３図は計算機システム（
１）のプログラムの動作に対する出力電圧Ｖｓと温度デ
ータ００）の変化例を示しｔ二図である。
第２図、第３図から温度データ００）が高くなるとＣＭ
ＯＳの消費電力（Ｃｆｓ Ｖｓ２： Ｃは負荷容量）を
低く抑えろために動作周波数［Ｓ及び出力電圧Ｖｓを低
くシ、温度データ００）が低くなると消費電力を高くで
きろため、 ！ｌ−１１１作周波数［Ｓと出力電圧Ｖｓ
を高くして旧算機システム（１）の温度を許容範囲内に
抑えていることが分る。
ＯＳの消費電力（Ｃｆｓ Ｖｓ２： Ｃは負荷容量）を
低く抑えろために動作周波数［Ｓ及び出力電圧Ｖｓを低
くシ、温度データ００）が低くなると消費電力を高くで
きろため、 ！ｌ−１１１作周波数［Ｓと出力電圧Ｖｓ
を高くして旧算機システム（１）の温度を許容範囲内に
抑えていることが分る。
次に動作について説明する。
計算機システム（１）は）品度モニタ（５）に３１って
常時監視されている。この温度モニタ（５）からは温度
に比例したアナログ電圧が温度データ００）として出力
され、Ａ／Ｄ変換回路（１１）によって比例したデシタ
ル佃冴に変換さオ］る。このデシタル信号はデコ−ダ（
１２）に入力され、第２図に示す温度データ（１０１と
動作周波数ｆｓの対応に従って該当する選択信号（１３
ａ） 、 （１３ｂ） −（１３ｎ）の何れか１つをア
クティブして動作周波数ｆｓを計算機システム（１）に
出力する。
常時監視されている。この温度モニタ（５）からは温度
に比例したアナログ電圧が温度データ００）として出力
され、Ａ／Ｄ変換回路（１１）によって比例したデシタ
ル佃冴に変換さオ］る。このデシタル信号はデコ−ダ（
１２）に入力され、第２図に示す温度データ（１０１と
動作周波数ｆｓの対応に従って該当する選択信号（１３
ａ） 、 （１３ｂ） −（１３ｎ）の何れか１つをア
クティブして動作周波数ｆｓを計算機システム（１）に
出力する。
また、Ａ／Ｄ変換回路（１１）の出力は電圧調整回路（
１５）に入力され、第２図に示ず温度データＱＯＩに該
当する出力電圧Ｖｓを計算機システム（１）に出力する
。
１５）に入力され、第２図に示ず温度データＱＯＩに該
当する出力電圧Ｖｓを計算機システム（１）に出力する
。
この電力制御回路（１６）から出力される動作周波数ｆ
ｓと出力電圧Ｖｓによって、計算機システム（１１は処
理の中断なく動作を継続することができる。このように
、電力制御回１１＠ （１４）は低温の場合、まだ温度
余裕があることを利用して出力電圧Ｖｓを上げて回路の
遅延時間を少なくシ、高い動作周波数Ｉｓによって処理
スピードすなわち処理能力を向上させる。高温の場合は
、温度を下げるために動作周波数ｆｓを低くする。動作
周波数ｆｓを低くすると回路の遅延時間に余裕が出来る
ため、供給電圧を下げて発生電力を抑える処理を行う。
ｓと出力電圧Ｖｓによって、計算機システム（１１は処
理の中断なく動作を継続することができる。このように
、電力制御回１１＠ （１４）は低温の場合、まだ温度
余裕があることを利用して出力電圧Ｖｓを上げて回路の
遅延時間を少なくシ、高い動作周波数Ｉｓによって処理
スピードすなわち処理能力を向上させる。高温の場合は
、温度を下げるために動作周波数ｆｓを低くする。動作
周波数ｆｓを低くすると回路の遅延時間に余裕が出来る
ため、供給電圧を下げて発生電力を抑える処理を行う。
すなオ）ち、電力制御回路（１６）は０ＭＯ８の特徴で
ある動作周波数ｆｓによって発生電力が異なること、供
給電圧によって回路の遅延時間が増減して発生電力を変
化させることを利用し−ＣＣＭＯ８回路の発生電力すな
わち発熱を制御している。
ある動作周波数ｆｓによって発生電力が異なること、供
給電圧によって回路の遅延時間が増減して発生電力を変
化させることを利用し−ＣＣＭＯ８回路の発生電力すな
わち発熱を制御している。
なお、上記実施例では、温度モニタの測定データをＡ／
Ｄ変換回路及びデコーダ等のハードウェアで行う方法に
ついて示したが、ハードウェアに変えて温度データを計
算機システムのプログラムにて監視させ、プログラムに
よって動作周波数を制御する方法でも良い。
Ｄ変換回路及びデコーダ等のハードウェアで行う方法に
ついて示したが、ハードウェアに変えて温度データを計
算機システムのプログラムにて監視させ、プログラムに
よって動作周波数を制御する方法でも良い。
以上のようにこの発明によれば、電力制御回路を構成し
、検出した温度によって動作周波数及び動作電圧を制御
できるようにしたことで、計算機システムの動作を中断
及び初期化せずに許容された温度範囲内に抑える効果が
ある。
、検出した温度によって動作周波数及び動作電圧を制御
できるようにしたことで、計算機システムの動作を中断
及び初期化せずに許容された温度範囲内に抑える効果が
ある。
第１図〜第３図は乙の発明の一実施例を示す図。
第４図は従来の例を示す図である。
（１１は計算機システム、（５）は高度モニタ、（７）
は発振回路、（８）は分周回路、（９）はセレクタ、０
０）は温度データ、 （１１）はＡ／Ｄ変換回路、 （
１２）１．ｔデコーダ。 （１４）はＤＣ／ＤＣコンバータ、 （１５）は電圧
調整回路である。 なお２図中、同一符号は同一、又は相当部分を示す。
は発振回路、（８）は分周回路、（９）はセレクタ、０
０）は温度データ、 （１１）はＡ／Ｄ変換回路、 （
１２）１．ｔデコーダ。 （１４）はＤＣ／ＤＣコンバータ、 （１５）は電圧
調整回路である。 なお２図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 動作周波数及び供給電圧によって発生電力が異なるＣＭ
ＯＳ部品で構成される計算機システムの回路温度を測定
する温度モニタ、この温度データをデシタル信号に変換
するＡ／Ｄ変換回路、Ａ／Ｄ変換後の温度データを符号
化するデコーダ、デコーダから出力される選択信号によ
って計算機に供給する動作周波数を制御する分周回路、
Ａ／Ｄ変換回路の出力信号によって電圧を制御する電圧
調整回路から構成され、温度が低い時は、高い動作周波
数及び高い供給電圧を選択して計算機システムの処理ス
ピードを増加させ、温度が高い時は低い動作周波数と低
い供給電圧を選択して計算機システムの処理スピードを
低下させ、発生電力を制御しながら回路温度を許容範囲
内に制御することを特徴とする電力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236735A JPH0283720A (ja) | 1988-09-21 | 1988-09-21 | 電力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236735A JPH0283720A (ja) | 1988-09-21 | 1988-09-21 | 電力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283720A true JPH0283720A (ja) | 1990-03-23 |
Family
ID=17005011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236735A Pending JPH0283720A (ja) | 1988-09-21 | 1988-09-21 | 電力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283720A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0566395A1 (en) * | 1992-04-16 | 1993-10-20 | Dia Semicon Systems Incorporated | Drive control system for microprocessor with conditional power saving |
| EP0712064A1 (en) * | 1994-10-11 | 1996-05-15 | Digital Equipment Corporation | Variable frequency clock control for microprocessor-based computer systems |
| US5727193A (en) * | 1994-05-26 | 1998-03-10 | Seiko Epson Corporation | Clock signal and line voltage control for efficient power consumption |
| WO1999017184A1 (en) * | 1997-09-29 | 1999-04-08 | International Business Machines Corporation | Laptop computer with power use management |
| JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
| JP2011134324A (ja) * | 2009-12-23 | 2011-07-07 | Intel Corp | 電力管理システム及び方法 |
-
1988
- 1988-09-21 JP JP63236735A patent/JPH0283720A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0566395A1 (en) * | 1992-04-16 | 1993-10-20 | Dia Semicon Systems Incorporated | Drive control system for microprocessor with conditional power saving |
| US5727193A (en) * | 1994-05-26 | 1998-03-10 | Seiko Epson Corporation | Clock signal and line voltage control for efficient power consumption |
| EP0712064A1 (en) * | 1994-10-11 | 1996-05-15 | Digital Equipment Corporation | Variable frequency clock control for microprocessor-based computer systems |
| US6311287B1 (en) * | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
| WO1999017184A1 (en) * | 1997-09-29 | 1999-04-08 | International Business Machines Corporation | Laptop computer with power use management |
| JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
| JP2011134324A (ja) * | 2009-12-23 | 2011-07-07 | Intel Corp | 電力管理システム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920700495A (ko) | 주파수 합성기 | |
| KR840005947A (ko) | 위상 동기 회로 | |
| JPH0283720A (ja) | 電力制御回路 | |
| JP3963282B2 (ja) | Ｐｌｌ回路の電圧変動補償方法及びそのｐｌｌ回路 | |
| JP2003258551A (ja) | 発振回路の温度補償回路およびその温度補償方法 | |
| JPH02105213A (ja) | 電力制御回路 | |
| CN115453319A (zh) | 带隙基准的滞回过温检测电路及电子设备 | |
| KR920700419A (ko) | 제어장치 | |
| SU966249A1 (ru) | Устройство дл регулировани турбины | |
| JPS59226514A (ja) | Ａ−ｄ変換器 | |
| JPH03646B2 (ja) | ||
| KR102675100B1 (ko) | 디지털 피드백 제어 및 이벤트 드리븐 방식을 적용한 레귤레이터 | |
| JPH01167998A (ja) | 放電灯点灯装置 | |
| KR910006337Y1 (ko) | 다중 동기방식 모니터의 모드선택 회로 | |
| SU652527A1 (ru) | Многоконтурна система регулировани | |
| JP3381808B2 (ja) | ビデオ信号のサンプリング回路 | |
| JP2000165242A (ja) | Ｄ／ａ変換回路およびａ／ｄ変換回路 | |
| JPH0429411A (ja) | 位相比較装置 | |
| SU1698930A1 (ru) | Способ управлени параметрами аварийного режима, св занными с балансом реактивной мощности питающей сети | |
| JPH0335618A (ja) | マルチル―プゲイン弱結合発振器 | |
| JPS62169527A (ja) | Ｄ／ａ変換装置 | |
| JPS57201382A (en) | Digital television set | |
| JPS5537560A (en) | Air-fuel ratio control system | |
| KR960039659A (ko) | 아날로그 디지탈변환기의 기준신호조절장치 | |
| JPS6226278B2 (ja) |