JPH0282176A - 差動電流スイツチング論理回路のテスト方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般に論理回路のテスト方法に関し、具体的に
は差動電流スイッチ論理回路の論理レベルの閾値近傍固
定故障を検出する方法及び装置に関する。

Ｂ、従来技術 集積回路チップ上に埋設されている論理回路のテストに
関して一般に認識されでいる問題として、回路の人力及
び出力の接続が利用できないということがある。この、
利用できないということは、チップ・パッケージ上に利
用可能な人出力（！１０）ビンの数が制限されているこ
とによる。これ等の埋設された回路をテストするために
は、レベル感知走査設計（ＬＳＳＤ）シフト・レジスタ
のような種々の装置が開発されていて、限られた数のＩ
１０ビンを使用してテスト・データを印加して、テスト
結果を読出している。正しいタイプのテスト・データが
これ等の装置を通して印加されたものとすると、多くの
タイプの論理回路の欠陥が容易に検出可能である。論理
回路の出力がある１つの論理レベルに固定するレベル固
定故障はＬＳＳＤシフト・レジスタを通して容易に検出
できる１例である。

論理回路の他のタイプの故障は、上述のテスト装置の使
用だけでは容易に検出できず、テストすべき論理回路に
専用テスト回路の併置を必要とする。たとえば、米国特
許第４４１０８１６号はエミッタ・ホロワ出力段のエミ
ッタの開放回路欠陥の検出を助けるテスト回路が与えら
れている、エミッタ結合論理（ＥＣＬ）回路を開示して
いる。

従来技術によって適切に解決されていない論理的故障の
１つのタイプには、閾値近傍故障として知られているも
のがある。閾値近傍故障が生じた時には、論理回路の出
力は、その高論理状態と低論理状態を区別する閾値の近
傍に固定する。上述のように、このような誤りを示す論
理回路の出力は、少くともレジスタされ、又しばしば後
段の論理回路を伝搬して、チップの出力に達しなければ
ならない。論理回路の出力が論理閾値の近くに固定する
ので、これは時間が変る毎に、論理高状態もしくは低試
態として、レジスタされるか後段で検出される。これに
よって閾値近傍固定故障の信頼性があり繰返し可能な検
出は困難になる。

本発明は、差動？を流スイッチング（ＤＯＳ）論理素子
のこのような閾値近傍固定の検出に関する。

本発明は集積回路チップ上に埋設されたこのようなりＯ
５素子に特に応用される。

米国特許第４６５６４１７号は差動カスコード電圧スイ
ッチ中の閾値近傍固定を検出するテスト回路を開示して
いる。この回路は２つの無効状態（０，０及び１．１）
ｔ−求めてテストして、故障状態をラッチ中に保持する
。しかしながらこの特許はＤＯ８回路中のこのような故
障の検出装置を開示していない。

第２図を参照すると、端子１２ａ、１２ｂ上に印加され
る入力信号に応答して、電流１１を抵抗器Ｒ１もしくは
Ｒ２を通るように選択的に転流するための差動電流スイ
ッチ（ＤＯＳ）１１を含む従来技術の通常のＤＣ５論理
回路１０が示されている。ＤＯ８１１はたとえば、バイ
ポーラ・トランジスタのエミッタ結合（ＥＣＬ）装置よ
り成り、その構造は一般に知られているものである。バ
イアス電位■。０は抵抗器Ｒ１、Ｒ２を通してＤＣ８１
１に印加される。動作について説明すると、電流■１が
選択的に抵抗器Ｒ１もしくは１（２に指向される時、抵
抗器Ｒ１，Ｒ２とＤＯ８１１間の回路ノードＡ、Ｂの電
圧信号は互に電圧レベルを交替する。ノードＡ、Ｂの信
号の相対的極性が論理高状態即ちＯ信号もしくは論理高
状態即ち１信号を後段の論理回路（図示せず）に提供す
る。

第３図を参照すると、回路１０の適切な論理出力を示す
グラフ１４が示されている。グラフ１４は電圧を表わす
垂直軸■と時間を表わす水平軸Ｔを基準にして描かれた
ノードＡ、Ｂの信号を示している。電圧軸ｖ上の基準レ
ベルはＨｌ（高）、ＴＨ（閾値）及びＬＯ（低）である
。ＤＯＳ回路が適切に動作している時は、ノードＡのＨ
Ｉ？ｉ圧レベルは閾値電圧レベルＴＨの上にあり、ノー
ドＢのＬＯ電圧レベルはＴＨの下にあり、各電圧レベル
間の電圧差■、はは閾値近傍固定電圧範囲■　　　より
も大きい。■　　　の中心はＴＨにＳ　Ｎ　Ｔ　　　　
　　　　　Ｓ　Ｎ　Ｔあり、バイポーラ論理の場合に選
択された電圧範囲はたとえば０．１５Ｖである。この値
以下の時は、雑音が論理信号の正しい決定をさまたげる
。

Ａ＞Ｂのときは論理１と定め、ＢＡＡの時は論理０と定
めると、グラフ１４の場合、回路１０は有効な論理１を
出力している。電圧Ｈ［、ＴＨ及びＬＯは上述のように
相対的であり、ＴＨは２つの境界の中心にある必要はな
いことを理解されたい。

回路１０が出力Ｏを与えるように動作している時は、ノ
ードＡ、Ｉ３の信号はＴＨに関連して極性が逆転してお
り、少くとも■　　　だけの差があるＳＮ”［’ ことも理解されたい。

第４図は、回路１０が閾値近傍固定を示している時に、
ノードＡ、Ｂに存在する信号を示す点を除きグラフ１４
と同じグラフ１６′４：示している。

図示したように、ノードＡ、Ｂの信号はＨ１電圧の近く
に固定していて、さらに重要なことには互に少くともＶ
　　　だけ異なっていない。閾値近ＮＴ 傍固定故障は出力電圧が固定されている電圧レベルとは
関係なく、出力電圧の差がＶ　　　未満でＮＴ あることによって特徴付けられることに注意されたい。

第５図を参照すると、ＤＯ５論理回路中の閾値近傍固定
故障を識別する助けをするように動作する従来技術の回
路１０°が示されている。回路１０°は、抵抗器Ｒ２に
別個のバイアス電位Ｖ゛。。

が追加されている点を除き第２図の回路１０と同じであ
る。第２図と第５図で同じ素子は同じ参照番号で示され
ている。バイアス電位■°　　とＣ ■ｏｏは、電流がＲ１とＲ２を流れない時に、ノードＡ
、Ｂ間の本来の電位差が回路１０°の■８ＮＴよりも大
きくなるように選択されている。

正常に動作している時に、電流！１がＲ１もしくはＲ２
の一方を流れると、ノードＡ、Ｂの出力信号は上述の本
来の電位差を上まわるに十分な電位差を発生して、有効
な論理信号を発生する。しかしながら、回路１０°中に
故障があって、ノードＡ、　Ｂの出力信号が閾値近傍固
定故障を示すと、上述の本来の電位差によって出力信号
は予定のレベルに引寄せられ、レベル固定（０固定もし
くは１固定）故障として現われる。上述のように、これ
等のＯ固定もしくは１固定故障は適切なテスト・データ
を印加することによって検出可、能である。

回路の故障（即ち閾値近傍固定）の正確な性質はわから
ないかも知れないが、回路は不良として弁別できる。

回路１０“は差動を流スイッチング論理回路中の閾値近
傍固定故障の識別を助ける機能を有するが、この機能を
具備する回路は著しい動作上の欠点を有する。具体的に
は、分圧器及び上述の回路１０°の本来の電位差を使用
する回路は雑音余裕が減少し、この本来の電位差を克服
するのに比較的大きな信号スイングを必要とする。この
大きな信号スイングによって、著しい回路遅延を生じ、
回路１０゛は回路１０（第２図）よりも動作が著しく遅
くなる。さらに、第２のバイアス電位”ｃｃを必要とす
るので、集積回路チップのオーバーへラドに従ってコス
トが増大する。

Ｃ６発明が解決しようとする問題点 本発明の目的は、差動電流スイッチング論理回路中の閾
値近傍固定故障の検出を助けるための改良方法及び装置
を与えることにある。

本発明の他の目的は、最小の出力信号スイングによって
、回路の遅延を最小にする方法及び装置を与えることに
ある。

本発明の他の目的は、少数の容易に入手可能な部品を使
用して集積回路環境で具体化できる、上述のタイプの方
法及び装置を与えることにある。

本発明の他の目的は、回路の雑音余裕を著しく減少しな
い方法及び装置を与えることにある。

Ｄ６問題点を解決するための手段 本発明に従い、１つのバイアス電位、該バイアス電位に
接続された２つの抵抗器、及び入力信号に応答して、第
１の電流を抵抗器の選択された一方に流し、両抵抗器に
第１及び第２の差動出力信号を発生するように動作する
装置を含むタイプの差動電流スイッチング論理回路をテ
ストする改良方法が与えられる。この方法は、論理回路
に入力信号を印加する、第１及び第２の差動出力信号間
の電位差を感知する。電位差が予定のレベル以下の時に
は、第２の電流を抵抗器の選択した一方を通して流し、
抵抗器の他方に関連する出力信号の電位に対して該一方
の抵抗器に関連する出力信号の電位を降下させ、第１及
び第２の出力信号を予想出力信号と比較して、論理回路
の動作の誤りを検出する段階より成る。

本発明の１つの回路実施例では、バイアス電位、該バイ
アス電位に接続された２つの抵抗器、並びに入力信号に
応答して第１の電流を２つの抵抗器の選択された一方を
通して流し、両抵抗器に第１及び第２の差動出力信号を
発生する装置を有するタイプの差動電流スイッチ論理回
路をテストする改良回路が与えられる。この回路は第１
、第２及び第３のトランジスタを有し、各トランジスタ
は制御端子に印加される信号に応答して電流を流す第１
及び第２の端子を有する。電流を供給する装置が与えら
れる。第１のトランジスタの第１の端子は電流供給装置
に接続され、第２の端子は回路ノードに接続されている
。第２のトランジスタはその第１の端子が前記回路ノー
ドに、第２の端子はバイアス電位に、その制御端子は抵
抗器の選択された方の電位を感知するように接続されて
いる。

第３のトランジスタはその第１の端子が前記回路ノード
に、第２の端子が選択された抵抗器に、制御端子は他方
の抵抗器の電位を感知するように接続されている。

Ｅ、実施例 第１図を参照すると、−船釣な差動電流スイッチング（
ＤＯ８）論理回路２２及び本発明に従って構成されたテ
スト回路２４ｔ−有する回路２０が示されている。回路
２０は代表的には、大規模集積回路チップ（図示せず）
上の内部に埋設されている多くのこのような回路のうち
の１つである。

回路２２は、夫々回路ノードＣ，Ｄで一対の抵抗器Ｒ３
、Ｒ４に接続されている差動電流スイッチ（ＤＯ８）２
６を有する。ＤＣ５２６はたとえば、バイポーラ・トラ
ンジスタのエミッタ結合論理（ＥＣＬ）装置より成り、
その多くの構造は一般に知られているものである。回路
２２は回路ノードＥに印加される電流源夏２、抵抗器Ｒ
３、Ｒ４によって、ノードＦに印加される電源Ｖ。０に
よってバイアスされている。一対の入力短し２７ａ、２
７ｂがＤＯ５２６に論理信号入力を供給するものとして
示されている。必要な入力数は勿論、ＤＯＳ２６中で構
成される論理スイッチのタイプに依存する。

回路２０はさらに、夫々ノードＣ，Ｄに関連してエミッ
タ・ホロワとして構成された、一対のバイポーラ、ｎｐ
ｎトランジスタＴ１、Ｔ２を有する。トランジスタＴ１
はベースがノードＣに接続され、コレクタがバイアス電
位■。０に接続され、エミッタが抵抗器Ｒ６を介してバ
イアス電位ＶＥＥに接続されている。トランジスタＴ２
はベースがノードＤに、コレクタがバイアス電位■ｃｏ
に、エミッタが抵抗器Ｒ５を介してバイアス電位ＶＥＲ
に接続されている。ノードＧ及びＨはトランジスタＴ１
、Ｔ２の夫々エミッタのところにあるものとして示され
ている。

第１図の参照を続けると、テスト回１１２４は、機能的
に差動信号の相対レベルを比較するためのレベル比較装
置３ｏ及び比較装置３ｏに応答して電流を選択的に転流
するための転流装置３２を有する。これ等の遂行するた
めの例示的実施例は、以下第７図、第８図に関連して詳
細に賜明する。

レベル比較装置３ｏは回路ノードＧ、Ｈ１転流回路３２
及びバイアス電位■。０に接続されている。

転流装置３２はバイアス電位■　　、電流源■３Ｃ 及びノードＤに接続されている。

動作にあたって、テスト回路２４はＤＯＳ論理回路２２
中の閾値近傍固定故障を、上述の従来技術の動作上の欠
点なく、信頼性をもって反復可能に検出可能にする。

第２図と第１図を比較すると、論理回路２２は、エミッ
タ・ホロワ・トランジスタＴ１、Ｔ２が加わった点を除
き回路１０（第２図）と構成及び動作が同じであること
は明らかであろう。さらに、トランジスタＴ１、Ｔ２の
エミッタ・ホロワ動作のために、ノードＧ、Ｈの電圧信
号は夫々ノードＣ，Ｄの電圧信号から、トランジスタの
ベース・エミッタ接合にかかるダイオード電圧降下を引
いた値で追加することを理解されたい。従って回路２２
が適切に動作している時は、ノードＧ、Ｈの信号は、第
４図に示した少くとも閾値近傍電圧範囲Ｖ　　　の電位
差を示している。

ＮＴ レベル比較装置３０がＧ、Ｈ上の信号が適切な論理信号
を表わしていると感知した時には、装置３０は転流装置
に信号を与えて、この信号を変化させないように電流を
転流させる。従って、仮にノードＧ（及びＣ１即ちＧも
しくはＣ）の信号が低く、ノードＨ（及びＤ１即ちＨも
しくはＤ）の信号が高いと、レベル比較装置３０は転流
装置３２に信号を与えて、電流Ｉ３を経路Ｐ１を介して
バイアス電位Ｖ。０の方に直接転流させる。従ってノー
ドＧもしくはＣ及びＨもしくはＤの信号は影響されない
。もしノードＧ（Ｃ）及びＨ（Ｄ）の信号が夫々高レベ
ル、低レベルにあると、レベル比較装置３０は転流装置
３２に指示を与えて電流Ｉ３を経路Ｐ１を介してバイア
ス電位■。０に転流するか、経＊Ｐ２を介してノードＤ
に転流する。電ｔＡ　Ｉ　３が直接バイアス電位Ｖ。０
に転流される時は、ノードＧ（Ｃ）、Ｈ（Ｄ）の信号に
は影響がない。電流１３がノードＤ及び抵抗器Ｒ４（即
ち経路Ｐ２）を介してバイアス電位に転流される時は、
この電流はノードＤの電位をさらに引下げ、ノードＨ（
Ｄ　）に存在する論理低信号を補強し、論理出力の差を
不変に保つ。

第１図及び第６図を同時に参照すると、グラフ３３は上
述の第４、第５図のグラフ１４及び１６と類似のもので
あり、論理回路２２が閾値近傍固定故障状態にある時の
ノードＧ、Ｈの電位を示している。図示されているよう
に、回路ノードＧ、１１間の電位差Ｖ、は閾値近傍固定
電圧範囲■８ＮＴ°よりも小さい。ノードＧ、Ｈの信号
の電位差が、電圧範囲ｖ　　　未満であることをテスト
回路２ＮＴ ４の比較装置３０が感知すると、これは転流装置３２を
活性化して、電流■３をノードＤ及び抵抗器Ｒ４（即ち
経路Ｐ２）を介してバイアス電位Ｖｏｏに転流する。こ
のように電流Ｉ８が抵抗器Ｒ４を通して流れる時は、ノ
ードＤ（Ｈ）の信号の電位はノードＣ（Ｇ）の信号の電
位よりも著しく低くなる。この低くなった電圧を第６図
の°Ｄ。

（Ｈ）で示す。電流■３のレベルを適切に選択すると、
電位差ｖ°、が閾値近傍閾値電圧範囲Ｖ８ＮＴよりも大
きな値に強制される。

上述の動作をまとめると、回路２２の出力の閾値近傍固
定故障の検出に応答して、テスト回路２４は、端子２７
ａ、２７ｂ上の入力信号の値に無関係に、ノードＧ、Ｈ
の信号を論理１を表わすように強制する。この論理１へ
の出力の強制は、テスト回路２４がノードＧ、Ｈで閾値
近傍固定故障を感知する毎に行われる。従って端子２７
ａ、２７ｂ上の入力信号を変えて、回路２０の動作をテ
ストすると、閾値近傍固定故障が、信頼性をもって反復
可能に、論理レベル１固定として検出される。

次に、ノードＧ、Ｈが低電圧レベルに固定された閾値近
傍固定故障を考えると、回路２０の動作は上述の場合の
動作と同じである。レベル比較装置３０によって閾値近
傍固定故障が検出されると、電流Ｉ３は抵抗器Ｒ４を通
るように転流装置３２によって転流される。従ってノー
ドＤ（Ｈ）がノードＣ（Ｇ）の電圧レベルより少くとも
■　　　少ＮＴ ない電圧レベルに引寄せられる。従って回路２２の出力
は論理１が上述のように閾値近傍固定故障が示される。

第７図を参照すると、３つのバイポーラｎｐｎトランジ
スタＴ３、Ｔ４、Ｔ５を有するテスト回路２４の例示的
実施例が示されている。トランジスタＴ３のコレクタは
バイアス電位Ｖ。０に、ベースはノードＨに、エミッタ
はノードＪに接続されている。トランジスタＴ４はコレ
クタがノードＤに、ベースがノードＧに、エミッタがノ
ードＪに接続されている。トランジスタＴ５のコレクタ
Ｊに、ベースはテスト・イネーブル制御信号ＴＥを受取
るために端子３４に、エミッタは電流源Ｉ３に接続され
ている。

テスト回路２４の動作を先ず、正常な場合の回路２２の
動作、即ちノードＣ（Ｇ）、Ｄ（Ｈ）で示される非閾値
近傍閾値故障の場合について説明する。論理１がＤＳＳ
論理回路２２の出力に存在する時は、ノードＣ（Ｇ）の
電圧はノードＤ（Ｈ）の電圧よりも相対的に高い。テス
ト・イネーブル信号がトランジスタＴ３に印加されて、
これを使用可能にし、電流を流させ回路２４の動作を開
始する。その後、ノードＣ（Ｇ）上の高電圧がトランジ
スタＴ４をオンにし、ノードＤ（Ｈ）上のより低い電圧
波トランジスタＴ３をオフにする。従って電流Ｉ３はト
ランジスタＴ４によって抵抗器Ｔ４を流れ、ざらにノー
ドＤ（Ｈ）の信号の電圧を低下し、回路２２の論理出力
状態を不変に保つ。

論理Ｏが回路２２の出力に存在する時は、ノードＣ（Ｇ
）の電圧波ノードＤ（Ｈ）の電圧よりも相対的に低い電
圧にある。従ってトランジスタＴ３がオンに、トランジ
スタＴ４がオフにスイッチされる。電流Ｉ３は従ってト
ランジスタＴ３によって直接バイアス電位■。０に転流
され、回路２２の論理出力状態は不変に保たれる。

従って閾値近傍固定誤りがない時には、テスト回路２４
は回路２２の論理的動作に影響を与えないことが明らか
であろう。

次に回路２２のノードＣ（Ｇ）、Ｄ（Ｈ）に閾値近傍固
定誤りが存在する時の回路２０の動作について調べる。

ノードは共に（第６図に示したように）高レベルに固定
されたものとする。テスト・イネーブル信号ＴＥがトラ
ンジスタＴ５の端子３４に印加されると、電流１３は最
初、トランジスタＴ３及び１４間で等しく分割される。

電ｍ１３の一部はトランジスタＴ３によってバイアス電
位■ＣＣに直接転流されて、回路２２に影響を与えない
。しかしながら、トランジスタＴ４によって抵抗器Ｒ４
ｔ−通って転流される電流Ｉ３の部分はノードＤの信号
電圧を下げる効果があり、トランジスタＴ２を遮断して
トランジスタＴ３をオフにする。従って電流Ｉ３のすへ
てはその後トランジスタＴ４によって抵抗器Ｒ４を流れ
るように転流され、ノードＤ（Ｈ）の信号なノードＣ（
Ｇ）の信号に対して低電圧レベルの方に引下げ、回路２
２の出力を論理１に強制する。この論理１出力は、回路
２２への人力の値の如何にかかわらず、閾値近傍固定故
障が存在するたびに強制される。従って閾値近傍固定故
障は上述のようにレベル固定故障として信頼性をもって
繰返し検出できる。

もし回路２２の出力信号が低電圧レベルの閾値近傍固定
が低電圧レベルにある時は、回路２４は略同じように動
作してノードＤ（Ｈ）の信号電圧をノードＣ（Ｇ）の信
号よりも低く引下げる。これによって回路２４は上述の
ように同じ１の固定故障に強制する。

第１図及び第７図に示した回路では、差動出力信号はエ
ミッタ・ホロワ・トランジスタのエミッタで感知される
ものとして示されているが、これ等の信号は差動電流ス
イッチとバイアス電位Ｖ。０に接続された抵抗器との間
の回路接続点でも感知できる。即ち、第１図の回路２０
で、レベル比較装置８０はノードＣ，Ｄに接続してもよ
い。第７図の回路２０で、トランジスタＴ３、Ｔ４のペ
ースは夫々ノードＣ，Ｄに接続してもよい。しかしなが
ら回路２０の最終出力（即ちエミッタ・ホロワのエミッ
タ）の差動信号の方を感知すると、以下詳細に説明する
ように相互接続線間の短絡を弁別することができる。

上述の考察から、本発明にとって差動電流スイッチング
論理回路の閾値近傍固定誤りを識別するためには、２つ
の条件が存在しなければならないことが明らかであろう
。第１に、テスト・データ・パターンを論理回路に印加
して、内部電流源（即ち第５図の電源＋２）の電流を故
障装置もしくは接続線の方に転流しなければならない。

第２に、テスト回路２４はバイアス電流（即ち第１図の
電流源Ｉ３の）を転流して、回路の良好な側の出力ノー
ドの電圧を引下げなければならない。このような回路２
４が１つだけＤＯＳ論理回路とともに使用されると、Ｄ
ＯＳ論理回路中の約半分だけの可能な閾値近傍固定誤り
だけが識別できる。

第８図を参照すると、２４及び２４゛で示されたテスト
回路（第７図）の２つのコピーを有し、カスコードＤＯ
５Ｏｆｔ回路４２と共に動作する回路４０が示されてい
る。回路２４．２４゛の構造は同じであり、後者の素子
は説明の目的のために、プライム付きの同−参１１１ｉ
！号で示されている。

回路４２の構造を調べると、トランジスタＴ６のエミッ
タは抵抗器Ｒ６を介してバイアス電位ｖＢＥに、コレク
タはノードＬに、ベースはイネーブル信号を受取るため
の端子ＥＮに接続されている。トランジスタＴ７のエミ
ッタはノードＬに、ベースは抵抗器Ｒ８を介してバイア
ス電位■１に、コレクタはノードＮに接続されている。

次にノードＮは抵抗器Ｒ７を介してバイアス電位Ｖ。０
に接続されている。トランジスタＴ８のエミッタはノー
ドしに、ベースは抵抗器Ｒ９を介してバイアス電位■工
に接続され、コレクタはノードＭｋ：、接続されている
。トランジスタＴ９のエミッタは抵抗器Ｒ９を介してバ
イアス電位■工に接続され、ベースは入力信号を受取る
ための端子ＩＡ２に、コレクタはバイアス電位■。０に
接続されている。

トランジスタＴＩＯのエミッタは抵抗器Ｒ８を介してバ
イアス電位■□に、コレクタはバイアス電位■。０に、
ベースは入力信号を受取るための端子ＩＡＩに接続され
ている。トランジスタＴｌｌのエミッタはノードＭに、
コレクタはノードＮに、ベースは入力信号を受取るため
の端子ＩＢＩに接続されている。トランジスタＴ１２の
エミッタはノードＭに、コレクタはノードＰに、ベース
は入力信号を受取るための入力端子ＩＢ２に接続されて
いる。ノードＰは抵抗器ＲＩＯを介してバイアス電位■
。０に接続されている。

一対のトランジスタＴ１３、Ｔ　１．４はエミッタ・ホ
ロワとして接続され、各々のコレクタはバイアス電位■
。０に、エミッタは夫々抵抗器ａｌｌ、１’ｔ１２を介
してバイアス電位ＶＴに接続されている。トランジスタ
Ｔ１３のベースはノードＰ、及びトランジスタＴ１４の
ベースはノードＮ−にノ妾続されている。ノード端子Ｏ
Ａ１、ＯＡ２は夫々トランジスタＴ１３、Ｔ１４のエミ
ッタに接続されている。

ここでテスト回路２４．２４°の論理回路４２への接続
を調べると、トランジスタＴ５、Ｔ５’のエミッタは夫
々抵抗器Ｒ１３、Ｆｔｌ　４ｔ！：介してバイアス電位
■Ｅ８に接続されている。回路２４中では、トランジス
タＴ３のコレクタはトランジスタＴ１４のベースに、ト
ランジスタＴ３のベースは出力端子ＯＡＩに接続されて
いる。トランジスタＴ４のコレクタは直接バイアス電位
■。０に接続され、トランジスタＴ４のベースは出力端
子ＯＡ２に接続されている。回路２４°中では、トラン
ジスタＴ３°のコレクタは直接バイアス電位■。０に接
続され、トランジスタＴ３’のベースは出力端子ＯＡＩ
に接続されている。トランジスタＴ４“のコレクタはノ
ードＰに、トランジスタＴ４°のベースは出力端子ＯＡ
２に接続されている。

回路４０の動作について説明すると、一般に知られてい
るように、論理ＯＲ回路４２は入力端子ＩＡＩ、ｌＡ２
及びＩＢＩ、ＩＢ２上に印加される差動入力信号対に応
答して、端子ＯＡ１、ＯＡ２上に差動出力信号を発生し
て論理ＯＲ回路４２の動作を説明する真理式をを次の表
に示すが、さらに説明の要はないであろう。

表（ＥＮ＝１として） エミッタ・ホロワ・トランジスタＴ１３、Ｔ１４の動作
のために、端子ＯＡｌ上の出力信号はノードＩ〕の信号
に追従し、トランジスタＴ１３のベース・エミッタ接合
のダイオード電圧分を引いた値になる。同じく、端子Ｏ
Ａ２の出力信号はノードＮの信号に追従し、トランジス
タＴ１４のベース・エミッタ接合の電圧分だけ降下する
。

回路４０の動作について説明すると、テスト回路２４．
２４゛は選択的に一時に一方だけがイネーブルされ、第
１図及び第７図に関して説明したのと同じように動作す
る。即ち、回路２４．２４’のうちイネーブルされた方
が出力端子ＯＡｌ、ＯＡ２上に存在する論理信号間の電
位差を感知して、これに応答してバイアス電位Ｖ、Ｆ３
．から発生された電流を転流し、（閾値近傍固定故障が
検出されると）レベル固定故障を発生し、（閾値近傍固
定故障が検出されない時は）回路４２の論理出力を不変
に保つ。この動作は第１図、第７図に関して説明されて
いるので、同じことを再び説明する必要はないであろう
。次にテスト回路の１つだけでは、検出できない特殊な
ハードウェアの誤りを検出できるテスト回路２４．２４
°の選択的動作について説明する。

先ず、入力信号がＩＡＩ＝１．１Ａ２＝ｏ、■Ｂ１＝１
、ＩＢ２＝Ｏの場合の、トランジスタＴ６のコレクタの
開放による故障の検出について説明すると、テスト回路
２４°が閾値近傍固定故障を検出するが、テスト回路２
４は検出しない。入力がＩＡＩ＝Ｏ５ＩＡ２＝１、ＩＢ
１＝Ｏ１ＩＢ２＝１である場合には、テスト回路２４が
閾値近傍固定故障状態を検出するが、テスト回路２４°
は検出しない。トランジスタＴ１１の開放コレクタ故障
は人力がＩＡ１＝０、ＩＡ２＝１、Ｉ　８１＝１、ＩＢ
２＝Ｏの場合にだけ、テスト回路２４°によって検出で
きる。同じくトランジスタＴ１２の開放コレクタ故障は
人力が［Ａｌ＝Ｏ１ＩＡ２＝１、ＩＢ１＝０、ｌ８２＝
１の時にのみ、テスト回路２４によって検出できる。

選択された入力によってのみ、回路２４．２４゜の一方
で検出可能な回路の故障の説明は例示的なものであって
、これに嶺きるものではない。

すぐ前に説明したタイプの内部回路の故障によって生じ
た閾値近傍固定故障の検出以外にも、本発明はある論理
状態にある、あるチップ相互接続線上の短絡故障（図示
せず）ｆ！、効果的に検出するように動作する。具体的
には、テスト回路２４．２４゛は前の論理段（図示せず
）から入力端子ＩＢ１、Ｉ８２を接続するのに使用され
る相互接続線間の短絡及び出力線ＯＡＩ、ＯＡ２の一方
と、他の論理回路（図示せず）の隣接出力線間の短絡を
検出するように動作する。

上述の２つの短絡のうち前者は、入力端子ＩＢ１．１８
２間の短絡であり、これはＩ　Ａ、　１　＝　０、ＩＡ
２＝１の時に検出可能である。ＩＢ１＝ＯＩ、Ｂ２＝１
の時は、短絡はテスト回路２４によって検出できる。Ｉ
Ｂ１＝１、ＩＢ２＝Ｏの時は、短絡は回路２４゛によっ
て検出可能である。これ等の例の各々では、短絡の故障
は閾値近傍固定故障として現れる。この閾値近傍固定故
障は勿論テスト回路２４．２４°の動作によって論理レ
ベル固定故障に強制できる。

上述の２つの短絡のうち後者、即ち論理回路の隣接する
出力線間の短絡も、論理回路４２中の閾値近傍固定故障
として短絡が現れる限り同様に検出できる。このような
顕現は回路４２の可能な論理状態の略５０％で生じ、同
じくテスト回路２４．２４゛によって変換されて論理レ
ベル固定故障として現れる。

以上、差動電流スイッチング論理回路中の閾値近傍固定
故障を検出するための方法及び装置について説明された
。本発明はこのような閾値近傍固定故障を論理レベル固
定故障として現わすように動作する。後者の故障は一般
に知られた技術な使用して容易に検出可能である。本発
明の方法及び装置は、小さな論理信号のスイングのみを
必要とするので、高速な論理回路動作が可能であり、少
数の容易に入手可能な部品によって具体化できる。

さらに本発明は、ＤＯＳ論理回路の出力端子間に本来の
電位バイアスを確立しておく必要がなく、回路の雑音余
裕を減少しない。本発明は、集積回路チップ上に埋設さ
れた論理回路のテストに特に適している。

Ｆ１発明の効果 本発明に従えば、差動電流スイッチング（ＤＯ８）論理
回路中の閾値近傍固定故障の検出を助けるための改良方
法及び装置が与えられる。

【図面の簡単な説明】

第１図は、本発明の機能を取入れた、−船釣な差動電流
スイッチング論理回路のブロック図である。 第２図は、従来の差動電流スイッチング論理回路のブロ
ック図である。 第３図は、第２図の回路の正しい動作を説明するだめの
グラフ図である。 第４図は、第２図の回路の動作の閾値近傍固定故障を示
したグラフ図である。 第５図は、従来技術の装置を使用した一般的差動電流ス
イツチング論理回路のブロック図である。 第６図は、第１図の回路の動作を示したグラフ図である
。 第７図は、第１図のテスト回路２４の一実施例の回路図
である。 第８図は、本発明に従い構成された差動［流スイッチン
グＯＩ（ゲートの回路図である。 ］０．１０“・・・・ＤＯ８論理回路、１１．２２．２
６・・・・ＤＣ８，２４，２４゛・・・・テスト回路、
３０・・・・レベル比較装置、３２・・・・転流装置、
４２・・・・０■支回路。

Claims (2)

【特許請求の範囲】
1. （１）バイアス電位、前記バイアス電位に接続された２
   つの抵抗器及び入力信号に応答して前記抵抗器のうち選
   択された方を通して第１の電流を流し、前記２つの抵抗
   器に第１及び第２の差動出力信号を発生する装置を有す
   るタイプの差動電流スイッチング論理回路をテストする
   方法であつて、 （イ）入力信号を前記論理回路に印加し、 （ロ）前記第１及び第２の差動出力信号間の電位差を感
   知し、 （ハ）上記電位差が予定のレベル未満の時は、前記２つ
   の抵抗器のうち選択された方を通して第２の電流を流し
   て、上記選択された方の出力信号の電位を前記２つの抵
   抗器のうち他方に関連する出力信号の電位よりも低くし
   、 （ニ）前記第１の出力信号及び第２の出力信号を予定の
   出力信号と比較して、前記差動電流スイッチング論理回
   路の動作の誤りを検出する、差動電流スイッチング論理
   回路のテスト方法。
2. （２）バイアス電位、前記バイアス電位に接続された２
   つの抵抗器及び入力信号に応答して前記抵抗器のうち選
   択された方を通して第１の電流を流し、前記２つの抵抗
   器に第１及び第２の差動出力信号を発生する手段を有す
   るタイプの差動電流スイッチング論理回路をテストする
   装置であつて、 （イ）入力信号を前記論理回路に印加する手段と、 （ロ）前記第１及び第２の差動出力信号間の電位差を感
   知する手段と、 （ハ）上記電位差が予定のレベル未満の時は、前記２つ
   の抵抗器のうち選択された方を通して第２の電流を流し
   て、上記選択された方の出力信号の電位を前記２つの抵
   抗器のうち他方に関連する出力信号の電位よりも低くす
   る手段と、 （ニ）前記第１の出力信号及び第２の出力信号を予定の
   出力信号とを、前記論理回路の動作の誤りを検出するよ
   うに比較する手段とを有する、差動電流スイッチング論
   理回路のテスト装置。