JPH0279531A - 高能率ディジタル分岐挿入装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＰＣＭ中の任意のタイムスロン）の情報を分岐
、挿入及び加算する装置に関し、特にＰＣＭ信号中のタ
イムスロットを有効に利用するディジタル分岐挿入装置
に関する。

〔従来の技術〕

従来のこの種のディジタル分岐挿入装置は、入力信号と
しては６４ｋｂ／ｓＰＣＭ信号の音声信号及び８　Ｘ’
Ｎｋｂ／ｓ、　　６４　Ｘ　Ｎｋｂ／ｓ　（Ｎは整数）
のディジタルデータ信号を対象としており、第８図を用
いてその動作の概要を説明しよう。

ディジタル分岐挿入装置は主径路を構成するＡポート、
Ｂポート及び分岐径路を構成するＣボートを有し、Ａポ
ートから入力した入力信号はインタフェース回路１００
によって内部符号に符号変換されるとともにクロックが
抽出され、Ｂボート出力生成回路１３０及びＣボート出
力生成回路１５０に送信される。またＢボートから入力
した入力信号はインタフェース回路１１０によって内部
符号に符号変換されるとともにクロックが抽出され、Ａ
ポート出力生成回路１４０及びＣボート出力生成回路１
５０に送信される。同様にＣポートから入力した入力信
号はインタフェース回路１２０によって内部符号に符号
変換され、Ｂポート出力生成回路１３０及びＡポート出
力生成回路１４０に送信される。

Ｂボート出力生成回路１３０では、内部符号に符号変換
されたＡボート入力信号とＣボート入力信号と両者を加
算した信号との中からどれか１つの信号を外部制御信号
により選択し伝送路符号に符号変換してＢボートより外
部に出力する。

同様にＡポート出力生成回路１４０では内部符号に符号
変換されたＢポート入力信号とＣボート入力信号と両者
を加算した信号との中からどれか１つの信号を外部制御
信号により選択し伝送路符号に符号変換してＡポートよ
り外部に出力する。

Ｃボート出力生成回路１５０では内部符号に符号変換さ
れたＡボート入力信号波Ｂボート入力信号と両者を加算
した信号との中からどれか１つの信号を外部制御信号に
より選択し伝送路符号に符号変換してＣポートから外部
に出力する。

ところで、ＰＣＭ１次群信号（２，０４８ｋｂ／ｓ）の
信号フレームフォマットは第９図で示す様に３２個のタ
イムスロットに分割され、それぞれのタイムスロットが
８ビツトから構成され６４ｋｂ／ｓの信号を伝送するこ
とができる。

しかし３２個のタイムスロットのうちタイムスロットＯ
と１６は、フレームパターン及びシグナリングビットを
それぞれ伝送するために使用されるので、通常、６４ｋ
ｂ／ｓの信号は３０チヤネルまで伝送可能である。詳細
は国際電信電話諮問委員会（ＣＣＩＴＴ：Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ　Ｔｅｌｅｇｒａｐｈ　ａｎｄＴｅｌｅ
ｐｈｏｎｅ　Ｃｕｎ５ｕｌｔａｔｉｖｅ　Ｃｏｓ＋５ｉ
ｔｔｅｅ）からの勧告Ｇ・７０４で記述されている。

〔発明が解決しようとする課題〕

上述した従来のディジタル分岐挿入装置は伝送信号が音
声信号の場合、６４ｋｂ／ｓのＰＣＭ信号を対象として
いるため入出力信号がＰＣＭ１次群信号（２，０４８ｋ
ｂ／ｓ）の時、ｌボートから出力できる音声信号のチャ
ネル数が３０チヤネル（シグナリング伝送用タイムスロ
ットを音声伝送用に使用すると３１チヤネル）であるた
め、各ボート／ｓの分岐、挿入及び加算のできるチャネ
ルの最大容量が３０チヤネルに制限されていた。

この発明の目的は、分岐挿入装置の伝送容量の増大を図
かることにより、上記分岐、挿入可能なチャネル数を増
加させようとするものである。

〔課題を解決するための手段〕

本発明の高能率ディジタル分岐挿入装置は、ＰＣＭ信号
中の任意のタイムスロットの情報を分岐、挿入及び加算
するディジタル分岐挿入装置において、 主径路の情報と分岐径路の情報をディジタル的・に加算
する手段と、 前記主径路の情報と前記分岐径路の情報とがディジタル
データ信号であるとき両信号のビット単位での論理積を
とる手段と、 前記主径路の情報と前記分岐径路の情報とをそれぞれ伝
送速度３２ｋｂ／ｓのＡｏｐｃｎ　　（適応差分ＰＣＭ
）信号に符号変換した後に両者を１つのタイムスロット
に配列変換する手段と、 前記伝送速度３２ｋｂ／ｓの＾ＤＰＣＭ信号に符号変換
され伝送されてきた前記主径路の情報及び前記分岐径路
の情報を６４ｋｂ／ｓのＰＣＭ信号に復号する手段と、 前記加算結果の出力と前記論理積演算後の出力と配列変
換後の出力と前記復号後の出力と前記入力主径路情報及
び前記入力分岐径路情報の中から１つを選択し出力音声
信号を生成する手段と、前記主径路のシグナリング情報
と前記分岐径路のシグナリング情報とのビット単位での
論理積をとり出力シグナリング信号を生成する手段と、
前記主径路の情報及び前記分岐径路の情報を前記伝送速
度３２ｋｂ／ｓのＡＤＰＣ−信号に符号変換しているこ
とを示す符号変換情報をシグナリング情報伝送用タイム
スロットに挿入する手段と、前記出力音声信号と出力シ
グナリング信号とから出力ＰＣＭ信号を生成する手段と
、 前記諸機能の動作を制御する手段とを有している。

〔実施例〕

次に、この発明について図面を参照して説明する。

第１図はこの発明の一実施例を示すブロンク図であり、
１は主径路の入力端子（以後Ａボート入力端子と称する
。）、２は主径路の出力端子（以後Ａボート出力端子と
称する。）、３はもう１つの主径路の入力端子（以後Ｂ
ボート入力端子と称する。）、４はもう１つの主径路の
出力端子（゛以後Ｂポート出力端子と称する。）、５は
分岐径路の入力端子（以後Ｃボート入力端子と称する。

、）、６は分岐径路の出力端子（以後Ｃボート出力端子
と称する。）、７．１２はクロック抽出回路８゜１３．
１７はフレームアライナ−回８（以後ＦＡ回路と称する
。）、９，１４．１８は出力音声信号生成回路、ｔｏ、
１５．１９は出力シダナリング信号生成回路、１１，１
６．２０は出力ＰＣＭ信号生成回路、２１は制御回路、
２２．２３，２４゜２５．２６．２７は制御バス線（複
数の制御線）である。

図においてＢポートの出力ＰＣＭ信号生成過程に着目し
て説明する。

クロック抽出回路７ではＡポート入力端子１より入力す
る入力信号系列よりクロックを抽出しＢポートの出力信
号の基準クロックＣＫ、、を生成し、ＦＡ回路８に出力
する。ＦＡ回路８では、Ｃボート入力端子５より入力す
る入力信号系列を前述の抽出クロックＧＫ−ｂの位相に
合わせ出力音声信号生成回路９及び出力シグナリング信
号生成回路ＩＯに出力する。

出力音声信号生成回路９では、Ａポート入力端子１より
入力する入力信号系列と前述のＦＡ回路８の出力とを入
力し、後述する制御回路２１からの制御バス線２２の内
容に応じて各タイムスロット毎に所望の出力信号を生成
し、出力ＰＣＭ信号生成回路１１に出力する。ここでい
う所望信号とは以下の処理によって生成される信号であ
る。

■　Ａポート及びＣボートより入力される入力ＰＣＭ信
号を４ビツトからなる３２ｋｂ／ｓのＡＤＰＣＭ　　（
適応差分ＰＣＭ）符号に符号変換した後、両者を１タイ
ムスロツト内に配列することにより得られる信号。

■　Ａポート及びＣポートより入力される３２ｋｂ／ｓ
のＡＤＰＣＭ信号を６４ｋｂ／ｓのＰＣＭ信号に復号し
、２つの入力信号のうちの所望の信号１つを１タイムス
ロツトに挿入することにより得られる信号。

■　Ａポート及びＣポートより入力される入力ＰＣＭ信
号を線形信号に符号変換したのち両者をディジタル的に
加算し、その結果を再びＰＣＭ信号に符号変換してｌタ
イムスロットに挿入することにより得られる信号。（こ
の信号は、Ａ。

Ｂ、Ｃ各ボートにつながる電話加入者相互で王者通話を
行っている場合に、Ａ、　　Ｂ各ボートの加入者の音声
信号を重畳させて、Ｃポートの加入者に伝送する場合に
対応する。） ■　Ａボート及びＣポートより入力される入力ディジタ
ルデータ信号をビット単位で論理積をとりその結果を１
タイムスロツトに挿入することにより得られる信号。（
Ａ又はＢポートの該当チャネルのうちの一方が空きチャ
ネルか又はポーズ期間にあり、そのディジタルデータ信
号は全て″１′°である場合と対応する） ■　Ａボート及びＣポートより入力される入力ＰＣＭ又
はＡＤＰＣＭ信号のうち、どちらか一方を選択して１タ
イムスロツトに挿入することにより得られる信号。

ここで■及び■の処理は通常、Ａポート及びＣポートよ
り入力される２つの入力信号のうちどちらか一方が無通
話状態の時に行なわれる。

また、出力シグナリング信号生成回路ｌＯでは、Ａポー
ト入力端子ｌより入力する入力信号系列と前述のＦＡ回
路８の出力とを入力し、後述する制御回路２１からの制
御バス線２２の内容に応じて各チャネルのシグナリング
ビット（そのチャネルがビジーであるかアイドルリング
状態にあるかなどを示す）を抽出し、再入力信号のシグ
ナリングビットをピント単位で論理積をとり、所望のタ
イムスロットに挿入して、出力ＰＣＭ信号生成回路１１
に出力する。また、それと同時に、後述する符号変換情
報を抽出し制御回路２１に出力する。

出力ＰＣＭ信号生成回路１１は、後述する制御回路２１
からの制御バス線２３の内容に応じて、前述の出力音声
信号生成回路９の出力と出力シグナリング信号生成回路
１０の出力とを入力し、前述の制御回路２１が規定する
タイムスロットの位置に、各チャネルの情報を配列させ
、また、それと同時にシグナリングビットを伝送するた
めに使用されるタイムスロット１６（ＴＳ１６）に、現
在の情報がＰＣＭ信号であるのか＾叶ＣＭ信号であるの
かを示す符号変換情報を挿入することにより出力ＰＣＭ
信号系列を生成しＢボート出力端子３より出力する。

制御回路２１では、出力シグナリング信号生成回路ｌＯ
で抽出される符号変換情報を入力し、出力音声信号生成
回路９、出力シダナリング信号生成回路ｌＯ及び出力Ｐ
ＣＭ信号生成回路１１に対して動作タイミング及び機能
選択のための制御信号を出力する。

今まではＢボートの出力ＰＣＭ信号生成過程に着目して
説明したが、Ａポート及びＣボートにつ　゛いても同様
であるので重複説明は省略する。但し、Ａポート出力Ｐ
ＣＭ信号はＢポート入力信号系列より抽出されたクロッ
クに同期化され、またＣポート出力ＰＣＭ信号はＡボー
ト入力信号系列より抽出されたクロックに同期化される
。

士曾四口 また、この発明に使用される出力音声信号生成回路９．
１４及び１Ｂは第２図で示される回路が通用できる０図
において、３０．３１は入力端子、３２は出力端子、３
３．３４はＡＤＰＣＭ符号化回路、３５は配列変換回路
、３６．３７はＰＣＭ復号化回路、３８．３９は非線形
／線形変換回路、４０はディジタル加算回路、４１は論
理積回路、４２は選択回路、４３は制御信号入力端子を
示している。

入力端子３０より入力される入力信号は、ＰＣＭ信号に
変換されている音声信号あるいは４８００ｂ／ｓ以下の
音声帯域モデム信号等の３２ｋｂ／ｓの＾ＤＰＣＭ信号
に符号変換可能な信号であれば、＾ＤＰＣＭ符号イヒ回
路３３によって３２ｋｂ／ｓのＡＤＰ側信号に符号変換
されて配列変換回路３５に送出される。また、同様に入
力端子３１より入力される入力信号もＡＤＰＣ？Ｉ符号
化回路によって３２ｋｂ／ｓの＾叶ＣＭ信号に符号変換
されて配列変換回路３５に送出される。

配列変換回路３５ではＡＤＰＣＭ符号化回路３３及び３
４の出力を入力し、２つの＾叶ＣＭ信号を１つのタイム
スロットに配列し、選択回路４２に出力する。これがで
きるのは３２ｋｂ／ｓのＡＤｆ’ＣＭ信号が４ビツトの
信号であるため、２つのＡＤＰＣ？！信号を１つのタイ
ムスロット（８ビツト構成）に配列可能となるためであ
る。（ＰＣＭ方式では音声波形の標本値をそのまま量子
化するのに対して、ＡＤＰＣＭ方式では標本値間の差分
を量子化する。音声信号の標本値間には相関があるので
、過去の入力信号から現在の入力信号を予測し、予測誤
差（差分）信号を量子化して伝送する方が量子化のビッ
ト数が少なくて済む、ＰＣＭ方式の場合８ビツトで量子
化しているのに対してＡＤＰＣＭ方式では４ビツトで量
子化している。）（前述の処理■に担当する）。

ＰＣＭ復号化回路３６は入力端子３０より入力される入
力信号がすでに３２ｋｂ／ｓのＡＤＰＣＭ信号に符号化
された信号であり同一のタイムスロット内に配置された
別のチャネルの信号がすでにＣボートに分岐された場合
か、又は、無通話状態にある場合で、かつ、この分岐挿
入装置に接続される端局装置がＰＣＭ信号を必要とする
時に、前述の入力信号を６４ｋｂ／ｓのＰＣＭ信号に復
号し選択回路４２に出力する。（前述の処理■に相当す
る。）同様にＰＣＭ復号化回路３７もＡＤＰＣＭ信号を
ＰＣＭ信号に復号し選択回路４２に出力する。

非線形／線形変換回路３８及び３９は、それぞれ入力端
子３０及び３１より入力される入力ＰＣ？１信号を線形
信号に符号変換しディジタル加算回路４０に出力する。

ディジタル加算回路４０では、非線形／線形変換回路３
８及び３９の出力を入力し、両川力をディジタル的に加
算し、その結果を、再び８ｂｉｔのＰＣＭ信号に符号変
換して選択回路４２に出力する。（前述の処理■に相当
する。）尚、この処理は、入力信号がＰＣＭ信号の時の
み実施されるものとする。

論理積回路４１では入力端子３０及び３１より入力され
る入力データ信号をビット単位で論理積をとり選択回路
４２に出力する。（前述の処理■に相当する）尚この処
理は入力信号がデータ信号の時のみ実施される。

選択回路４２では、制御信号入力端子４３より入力され
る制御ハス線の内容に応じて所望のタイムスロットに、
入力端子３０より入力される入力信号、入力端子３１よ
り入力される入力信号、配列変換回路３５の出力、ＰＣ
Ｍ復号化回路３６の出力、ＰＣＭ復号化回路３７の出力
、ディジタル加算回路４０の出力及び論理積回路４１の
出力の中からどれか１つを選択し出力端子３２より出力
する。

第３図はこの発明における出力音声信号の１つのタイム
スロットの一例（図中５０で示す。）を示している。第
１ビツト目から第４ビツト目までのビットはＡボートか
ら入力し、Ｂポートに出力する音声信号を３２ｋｂ／ｓ
のＡＤＰＣＭ信号に符号変換し、た信号を示し、また、
第５ビツト目から第８ビツト目までのビットはＣポート
から入力しＢポートに出力する音声信号を３２ｋｂ／ｓ
のＡＤＰＣＭ信号に符号変換した信号を示している。

′　シグナリング古　　　口 この発明に使用される出力シグナリング信号生成回路１
０．１５．１９は第４図で示される回路が適用できる０
図において、６０．６１．６９は入力端子、６２．６３
はシグナリングピント／符号変換情報抽出回路、６４は
論理積回路、６５はフレーム再生回路、６６はシグナリ
ングビット出力端子、６７．６８は符号変換情報出力端
子、７０は符号変換情報生成回路である。

入力端子６０及び６１より入力されるＰＣＭＩ次群信号
のタイムスロット１６は前述のＣＣＩＴＴからの勧告案
Ｇ、７０４で記述されている様にシグナリングビットを
伝送するために通常使用される。

第５図に各フレームにおけるタイムスロット１６のチャ
ネル割り当てを示す。図かられかる様にフレーム０から
フレーム１５までのマルチフレーム構成をとっておりフ
レーム１からフレーム１５までのフレームで３０チャネ
ル分のシグナリングビットを伝送している。

この発明では第６図で示す様にシグナリングビットｃ、
　　ｄの代りに３２ｋｂ／ｓ　ＡＤＰＣＭ符号変換され
ている信号であるかどうかを示す符号変換情報を伝送す
る。シグナリングピントｃ、ｄをシダナリング情報の伝
送に使用しない時には、ｃ＝０．ｄ−１と固定されるの
で、３２　ｋｂ／ｓ　ＡＤＰＣＭ符号変換されている時
にはｃ＝１．ｄ＝１に、また、符号変換されていない時
にはｃ＝ｏ、ｄ＝ｏとしている。

第４図のシグナリングビット／符号変換情報抽出回路６
２及び６３は、入力端子６９より入力する制御バス線の
内容に応じて入力端子６０及び６１より入力するＰＣＭ
１次群信号のタイムスｏ　、７ト１６で伝送されるシグ
ナリングピントａ、ｂを抽出し、論理積回路６４に出力
する。また、それと同時に符号変換情報伝送ピッｌ−ｃ
、ｄを抽出し、出力端子６７及び６８より外部にそれぞ
れ出力する。

論理積回路６４はシグナリングビット／符号変換情報抽
出回路６２及び６３より出力されるシグナリングビット
ａ、ｂのビット単位の論理積とりその結果をフレーム再
生回路６５に出力する。この場合のビット単位の論理積
とは入力端子６０及び入力端子６Ｉより入力した信号の
シグナリングビットを（ａ＋　、ｂ＋　１．（ａｘ　、
ｂｚ　ｌとした時に以下の様に求めるものである。

ａ６　”　　ａ＋ｎａｚ　、ｂｅ　＝ｂ＋ｎ１）ｚこの
操作は入力信号の一方が無通話状態の場合に行われる。

得られたシグナリングピッ）ａＳ。

ｂｏをフレーム再生回路６５に出力する。符号変換情報
生成回路７０では入力端子６９より入力する制御バス線
の内容に応じて符号変換情報を新たに生成してフレーム
再生回路６５に出力する。

フレーム再生回路６５は、入力端子６９より入力する制
御バス線の内容に応じて入力端子６０より入力するＰＣ
ＭＩ次群信号のタイムスロット１６のシグナリングピッ
）ａ＋、ｂ＋　の位置に、論理積回路６４の出力ａ＠　
＋　　ｂＯを挿入し、また、シグナリングビットｃ、ｄ
の位置に符号変換情報生成回路７０からの出力を挿入し
、シグナリングビット出力端子６６より出力する。

尚、第６図のシグナリングビットａ、ｂはＡボートより
入力されＢポートに出力される音声信号のシグナリング
ビットａ　　ｆＶＦｉ、＋＋　）、　　ｂ　（νＦＡ、
Ｉ＋）とＣポートより入力されＢポートに出力される音
声信号のシグナリングビットａ　（ＶＦｃ、ｓ　ｌ　。

ｂ　（ＶＦｃ、＋＋　ｌとの論理積（図中ではＯで示し
ている。）をとった結果を示しており、符号変換情報ビ
ットｃ、ｄは、Ｂポートより出力されるＰＣＭ１次群信
号が３２ｋｂ／ｐｓの＾ＤＰＣＭ符号変換を実施されて
いるかどうかを示しており、両者がともに０の時が３２
ｋｂ／ｐｓのＡＤＰＣＭ符号変換されており、また、両
者がともに１の時が３２ｋｂ／ｐｓのＡＤＰＣＭ符号変
換されていないことを示す。

Ｌ　ＰＣＭ舌′３０ この発明の出力ＰＣＭ信号生成回路１１，１６゜２７は
、第７図で示される回路が適用できる。図において８０
．８１．８２は入力端子、８３は第１の選択回路、８４
はフレームパターン発生回路、８５は第２の選択回路、
８６は出力端子である。

入力端子８０より入力される入力信号ＳＡは、第８図Ａ
で示される様にタイムスロ・ント（ＴＳ）ｌから１５ま
でと１７から３１までに出力音声信号がつめ込まれてお
り、また、入力端子８１より入力される入力信号Ｓ、は
第８図Ｂで示される様にタイムスロットＩ６にシグナリ
ングビット及び符号変換情報ビットが前述の様にマルチ
フレーム構成でつめ込まれている。

第１の選択回路８３では入力端子８２より入力される制
御バス線の内容に応じて入力端子８０より入力される音
声信号と入力端、−Ｆ、８１より入力されるシグナリン
グ及び符号変換情報とを適宜選択し、第２の選択回路８
５に出力する。

フレームパターン発生回路８４では、入力端子８２より
入力される制御バス線の内容に応じてＰＣＭＩ次群信号
のタイムスロット０に挿入するフレームパターン丞びア
ラーム信号等を生成し信号Ｓｃを第２の選択回路８５に
出力する（第８図Ｃ）。

第２の選択回路８５では、入力、端子８２より入力され
る制御バス線の内容に応じて第１の選択回路８３からの
出力信号とフレームパターン♀主回路８４からの出力信
号Ｓｃとを適宜選択し、出力ＰＣＭ１次群信号を生成し
、出力端子８６より出力する。

（発明の効果〕 以上の記述から明らかなように、この発明では分岐、挿
入装置が取扱う信号は、従来の音声信号を変換して得た
ＰＣＭ信号及びデジタル・データ信号のみならず、ＡＤ
ＰＣＭ信号にも拡大されている。

（周知のようにＯ次群のＰＣＭ信号は８　ｋＨｚでサン
プリングし、８ビツトで量子化しているのでそのビット
レートば６４ｋｂ／ｓであるのに対して、ＡＤＰＣＭ　
４．号は８　ｋＨｚでサンプリングし、４ビツトで量子
化しているので、そのビットレ−トは３２ｋｂ／ｓであ
る。） この発明では必要に応じＰＣＭ信号の１タイムスロツト
（８ビツト分）内にＡＤＰＣＭ信号の２チャネル分を配
列変換させることによって、伝送容量は最大で従来の２
倍、即ち６０チヤネルに倍増され、よって分岐、挿入可
能なチャネル数の最大値も従来の２倍、即ち６０チヤル
ネに倍増される。

【図面の簡単な説明】

第１図は本発明の高能率ディジタル分岐挿入装置の実施
例を示すブロック図であり、第２図は第１図の出力音声
信号生成回路９，１４．１８の一例を示すブロック図で
あり、第３図は本発明の高能率ディジタル分岐挿入装置
の出力音声信号のタイムスロットの一例を示す図であり
、第４図は第１図の出力シグナリング信号生成回路ｔｏ
、１５゜１９の一例を示すブロック図であり、第５図は
ＰＣＭ１次群信号の各フレームにおけるタイムスロット
１６（シグナリングビット）のチャネル割り当てを示す
図であり、第６図は本発明の高能率ディジタル分岐挿入
装置のシグナリングタイムスロ７）の構成を示す図であ
り、第７図は第１図の出力ＰＣＭ信号生成回路ＩＩ、１
６．２０の一例を示すブロック図であり、第８図は第７
図の要部の信号のタイミングチャート、第９図は従来の
ディジタル分岐挿入装置の概要を示すブロック図であり
、第１０図はＰＣＭ１次群信号のフレームフォーマント
を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）ＰＣＭ信号中の任意のタイムスロットの情報を分
   岐、挿入及び加算するディジタル分岐挿入装置において
   、 主径路の情報と分岐径路の情報をディジタル的に加算す
   る手段と、前記主径路の情報と前記分岐径路の情報とが
   ディジタルデータ信号であるとき両信号のビット単位で
   の論理積をとる手段と、前記主径路の情報と前記分岐径
   路の情報とをそれぞれ伝送速度３２ｋｂ／ｓのＡＤＰＣ
   Ｍ（適応差分ＰＣＭ）信号に符号変換した後に両者を１
   つのタイムスロットに配列変換する手段と、前記伝送速
   度３２ｋｂ／ｓのＡＤＰＣＭ信号に符号変換され伝送さ
   れてきた前記主径路の情報及び前記分岐径路の情報を６
   ４ｋｂ／ｓのＰＣＭ信号に復号する手段と、前記加算結
   果の出力と、前記論理積演算後の出力と配列変換後の出
   力と、前記復号後の出力と、前記入力主径路情報と、前
   記入力分岐径路情報との中から１つを選択し出力音声信
   号を生成する手段と、 前記主径路のシグナリング情報と前記分岐径路のシグナ
   リング情報とのビット単位での論理積をとり出力シグナ
   リング信号を生成する手段と、前記主径路の情報及び前
   記分岐径路の情報を前記伝送速度３２ｋｂ／ｓのＡＤＰ
   ＣＭ信号に符号変換していることを示す符号変換情報を
   シグナリング情報伝送用タイムスロットに挿入する手段
   と、 前記出力音声信号と出力シグナリング信号とから出力Ｐ
   ＣＭ信号を生成する手段と、 前記諸機能の動作を制御する手段とを具備する高能率デ
   ィジタル分岐挿入装置。