JPH0279513A - アナログディジタル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ産業上の利用分野 本発明はアナログディジタル変換回路に関し、特にバイ
ポーラトランジスタを用いたアナログディジタル変換回
路に適用して好適なものである。

Ｂ発明の概要 本発明は、アナログディジタル変換回路において、基準
電圧を駆動電源として用いることにより、従来に比して
全体の消費電力を低減することができる。

Ｃ従来の技術 従来、この種のアナログディジタル変換回路においては
、複数の直列接続された抵抗で基準電圧を分圧し、その
結果得られる分圧電圧とアナログ信号との比較結果に基
づいて、当該アナログ信号をディジタル信号に変換する
ようになされている（特開昭５５−１５９６２６号公報
）。

すなわち第２図において、■は全体としてアナログディ
ジタル変換回路を示し、集積回路化されたアナログディ
ジタル変換回路本体２と外部回路３とを有す。

外部回路３は、全体として基準電圧作成回路を構成し、
−５（Ｖ）の負側電源に接続された基準電源４及びトラ
ンジスタ５のエミッタ出力を演算増幅回路６に受ける。

さらに当該基準電源及びエミッタ出力の比較出力に基づ
いてトランジスタ５を駆動するようになされ、これによ
りトランジスタ５のエミッタ電圧を電圧−２〔Ｖ〕の基
準電圧Ｖ　ＩＩＥＦに保持するようになされている。

これに対して、アナログディジタル変換回路本体２は、
信号レベルがＯ（Ｖ）〜−２〔Ｖ〕の間で変化するよう
になされたビデオ信号Ｓｖを、バイポーラトランジスタ
で構成された２５６個の比較回路Ｃ０Ｍ０、Ｃ０Ｍ１、
Ｃ０Ｍ２、・旧・・、ＣＯＭｚｓｚ　、ＣＯＭｚｓｓ　
、ＣＯＭ□、　、ＣＯＭ□、に受けると共に、２５５個
の分圧抵抗Ｒ，％　Ｒ，、・・・・・・、Ｒ□ｚ　、Ｒ
ｔｓｘ　、Ｒｚｓａを直列接続した分圧回路の一端に、
基準電圧ｖ１Ｆを受けるようになされている。

これに対して分圧回路の他端は接地されるようになされ
、その結果各分圧抵抗Ｒｅ　、Ｒ＋　、・・・・・・、
ＲＺＳ□、Ｒ２５３、Ｒｌｅ、４から得られる分圧電圧
ＶＤＯ％　ＶＤ１％　ＶＤＲｓ　”””％　ＶＴ）ｔｓ
Ｒｓ　ＶＤｔＳ３ｓ■。２．いＶ　ＤＺＳＳをそれぞれ
比較回路ＣＯＭ、　、ＣＯＭ、　　、　ＣＯＭ、　　、
・・・・・・、　ＣＯＭｚｓ□　、ＣＯＭ２５３　、Ｃ
ＯＭｔｓａ　、ＣＯＭｚｓｓに受けるようになされてい
る。

従って、各比較回路ＣＯＭ、　、ＣＯＭＩ　、ＣｏＭｔ
　％　・・・・・・、ＣＯＭｚｓｚ、　ＣＯＭｚｓｓ、
　ＣＯＭｚ、４、ＣＯＭｚｓｓを介して、ビデオ信号Ｓ
ｖの信号レベルに応じて順次論理レベルが立ち上がる２
５６個の出力信号が得られ、当該出力信号をエンコーダ
回路８を介して８ビツトのディジタル信号り、〜Ｄ、に
変換することにより、ビデオ信号Ｓｖをディジタル信号
に変換するようになされている。

Ｄ発明が解決しようとする問題点 ところで、この種のアナログディジタル変換回路１の比
較回路Ｃ０Ｍ０、Ｃ０Ｍ１、ＣＯＭｔ。

・・・・・・、ＣＯＭＩ％ｔ　ＳＣＯＭｚｓ＊　、ＣＯ
Ｍｚｓ４、ＣＯＭｔＳ％においては、入力信号をバイポ
ーラトランジスタで構成された差動増幅回路又はバッフ
ァ回路に受けるようになされている。

従ってこの種のアナログディジタル変換回路１において
は、比較回路Ｃ０Ｍ０、ＣＯＭ１１ＣＯＭ２、・・・・
・・、　ＣＯＭｚＳｚ、　ＣＯＭ　２５：ｌ　−ＣＯＭ
　ｚ５ａ　、ＣＯＭ　ｚｓ５の入力電流の影響で、分圧
電圧ＶＤＯ１Ｖ０１％　Ｖｏｚ、・・・・・・、ｖ　ｏ
ｚｓｚ、ＶＤ２Ｓ１、Ｖ　Ｄ２５４、ｖ　ｏｚｓｓが変
動する恐れがあり、ビデオ信号Ｓｖを高い精度でディジ
タル信号に変換することが困難になる。

このため、従来この種のアナログディジタル変換回路１
においては、分圧抵抗Ｒ０〜Ｒ２，４がらトランジスタ
５のエミッタに大きな電流を流し、比較回路ＣＯＭ、　
、ＣＯＭ、　、ＣＯＭｚ　、・・・・・・、ＣＯＭ　ｚ
ｓｚ　、ＣＯＭ　ｚｓ＋、　ＣＯＭｚｓａ、　Ｃ０Ｍ２
２．の入力電流による分圧電圧ＶＤ、）、ｖＩｌいＶＯ
２、・・・・・・、ＶＤ２％２％　Ｖ　ＤＺＳＳ、ｖ　
１１２５４、Ｖ　０２５％の変動を低減するようになさ
れている。

かくして、ビデオ信号Ｓｖをディジタル信号に変換する
動作速度の速いアナログディジタル変換回路１において
は、当該電流値を１０〜１５　（ｍＡ）に設定すること
により、高い精度でビデオ信号ＳＶをディジタル信号に
変換するようになされている。

ところが、このように分圧抵抗Ｒ０〜Ｒ２，４からトラ
ンジスタ５のエミッタにｌＯ〜１５　（ｍＡ）の電流を
流すと、トランジスタ５が−５〔ｖ〕の負側電源に接続
されていることから、次式 ５式％］） で表される５０〜７５　（ｏ＋Ｗ）の電力が、分圧回路
及びトランジスタ５で消費され、その分アナログディジ
タル変換回路１全体の消費電力が増大する問題があった
。

本発明は以上の点を考慮してなされたもので、消費電力
を低減することができるアナログディジタル変換回路を
堤案じようとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、所定の
基準電圧■□、に基づいて、アナログ信号ＳＳをディジ
タル信号り、〜Ｄ、に変換するようになされたアナログ
ディジタル変換回路１０において、基準電圧Ｖ□、を駆
動電源として用いるようにする。

Ｆ作用 基準電圧■□、を駆動電源として用いるようにすれば、
その分全体の消費電力を低減することができる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

第２図との対応部分に同一符号を付して示す第１図にお
いて、ｌＯは全体としてアナログディジタル変換回路を
示し、アナログディジタル変換回路本体ｌｌにおいて、
トランジスタ１３を基準電圧Ｖ　＊！Ｆで駆動する。

トランジスタ１３は、ベースに基準電源１４を接続し、
これによりエミッタ抵抗１５の端子電圧Ｖ！を−４〔ｖ
〕の電圧に保持するようになされている。

エミッタ抵抗１５の抵抗値は、１００〜２００〔Ω〕の
抵抗値に選定され、これにより従来、分圧回路からトラ
ンジスタ５に流していた電流の内、当該エミッタ抵抗１
５で決ま４電流を当該トランジスタ１３に与えるように
なされている。

これに対して、エンコーダ回路１８は、当該エンコーダ
回路１８を構成する論理回路１９の各定電流回路ＣＬｏ
　、ＣＬ＋　、ＣＬｔ　、・・・・・・、ＣＬ。

に、トランジスタ１３のエミッタ出力を受けるようにな
されている。

すなわち、定電流回路ＣＬｏ　、ＣＬ＋　、ＣＬｉ、・
・・・・・、ＣＬｆｉにおいては、トランジスタ１３の
エミッタ出力を各トランジスタＱｏｌ、Ｑ、２及びＱ・
３のベースに受け、これにより各トランジスタＱａｔ、
Ｑ、２及びＱ、、のベース電圧を−４〔ｖ〕に保持し、
エミッタ抵抗Ｒ０いＲ，２及びＲ，コで決まる電流で論
理回路１９を駆動するようになされている。

かくしてこの実施例において、トランジスタ１３は、エ
ミッタ抵抗１５及び基準電源１４と共に、定電流回路Ｃ
Ｌゆ、ＣＬ、、ＣＬオ、・・・・・・、　ＣＬ、の駆動
回路を構成するようになされ、基準電圧Ｖ□、を当該駆
動回路の駆動電源として用いるようになされている。

従って、基準電圧Ｖ□、を当該駆動回路の駆動電源とし
て用いることにより、外部の基準電圧作成回路２で消費
されていた電流の一部で、定電流回路ＣＬ０、ＣＬ６、
ＣＬｔｌ・・・・・・、ＣＬ、の駆動回路を駆動するこ
とができ、その分当該アナログディジタル変換回路ＩＯ
全体の消費電力を低減することができる。

実際上、ビデオ信号Ｓｖをディジタル信号に変換する場
合において、高速度かつ安定に論理回路を駆動するため
には、トランジスタ１３に６　（ｓ＾〕程度の電流を流
す必要がある。

従って、分圧抵抗Ｒ・、Ｒ１、・・・・・・、Ｒ１１ｍ
、Ｒ□２、Ｒ□４に１０〔■＾〕の電流を流している場
合、基準電圧作成回路２に流れる電流が６　（ｍＡ）低
減されて４　（ａ＋Ａ）になり、全体として、次式６式
％（２） の値３０（ｍＷ）だけ、消費電力を低減することができ
る。

以上の構成において、基準電圧作成回路２から得られる
基準電圧Ｖ、！、は、駆動回路（１３，１４，１５）を
駆動すると共に、分圧抵抗Ｒ０、Ｒ１、・・・・・・、
Ｒｅ５ｔ　５Ｒｔｓｓ　、Ｒ１５ａで分圧された後、比
較回路ＣｏＭ０、Ｃ０Ｍ６、ＣＯＭｔｌ・・・・・・、
ＣＯＭｔｓｔ　１ＣＯＭｔｓｔ　、ＣＯＭ□４、ＣＯＭ
ｘｓｓに分圧電圧Ｖｏ・ｓ　Ｖｔ１ｌｓ　Ｖｏｔｓ　°
°°°”ｓｖ　ｏｔｓｚ、Ｖ　Ｄ！１３、ＶｅｔｓイＶ
ｅｇｓｓトＬテ与エラレる。

ビデオ信号Ｓｖは比較回路ＣＯＭ、　、ＣＯＭ、、ＣＯ
Ｍ！、・・・・・・、ＣＯＭ、％ｔ、ＣＯＭ＊ｓｓ　、
Ｃ０Ｍ！ｓｓ　、ＣＯＭｔｓｓ　ニ与えられ、分圧電圧
ＶＤＩＩ、Ｖ６．％　ＶＩｌｌ、・・・・・・、ｖｏｚ
ｓｚ、Ｖｏｚｓｓ、７０１％４ｓｖ　ｅｚｓｓとの比較
結果が得られる。

当該比較結果は、駆動回路（１３，１４，１５）で定電
流回路ＣＬ＠　、ＣＬ＋　、ＣＬｘ　、・・・・・・、
ＣＬ、を駆動するようになされたエンコーダ回路１８で
、８ビツトのディジタル信号り、〜Ｄ、に変換される。

以上の構成によれば、基準電圧■□、を駆動回路の駆動
電源として用いることにより、外部の基準電圧作成回路
３で消費されていた電流の一部で当該駆動回路を駆動す
ることができ、その分当該アナログディジタル変換回路
１０全体の消費電力を低減することができる。

なお上述の実施例においては、定電流回路を駆動する駆
動回路の駆動電源に基準電圧ＶＩＩＥＦを用いる場合に
ついて述べたが、本発明はこれに限らず、例えば論理回
路１８にクロック信号を供給するクロック信号供給回路
を、基準電圧■□、で駆動するようにしてもよい。

さらに上述の実施例においては、電源電圧として−５〔
■〕の負側電源を用いる場合について述べたが、本発明
はこれに限らず、正側電源だけを用いるようになされた
アナログディジタル変換回路にも広く適用することがで
きる。

さらに上述の実施例においては、並列型のアナログディ
ジタル変換回路に本発明を適用した場合について述べた
が、本発明はこれに限らず、直列型のアナログディジタ
ル変換回路に適用して、当該アナログディジタル変換回
路の基準電圧で所定の駆動回路を駆動するようにしても
よい。

さらに上述の実施例においては、ビデオ信号を８ビツト
のディジタル信号に変換する場合について述べたが、本
発明はこれに限らず、例えばオーディオ信号をディジタ
ル信号に変換する場合等に広く通用することができる。

Ｈ発明の効果 以上のように本発明によれば、基準電圧を駆動回路の駆
動電源に用いることにより、従来に比して消費電力を低
減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるアナログディジタル変
換回路を示すブロック図、第２図はその従来例を示すブ
ロック図である。 ■、１０・・・・・・アナログディジタル変換回路、２
．１１・・・・・・アナログディジタル変換回路本体、
３・・・・・・基準電圧作成回路、５．１３、ＱｏいＱ
。２、Ｃ０３・・・・・・トランジスタ、ＣＯＭ　ｏ　
、ＣＯＭ　Ｉ−Ｃ０Ｍ７、・・・・・・、ＣＯ’Ｍ　ｔ
ｓｚ　、ＣＯＭ　ｔｓｓ、　ＣＯＭｚｓ４、ＣＯＭｚｓ
ｓ・・・・・・比較回路、Ｒ，、Ｒ，、・・・・・・、
Ｒｚｓｚ　、Ｒｚｓ３、Ｒｚｓａ・・・・・・分圧抵抗
。

Claims (1)

1. 【特許請求の範囲】 　所定の基準電圧に基づいて、アナログ信号をディジタ
   ル信号に変換するようになされたアナログディジタル変
   換回路において、 上記基準電圧を駆動電源として用いるようにした ことを特徴とするアナログディジタル変換回路。