JPH0277959A - バス調停方式 - Google Patents

バス調停方式

Info

Publication number
JPH0277959A
JPH0277959A JP23071988A JP23071988A JPH0277959A JP H0277959 A JPH0277959 A JP H0277959A JP 23071988 A JP23071988 A JP 23071988A JP 23071988 A JP23071988 A JP 23071988A JP H0277959 A JPH0277959 A JP H0277959A
Authority
JP
Japan
Prior art keywords
bus
processor
data
host processor
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23071988A
Other languages
English (en)
Inventor
Koichi Inoue
宏一 井上
Morio Ikesaka
守夫 池坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23071988A priority Critical patent/JPH0277959A/ja
Publication of JPH0277959A publication Critical patent/JPH0277959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 少なくとも、ホストプロセッサと、共通バスと。
複数個のプロセッサ(10〜1ln)からなり、上記、
ホストプロセッサ等のバスアービタに、上記複数個の各
プロセッサ(10=Iln)を指定する手段と、該各プ
ロセッサ(口0〜In)から発行された、上記共通バス
に対するバス使用要求をを調停する手段とを設けて、該
ホストプロセッサと、プロセッサ(#0〜1ln)間で
のデータ転送を、パケット単位で行う共通バス方式のマ
ルチプロセッサシステムにおけるバス調停方式に関し、 複数個のプロセッサから、1台のプロセッサに対して、
所定量以上のデータを転送する場合に、該1台の受信側
のプロセッサの受信バッファが、各プロセッサからの部
分的なパケットデータの受信で飽和してしまわないこと
を目的とし、ホストプロセッサ、又は、各プロセッサ(
lti)間のデータ転送が所定量以上のデータ転送であ
ることを、上記共通バスの調停手段を備えた装置に指示
しているとき、上記パケット単位のバスの調停を行うこ
となく、全データの転送が完了する迄、該所定量以上の
データ転送の送信元のプロセッサに、上記共通バスを専
有させるように構成する。
〔産業上の利用分野〕
本発明は、少なくとも、ホストプロセッサと。
共通バスと、複数個のプロセッサ(#0〜Itn)から
なり、上記、ホストプロセッサ等のバスアービタに、上
記複数個の各プロセッサ(♯0〜♯n)を指定する手段
と、該各プロセッサ(♯0〜♯n)から発行された、上
記共通バスに対するバス使用要求をを調停する手段とを
設けて、該ホストプロセッサとプロセッサ(#0〜#n
)間でのデータ転送を、パケット単位で行う共通バス方
式のマルチプロセッサシステムにおけるバス調停方式に
関する。
最近の画像データを処理する分野においては、複数個の
プロセッサをアレイ状に結合し、それぞれのプロセッサ
(セル)が同じプログラムにより、外部(ホストプロセ
ッサ、或いは、他のプロセッサ)から与えられる情報に
よって、自主的に、且つ強調的に反応し、結果として統
一されたシステムとして動作する所謂「ホロン(Hol
on)の概念」を備えた並列システムが知られている。
このようなシステムにおいては、上記ホストプロセッサ
からデータ、或いはプログラムを各プロセッサに放送し
たり、プロセッサ間で所定量以上のデータを転送する為
の共通バスが備えられている。
このような共通バス方式のマルチプロセッサシステムに
おいて、プロセッサ間でデータのやりとりをする場合、
各プロセッサからデータの転送要求を発行し、該転送要
求を、例えば、ホストプロセッサ、或いは、パスアービ
タ、或いは、他のプロセッサが調停し、該データ転送要
求のあったプロセッサにバスの使用権を与え、互いにデ
ータの転送する方式がよく用いられる。
この時、システム全体の効率を図る為には、1台のプロ
セッサのみにサービスが偏ることは避けなければならな
い。又、それと同時に、複数個のプロセッサから、例え
ば、ホストプロセッサにデータ転送が行われる場合、部
分的なパケットデータばかりが受信された状態になって
、該ホストプロセッサでの受信バッファ等が一杯になっ
てしまうと、ホストプロセッサは残りのパケットデータ
待ちとなって処理が中断されてしまうことになる為、こ
のような事態も避けることができるバス調停方式が要求
される。
〔従来の技術と発明が解決しようとする課題〕第3図は
従来のバス調停方式を説明する図であって、(a)は共
通バス方式のマルチプロセッサシステムの構成例を示し
、(b)は共通バスの調停方式の動作フローを示してい
る。
従来の共通バス方式のマルチプロセッサシステムにおい
ては、ホストプロセッサ1等、バスアービタ機能を備え
たプロセッサが、他のプロセッサ(IO〜#n)2を順
にポーリングしてゆき、あるプロセッサ(プロセッサI
D=n)のサービス(1回のデータ転送、例えば、1パ
ケツトのデータ転送)が終了すると、次のプロセッサ(
プロセッサID=n+1)をサービスするという方式が
とられていた。
該データ転送の際、多くのシステムでは、データを数バ
イトから数にバイトのパケットとして転送される。従っ
て、画像データのように、所定量以上のデータを転送す
る場合には、送信側で幾つかのパケットに分割し、それ
らを順番に転送していく方法がとられる。(第3図(b
)の動作フロー参照) この時、プロセッサの受信側に用意されている受信バッ
ファのサイズには制限があり、数パケットから、数+パ
ケットを受信できるのが普通である。
従って、該受信バッファが一杯になると、該受信バッフ
ァ内のデータが処理されて空きができるまで、他のプロ
セッサからの送信は不可能である。
ところが、各プロセッサ(#θ〜#n)2に対する上記
ポーリングは、1回のデータ転送毎に行われる為、複数
個のプロセッサ(110−In) 2が、同一のプロセ
ッサ、例えば、ホストプロセッサlに対して所定量以上
のデータ転送をしたい場合、各プロセッサ(♯0〜♯n
) 2から送信される最初のパケットで、該ホストプロ
セッサ1の受信バッファが一杯になり、該ホストプロセ
ッサ1は、少なくとも、何れかのプロセッサ(Ii) 
2からのデータ転送が終了しないと、次のデータ処理に
入れず、データ待ちの状態でホストプロセッサ1での処
理が停止し、結果としてシステム全体の処理も停止して
しまうことが起こる危険があるという問題があった。
本発明は上記従来の欠点に鑑み、少なくとも、ホストプ
ロセッサと、共通バスと、複数個のプロセッサ(♯0〜
♯n)からなり、上記、ホストプロセッサ等のバスアー
ビタに、上記複数個の各プロセッサ(♯0〜♯n)を指
定する手段と、該各プロセッサ(WO〜In)から発行
された、上記共通バスに対するバス使用要求をを調停す
る手段とを設けて、該ホストプロセッサと、プロセッサ
(10”In)間でのデータ転送を、パケット単位で行
う共通バス方式のマルチプロセッサシステムにおいて、
複数個のプロセッサから、1台のプロセッサに対して、
所定量以上のデータを転送する場合に、該1台の受信側
のプロセッサの受信バッファが、各プロセッサからの部
分的なパケットデータの受信で飽和してしまわないバス
調停方式を提供することを目的とするものである。
〔課題を解決するための手段〕
上記の問題点は下記の如くに構成されたバス調停方式に
よって解決される。
少なくとも、ホストプロセッサと、共通バスと。
複数個のプロセッサ($10〜1ln)からなり、上記
、ホストプロセッサ(1)、又は、特定のプロセッサ(
It)、又は、バスアーとりに、上記複数個の各プロセ
ッサ(10−In)を指定する手段と、該各プロセッサ
(10”Itn)から発行された、上記共通バスに対す
るバス使用要求を調停する手段とを設けて、 該ホストプロセッサと、プロセッサ(10〜Itn)間
でのデータ転送を、パケット単位で行う共通バス方式の
マルチプロセッサシステムにおいて、ホストプロセッサ
、又は、各プロセッサ(Ii)間のデータ転送が所定量
以上のデータ転送であることを、上記共通バスの調停手
段を備えた装置に指示しているとき、上記パケット単位
のバスの調停を行うことなく、全データの転送が完了す
る迄、該所定量以上のデータ転送の送信元のプロセッサ
に、上記共通バスを専有させるように構成する。
〔作用〕
即ち、本発明によれば、少な(とも、ホストプロセッサ
と、共通バスと、複数個のプロセッサ(11θ〜1tn
)からなり、上記、ホストプロセッサ等のバスアービタ
に、上記複数個の各プロセッサ(IIO〜In)を指定
する手段と、該各プロセッサ(10〜In)から発行さ
れた、上記共通バスに対するバス使用要求を調停する手
段とを設けて、該ホストプロセッサと、プロセッサ(#
θ〜In)間でのデータ転送を、パケット単位で行う共
通バス方式のマルチプロセッサシステムにおいてバス調
停を行うのに、該共通バスの使用要求を調停する手段を
備えた装置がデータ転送の際に、所定量以上のデータ転
送であるか否かをチエツクすることで、その後のデータ
転送を分け、所定量以上のデータ転送でなければ、従来
通りに1パケツトのデータ転送毎に、各プロセッサをポ
ーリングして処理の均等化を図り、所定量以上データの
転送であることを認識した場合には、上記パケット毎に
バス調停を行うことなく、全データの転送が完了する迄
、該所定量以上のデータ転送元のプロセッサに共通バス
を専有させるようにしたものであるので、受信側プロセ
ッサの受信バッファが部分パケットで−杯になってしま
うことを回避することができ、マルチプロセッサシステ
ム全体の処理が停滞するのを防止することができる効果
がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、第2図は
本発明によるデータ転送の動作フローであり、第1図に
おけるバス分配信号(BAB)に基づいて、バス獲得信
号(BAQ)の返送が行われた時、ポーリング信号(I
D)の各プロセッサ(#0〜#n)2への送信を、所定
量以上のデータの転送か否かの指示に基づいて制御する
手段(フリップフロップ(FF) 12.13.及び論
理積回路14)が本発明を実施するのに必要な手段であ
る。尚、企図を通して同じ符号は同じ対象物を示してい
る。
以下、第1図、第2図によって、本発明のバス調停方式
を説明する。
本実施例においては、第3図(a)に示したようなマル
チプロセッサシステムのホストプロセッサ1をバスアー
ビタとして機能させている例を示しているが、該バスア
ービタとして、専用のバスアービタを設けてもよいし、
他のプロセッサ(#0〜#n)2の何れかをバスアーと
りとして機能させるようにしてもよいことはいう迄もな
いことである。
先ず、最初、ポーリング指示を行うIDカウンタ11が
°O1であり、図示されているプロセッサ(II) 2
が所定量以上のデータ転送要求をホストプロセッサ1に
しているものとする。又、INIT信号は初期化信号で
システムの初期化時等に発行され、フリップフロップ(
FF) 12をクリアする。
プロセッサ(10) 2がバス獲得要求を出していない
とすると、フリップフロップ(FF) 12.13はク
リア状態であるので、バス獲得信号(BAQ)は°O”
の侭となり、ホストプロセッサ1の論理積回路14はク
ロフクをIDカウンタ11に送出することで、該IDカ
ウンタ11はインクリメントされて、ID・1を送出す
る。
その結果、該プロセッサ(Ill) 2のコンパレータ
22において、−散出力(A=B)が送出され、ホスト
プロセッサ1からのバス分配信号(BAB)を論理積回
路23で捕捉して、前述のバス獲得信号(BAQ)を1
′にする。
ホストプロセッサ1に該バス獲得信号(BAQ)が送達
されることにより、フリップフロップ(FF) 13は
クリア(CLR)状態から解放され、所定量以上のデー
タ転送であることを示すフラグ信号が“1゛になってい
ると、フリップフロップ(FF) 13は1゛を出力す
るので、論理積回路14は抑止状態となり、IDカウン
タ11のカウントアツプ動作が停止され、プロセッサ(
Ill) 2にバス使用権が固定的に与えられる。(第
2図のステップ30〜34参照) バス使用後、即ち、データ転送終了後、プロセッサ(1
11) 2がデータ転送要求レジスタ24をクリアする
と、上記バス獲得信号(BAQ)もクリアされる。
このとき、ホストプロセッサ1に指示されている上記フ
ラグが°0”(ノーマル状B)であると、上記フリップ
フロップ(FF) 13は0゛にリセットされるので、
フリップフロップ(FF) 12を付勢してバス分配信
号(BAR)を各プロセッサ(♯0〜♯n)2に出力す
ると共に、上記IDカウンタ11はカウントイネーブル
の状態となり、順次カウントアツプ動作が行われ、各プ
ロセッサ(110〜#n)2をポーリングしていく。(
第2図のステップ35,36゜31参照) 若し、該フラグが1′であると、前述のように、該プロ
セッサ(It) 2でのバス獲得信号(BAQ)が“1
゛に設定された時点で、IDカウンタ11のカウントア
ツプ動作は停止され、続いて、該プロセッサ(It) 
2で発生するデータ転送が行われ、全データをホストプ
ロセッサlが受信した時点で、該ホストプロセッサ1に
おいて、上記ノーマル/所定量以上のデータを示すフラ
グを°0゛とするか、前述のように、プロセッサ(Ii
) 2において、データ転送要求レジスタ24をクリア
すること等で、該データ転送を終了する。
該ノーマル/所定量以上のデータを示すフラグが0゛の
侭であるときには、プロセッサ(月)2でバス獲得信号
(BAQ)が送出され、該プロセッサ(#j)2でデー
タ転送(1パケツト)が終了して、該データ転送要求レ
ジスタ24をクリアして該バス獲得信号(BAQ)をリ
セットする迄の、1パケツトのデータ転送期間のみ、上
記IDカウンタ11のカウントアンプ動作が抑止される
。(第2図のステップ32.37,36.31参照) 各プロセッサ(♯0〜♯n) 2において、データ転送
要求がない時には、該バス獲得信号(BAQ)は°O”
の侭であるので、上記フリップフロップ(FF)13は
クリア状態となり、該IDカウンタ11は、順次カウン
トアツプを行うことで、全プロセッサ(#0〜#n)2
に対するポーリング動作を行うように動作する。(第2
図のステップ30,31,36.31のループ参照) このように、本発明は、少なくとも、ホストプロセッサ
と、共通バスと、複数個のプロセッサ(ItO=#n)
からなり、上記、ホストプロセッサ等のバスアービタに
、上記複数個の各プロセッサ(#0〜1ln)を指定す
る手段と、該各プロセッサ(10〜In)から発行され
た、上記共通バスに対するバス使用要求をを調停する手
段とを設けて、該ホストプロセッサと、プロセッサ(露
0〜1ln)間でのデータ転送を、パケット単位で行う
共通バス方式のマルチプロセッサシステムにおいて、デ
ータ転送の際に、パスアービタ、例えば、ホストプロセ
ッサ等で所定量以上のデータ転送であるか否かをチエツ
クすることで、その後の処理を分け、所定量以上のデー
タでなければ、従来通り、1パケツトの転送毎に各プロ
セッサをポーリングして処理の均等化を図り、所定量以
上データのときには、当該所定量以上のデータ転送要求
のあったプロセッサからのデータ転送が完結させてしま
う迄、次のプロセッサへのポーリングを行わないように
した所に特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明のバス調停方式は
、少なくとも、ホストプロセッサと、共通バスと、複数
個のプロセッサ(110〜1tn)からなり、上記、ホ
ストプロセッサ等のバスアービタに、上記複数個の各プ
ロセッサ($0−In)を指定する手段と、該各プロセ
ッサ(10−4n)から発行された、上記共通バスに対
するバス使用要求を調停する手段とを設けて、該ホスト
プロセッサと、プロセッサ(♯0〜♯n)間でのデータ
転送を、パケット単位で行う共通バス方式のマルチプロ
セッサシステムにおいて、ホストプロセッサ、又は、各
プロセッサ(#i)間のデータ転送が所定量以上のデー
タ転送であることを、上記共通バスの調停手段を備えた
装置に指示しているとき、上記パケット単位のバスの調
停を行うことなく、全データの転送が完了する迄、該所
定量以上のデータ転送の送信元のプロセッサに、上記共
通バスを専有させるようにしたものであるので、受信側
のプロセッサの受信バッファが部分パケットで一杯にな
ってしまい、システム全体の処理が停滞することを回避
できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示した図。 第2図は本発明によるデータ転送の動作フロー。 第3図は従来のバス調停方式を説明する図。 である。 図面において、 lはホストプロセッサ、11はIDカウンタ。 12、13はフリップフロップ(FP) 。 14は論理積回路。 2はプロセッサ(IlO〜In)。 22はコンパレータ、23は論理積回路。 24はデータ転送要求レジスタ。 3は共通バス、又は、データ転送バス。 4はバスアービタ。 30〜37は処理ステップ。 10はポーリング信号。 BABはバス分配信号、  BAQはバス獲得信号。 第 1 図 本率帆ばXるデ°−タ夫蓮ノL動作フローχ 2 図 (久p 才逆采のパ゛又吉問イ亭左式jを説日月する口笛 3 
図 (イカ1ン ・従来のバス論イ亭岑弐8鋭日月する図¥13図(イの
2)

Claims (1)

  1. 【特許請求の範囲】 少なくとも、ホストプロセッサ(1)と、共通バス(3
    )と、複数個のプロセッサ(♯0〜♯n)(2)からな
    り、 上記、ホストプロセッサ(1)、又は、特定のプロセッ
    サ(♯i)(2)、又は、バスアービタ(4)に、上記
    複数個の各プロセッサ(♯0〜♯n)(2)を指定する
    手段と、 該各プロセッサ(♯0〜♯n)(2)から発行された、
    上記共通バス(3)に対するバス使用要求を調停する手
    段とを設けて、 該ホストプロセッサ(1)と、プロセッサ(♯0〜♯n
    )(2)間でのデータ転送を、パケット単位で行う共通
    バス方式のマルチプロセッサシステムにおいて、 ホストプロセッサ(1)、又は、各プロセッサ(♯i)
    (2)間のデータ転送が所定量以上のデータ転送である
    ことを、上記共通バスの調停手段を備えた装置(1、又
    は2、又は4)に指示しているとき、上記パケット単位
    のバスの調停を行うことなく、全データの転送が完了す
    る迄、該所定量以上のデータ転送の送信元のプロセッサ
    に、上記共通バス(3)を専有させることを特徴とする
    バス調停方式。
JP23071988A 1988-09-14 1988-09-14 バス調停方式 Pending JPH0277959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23071988A JPH0277959A (ja) 1988-09-14 1988-09-14 バス調停方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23071988A JPH0277959A (ja) 1988-09-14 1988-09-14 バス調停方式

Publications (1)

Publication Number Publication Date
JPH0277959A true JPH0277959A (ja) 1990-03-19

Family

ID=16912239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23071988A Pending JPH0277959A (ja) 1988-09-14 1988-09-14 バス調停方式

Country Status (1)

Country Link
JP (1) JPH0277959A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114023A (ja) * 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114023A (ja) * 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置

Similar Documents

Publication Publication Date Title
US4914653A (en) Inter-processor communication protocol
US4570220A (en) High speed parallel bus and data transfer method
EP1016957B1 (en) Method of managing resources shared by multiple processing units
US5495615A (en) Multiprocessor interrupt controller with remote reading of interrupt control registers
CN103729329B (zh) 核间通信装置及方法
EP0366434A2 (en) Quasi-fair arbitration scheme with default owner speedup
EP0871307A2 (en) Apparatus for flexible control of interrupts in multiprocessor systems
US5590372A (en) VME bus transferring system broadcasting modifiers to multiple devices and the multiple devices simultaneously receiving data synchronously to the modifiers without acknowledging the modifiers
Sha et al. Real-time scheduling support in Futurebus+
JPH0277959A (ja) バス調停方式
EP1895429B1 (en) Transmission control device and transmission control method
US7047284B1 (en) Transfer request bus node for transfer controller with hub and ports
JPH03263158A (ja) 共通バス調停制御方式
CN206479978U (zh) 一种用于处理多个总线设备数据的总线系统
JP3626292B2 (ja) バスインタフェース制御方式
JP2825914B2 (ja) プロセッサ間通信方式
JPH01305461A (ja) バス使用権制御方式
US10983927B2 (en) Electronic device for recovering from buffer overrun in a bus system
JP2992621B2 (ja) ロック転送方式
JP2789654B2 (ja) バッファ制御方式
JPH04163659A (ja) バス調停方式
JPH03235152A (ja) バス制御方式
JPH0434629A (ja) メモリアクセス制御装置のビジーチェック方式
JPH05216840A (ja) バス競合分散制御方式
JPS62298867A (ja) 並列システム安定状態検出方式