JPH027616A - タイマ回路 - Google Patents
タイマ回路Info
- Publication number
- JPH027616A JPH027616A JP63157190A JP15719088A JPH027616A JP H027616 A JPH027616 A JP H027616A JP 63157190 A JP63157190 A JP 63157190A JP 15719088 A JP15719088 A JP 15719088A JP H027616 A JPH027616 A JP H027616A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- circuit
- registers
- timer circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 235000013372 meat Nutrition 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はシーケンス制御に適したタイマ回路に関する
ものである。
ものである。
第2図は従来のタイマ回路のブロック図で、図において
…、(31は分周器、+21 、 +41はそれぞれ分
周器…13:にデータを書き込むレジスタ、+51゜(
6)はそれぞれ分周器…13:へのクロック入力を制御
するための回路、171f1回@tel telの切換
L’0]路である。
…、(31は分周器、+21 、 +41はそれぞれ分
周器…13:にデータを書き込むレジスタ、+51゜(
6)はそれぞれ分周器…13:へのクロック入力を制御
するための回路、171f1回@tel telの切換
L’0]路である。
次に動作について説明する。分周器1111にクロック
が入力されている時、分周器2(3)へのクロック入力
は行なわれない。
が入力されている時、分周器2(3)へのクロック入力
は行なわれない。
分周器1 +11はクロッフケカウントダウンし、値が
「0」になると新たにレジスタ1121よシデータを書
き込み、オーバーフローl′に出力する。
「0」になると新たにレジスタ1121よシデータを書
き込み、オーバーフローl′に出力する。
このオーバーフローにより切換[01lp、+71のフ
リップフロップが反転し分周器l…へのクロックの入力
がなくなり1分周器2(31への、クロックの入力が行
なわれる。
リップフロップが反転し分周器l…へのクロックの入力
がなくなり1分周器2(31への、クロックの入力が行
なわれる。
分子d fA g +31はクロックをカウントダウン
し、値がrOJになるとオーバーフロー2を出力し。
し、値がrOJになるとオーバーフロー2を出力し。
レジスタ2141のデータを分周器2(3)に書き込み
切換回路(71のフリップフロップを反転させて回路1
61ヲオフし回路+61 fオンする。
切換回路(71のフリップフロップを反転させて回路1
61ヲオフし回路+61 fオンする。
従来のタイマ回路は以上のように構成されていたので、
タイマの本数が多く必要で、その回路f!4成が大きく
なるという問題点があった。
タイマの本数が多く必要で、その回路f!4成が大きく
なるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、回路構成を小さくできまた安価々タイマ回路
を得ることを目的とする。
たもので、回路構成を小さくできまた安価々タイマ回路
を得ることを目的とする。
この発明に係るタイマ回路は1本の分周器に対して複数
のオートリロードレジスタを持ち、分周器がオーバーフ
ローするとデータを分周器にロードするレジスタの選択
を切換えて多種類のデータをカウントできるようにした
ものである。
のオートリロードレジスタを持ち、分周器がオーバーフ
ローするとデータを分周器にロードするレジスタの選択
を切換えて多種類のデータをカウントできるようにした
ものである。
この発明におけるタイマ回路は1本の分周器が複数のオ
ートリロードレジスタを持つことにより、1本のタイマ
回路で複数のカウント値をカウントすることが可能とな
る。
ートリロードレジスタを持つことにより、1本のタイマ
回路で複数のカウント値をカウントすることが可能とな
る。
以下、この発明の一実施例全図について説明する。@1
図において、田は分周器、 121 、131は分周器
…にデータをロードするりロードレジスタ、蒐41はレ
ジスタ+21 +31 ?選択する選択回路、 +51
。
図において、田は分周器、 121 、131は分周器
…にデータをロードするりロードレジスタ、蒐41はレ
ジスタ+21 +31 ?選択する選択回路、 +51
。
(6)は選択したレジスタに対応して、オーバーフロー
の出力が切り換わるオーバーフロー出力回路である。
の出力が切り換わるオーバーフロー出力回路である。
欠に動作について説明する。第1図の分周器11は入力
信号をカウントダウンする分周器で、この分周器…の出
力が“0′ノになるとレジスタ+tl +311c書き
込まれているデータが順次分周器…に傅き込まれる。レ
ジスタ(21と(31の選択は肉板回路14)により交
互に選択され1分周器Il+にロードするデータが選ば
れる。レジスタ+21 +:llの選択に対応し、分周
器…のオーバーフロー信号の出力もオーバーフロー出力
回FI!I+51又は(6)が選択されて出力が切り換
わる。
信号をカウントダウンする分周器で、この分周器…の出
力が“0′ノになるとレジスタ+tl +311c書き
込まれているデータが順次分周器…に傅き込まれる。レ
ジスタ(21と(31の選択は肉板回路14)により交
互に選択され1分周器Il+にロードするデータが選ば
れる。レジスタ+21 +:llの選択に対応し、分周
器…のオーバーフロー信号の出力もオーバーフロー出力
回FI!I+51又は(6)が選択されて出力が切り換
わる。
なお、上記実施例では分周器Il+にデータをロードす
るレジスタが2つある場合を示したが、レジスタの数を
任意に増やしてもよい。
るレジスタが2つある場合を示したが、レジスタの数を
任意に増やしてもよい。
以上のようにこの発明によれば、オートリロードレジス
タを複数段にすることにより、1本のタイマC分周器)
により多数本のタイマ分周器があるような効果が得られ
るので、回路II改を簡単にかつ小形にでき、安価なタ
イマ回路が得られる。
タを複数段にすることにより、1本のタイマC分周器)
により多数本のタイマ分周器があるような効果が得られ
るので、回路II改を簡単にかつ小形にでき、安価なタ
イマ回路が得られる。
第1図はこの発明の一実施例によるオートリロードタイ
マ回路のブロック図、第2図は従来のオートリロードタ
イマ回路のブロック図を示す。 図において、巾は分周器、 +21131はオートリロ
ードレジスタ、(41は選択回路、+611.61はオ
ーバーフロー出力回路を示す。
マ回路のブロック図、第2図は従来のオートリロードタ
イマ回路のブロック図を示す。 図において、巾は分周器、 +21131はオートリロ
ードレジスタ、(41は選択回路、+611.61はオ
ーバーフロー出力回路を示す。
Claims (1)
- 入力信号をカウントダウンする分周器と、この分周器が
オーバーフローすると前記分周器にデータをロードする
複数のレジスタと、このレジスタの選択を前記分周器が
オーバーフローするごとに切換える選択回路を備えたこ
とを特徴とするタイマ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157190A JPH027616A (ja) | 1988-06-24 | 1988-06-24 | タイマ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157190A JPH027616A (ja) | 1988-06-24 | 1988-06-24 | タイマ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH027616A true JPH027616A (ja) | 1990-01-11 |
Family
ID=15644170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63157190A Pending JPH027616A (ja) | 1988-06-24 | 1988-06-24 | タイマ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH027616A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284939A (ja) * | 1992-04-09 | 1993-11-02 | Meiji Seika Kaisha Ltd | カルシウム含有飲食品 |
WO2000025426A1 (en) * | 1998-10-26 | 2000-05-04 | Microchip Technology Incorporated | A counter for performing multiple counts and method therefor |
JP2007279196A (ja) * | 2006-04-04 | 2007-10-25 | Olympus Corp | レンズユニット |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640782A (en) * | 1979-09-10 | 1981-04-17 | Casio Comput Co Ltd | Multi-inteval timer |
-
1988
- 1988-06-24 JP JP63157190A patent/JPH027616A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640782A (en) * | 1979-09-10 | 1981-04-17 | Casio Comput Co Ltd | Multi-inteval timer |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284939A (ja) * | 1992-04-09 | 1993-11-02 | Meiji Seika Kaisha Ltd | カルシウム含有飲食品 |
WO2000025426A1 (en) * | 1998-10-26 | 2000-05-04 | Microchip Technology Incorporated | A counter for performing multiple counts and method therefor |
US6157695A (en) * | 1998-10-26 | 2000-12-05 | Microchip Technology, Inc. | Counter for performing multiple counts and method thereof |
JP2007279196A (ja) * | 2006-04-04 | 2007-10-25 | Olympus Corp | レンズユニット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH027616A (ja) | タイマ回路 | |
US3212009A (en) | Digital register employing inhibiting means allowing gating only under preset conditions and in certain order | |
JP2923175B2 (ja) | クロック発生回路 | |
JPH0580089A (ja) | タイマ装置 | |
KR200155054Y1 (ko) | 카운터 회로 | |
SU559389A1 (ru) | Коммутирующее устройство | |
SU552638A1 (ru) | Регистр сдвига | |
SU628535A2 (ru) | Магнитное запоминающее устройство | |
JPH0355200Y2 (ja) | ||
JPH04288695A (ja) | 同期式カウンタ | |
SU1192135A1 (ru) | Коммутатор | |
JPH01280918A (ja) | インターバルタイマ | |
SU451080A1 (ru) | Микропрограммное устройство управлени | |
JPH03198417A (ja) | ディジタル遅延回路 | |
JPS6238942A (ja) | マイクロプログラム制御装置 | |
JPH04349515A (ja) | データ処理装置 | |
JPS62100022A (ja) | カウンタ制御回路 | |
JPH01185737A (ja) | Ram用シフトパス回路 | |
JPH04150614A (ja) | 集積回路装置 | |
JPS63287109A (ja) | タイミング発生回路 | |
JPH04243316A (ja) | パルス信号の開始タイミング設定切換方式 | |
JPH0423021A (ja) | タイマ回路 | |
JPH0548438A (ja) | 可変分周器の分周比制御回路 | |
JPH04261218A (ja) | ディジタル回路 | |
JPS6232535A (ja) | 情報処理装置 |