JPH027515A - レジスト模様を形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体集積回路を製造するプロセスに含まれる
写真製版工程におけるフォトレジストの塗布膜厚の設定
方法及び現像方法に関するものである。

［従来技術］ 半導体集積回路を製造するプロセスには写真製版工程が
含まれる。写真製版工程では下地上にレジストを塗布し
、マスクを介して、又は縮少投影露光ではレティクルを
介して光をレジストに照射して露光しその後現像してレ
ジストの回路パターンを形成する。現像は例えばスプレ
ー現像法やパドル現像法により一定時間だけ行なう。現
像工程ではネガ型レジストの場合には、光の照射の行な
われなかった部分が現像液に溶解し、ポジ型レジストで
は光照射の行なわれた部分が現像液に溶解することによ
ってレジストの回路パターンが形成される。一定時間経
過後にリンスを行なうことにより下地から現像液を除去
し、現像を停止する。

露光工程では一般に４３６．３６５ｎｍなどの単一波長
の光を用いるため、下地に塗布されたレジスト膜内では
、入射する光と下地から反射する光が互いに干渉するこ
とにより定在波が生まれる。この定在波の影響のため、
現像時間を一定にして下地上のレジストを現像すると必
要な回路パターンの折率）の周期で増減する。

そのため、従来では上記の周期変動の頂点にレジストの
塗布膜厚を設定することで、塗布膜厚の設定するタイミ
ングの変化が生みだすレジスト感度のバラツキの影響を
最小限に押さえるようにしているのが一般的である。

しかし、段差を有する下地では、スピン塗布方法を用い
ると段差の下部（底）と上部（棚）の部分では、塗布し
たレジストの膜厚自体が同一とはならず、たとえば下地
が段差を有するＰｏ１ｙ−８ｉ等であると、ゲート電極
形成では、段差の下部（ゲート電極となる部分）の定在
波の周期変動と段差上部の定在波の周期変動がずれるた
め、下部の定在波の周期変動の頂点にレジストの塗布膜
厚を設定し、レジスト感度のバラツキ等の影響を最少に
したとしても、段差上部では、下部と同じようにコント
ロールすることはできない。

さらには、段差の下部の領域でも段差の凹を形成する領
域の大きさによりレジスト液の膜厚が全て同じになるわ
けではなく、下部領域の一部しかコントロールできなか
った。

［発明が解決しようとする問題点］ このように従来技術では解決できなかった段差を有する
下地上における段差上部と段差下部の回路パターンの同
時現像コントロールは、段差上部又は段差下部のどちら
か一方の周期変動の頂点にレジストの膜厚を設定してい
ることが原因であることに本発明者は気づいた。それは
、段差の上部の定在波による感度の周期変動波形と段差
下部の定在波による感度の周期変動波形の頂点が一致し
ないためである。

そこで本発明者は、段差上部及び下部の各々の感度の周
期変動曲線が平行又はほぼ平行になるポイントに膜厚を
設定し、なおかつ、自動終点検出方法による現像を行な
えば下地上の段差上部及び下部の回路パターンの仕上り
寸法を同時にコントロールできることを発明した。

［構　　成］ 本発明は、段差を有する下地にレジスト液を塗布し、そ
の後露光及び現像を行なうことからなる段の上部及び下
部における線幅の実質上、一定なレジスト模様を形成す
る方法において、段差上部の膜厚とレジストを除去する
のに必要な最低露光時間との関係を示すカーブ及び段差
下部の膜厚と、レジストを除去するのに必要な最低露光
時間との関係を示すカーブの平行又はほぼ平行な部分で
段差上部の膜厚を決定し、段の−Ｌ部から反射する光の
反射率が大きくなるフィルターを用い、その反射光をモ
ニターしながら現像を行ない、レジスト膜が減少するに
従い発生するレジスト表面及び下地表面から反射する光
の光干渉強度が周期変動する最後の極小点を検出しその
時間の一次又は二次関数として総現像時間を決定するこ
とからなるウェハー上のレジスト模様を形成する方法に
関する。

この時の塗布するレジスト膜厚は膜厚を変化させた時の
レジスト感度を調べ、その両領域で感度が同一傾向を持
つポイントに膜厚を設定する。

そのことを第１図で示すとＡが膜厚設定ポイントである
。

段差上部からの反射光のＳ／Ｎが最大となるようなフィ
ルターを選択し、干渉波の最後の極小点を検出するが、
その−次関数として総現像時間の決定方法は次の通りで
ある。

これを第６図によって説明する。第６図はある波長での
反射光強度に対する現像中のレジストプロファイルとの
関係を示す。第６図から明らかなようにコントロールポ
イント（最後の極小点）までの時間は反射光の干渉光を
測定することによって、容易に決定できる。しかし第６
図から明らかなようにコントロールポイントまで現像を
行なっただけではＶＬＳＩにおける所望な極く細い線幅
（例えば１μ）を得るために不十分である。

従来では現実に数枚のウェハーの現像を行ない、最適な
エンドポイントに達するまでの時間（以下ＴＤＴという
）を試行錯誤により決定し、そのＴＤＴに基づいて以後
の作業を行なっていた。しかし一般にフォトレジストの
膜厚、露光時間コーテイング後の加熱温度、基板下地の
変化、現像液の温度、現像液の温度は製品ごとに必ず変
化する。

これらのファクターが変化すると、必ず最適なＴＤＴも
変化する。

コントロールポイントに達するまでの時間（以下ＣＰＴ
という）とは基板表面があられれるまではレジストの屈
折率）残っている時の現像時間とも言えるがこれに対し
てＴＤＴは所定の線幅までの現像時間と言える。

本発明者は、ＣＰＴとＴＤＴとを実験によってグラフを
書いて見るとほぼ近似直線となることを発見した。この
比をＡ値と定義する。すなわちＴＤＴ ＣＰＴ 本発明者はさらにこのＡの値は絶対値的な唯一の値では
なく得ようとする線幅、レジストの種類、レチクルの種
類、基板下地の種類等によって異なることを発見した。

しかしながら１度キャリブレーションによって“Ａ”値
を得ればＴＤＴ＝ＡＸＣＰＴとして求められるので再現
性のよい総現像時間のコントロールができる。

二次関数として総現像時間の決定方法は次の通りである
。

現像開始からの時間経過に伴なって、第７図に示される
ように下地３上のレジスト１４にはＢ、Ｃ。

Ｄ、Ｅのようにレジストパターンが形成されていく。こ
のとき、レジスト１４の上方から下地３に光を照射し、
その反射光を検出すると、その検出信号の強度変化は第
８図に示されるように山と谷をもつ波形となる。これは
、レジスト１４の表面からの反射光と下地３の表面から
の反射光の間で干渉が起こり、山と谷をもつ波形が現わ
れるのである。

第３図で、Ａ、Ｂ、Ｃ・・・・・・は第７図のＡ、Ｂ。

Ｃ・・・・・・のパターンと対応している。Ａの時点で
はまだ現像が進んでいないが、現像が進むにつれて波形
に山と谷が生じる。この山と谷の周期はレジストの膜厚
がλ／　２　ｎ分現像されたのと対応する。

λは監視している光の波長、ｎはレジスト１４の屈折率
である。Ｃの時点ではレジスト１４がλ／４ｎだけ残っ
ており、Ｄの時点は下地３まで現像が進んで下地３の一
部が露光したことを表わしている。Ｄの時点以後は山と
谷は現われず、下地３の露光面積が増大してくるに従っ
て反射光強度が徐々に増大していく。

本発明者は幅広い実験により第８図で極小点Ｃまでの時
間をＣＰＴとすると総現像時間Ｔは例えば下記の式のよ
うな二次関数となることを発見し、本発明に至った。

Ｔ＝−Ｐ・　（ＣＰＴ）２＋Ｑ・　（ＣＰＴ）・・・　
（２）しかし、これ以外の二次関数であってもよい。

Ｐ、Ｑは定数である。定数Ｐ、Ｑは同じレジストを使用
し、レジスト膜厚と総現像時間ＴＤＴを変えて現像を行
ない、レジストパターン寸法を測定する。測定されるＣ
ＰＴと、レジストパターン寸法を所望の寸法とするため
の総現像時間ＴＤＴとから、上記（２）式によりＰ、Ｑ
を決定する。

下地３としてＰｏ１ｙ−８ｉ基板を使用し、その上にポ
ジ型レジストＯＦ　Ｐ　Ｒ−８００Ｃを約１．５μｓの
厚さに塗布する。このレジストを１．６μｍのパターン
を持つマスクを介して露光し、レジストパターンの仕上
り寸法が１．６証になるように定数Ｐ、Ｑを決定すると
、 Ｐ＝−０，２０ Ｑ＝　　０．４０ となる。

又、極小点Ｃを検出する方法は、特願昭６３−２１６４
５に基づいて行なう。この方法は反射率の高い基板、Ａ
、Ｑ、Ａρ−８ｔ　、／Ｊ　−Ｃｕ、又、反射率の低い
基板、　　Ｓｉ　、　Ｐｏ１ｙ−８ｉ　、ポリサイド。

Ｗシリサイド、　　Ｔ　ｉＷ、　　Ｓ　ｉ０２　、　　
Ｓ　ｔ３　Ｎ４　。

ＢＰＳＧ、ＰＳＧ、又、それらを組み合せた多層膜を有
する基板に対して適応できる。

本発明を用いて、レジスト線幅を段差基板上の段差上部
と段差下部で同時にコントロールした例を以下に示す。

レジストはポジ型レジストＯＦ　Ｐ　Ｒ−８００Ｃを塗
布し、設計寸法２．４ｕｍのパターンを残す場合の最適
露光時間は４２０ｍ５ｅｃであった。

この方法でウェハーを現像すると、段差の下部及び上部
でのレジストパターン寸法の線幅を同時にコントロール
できることを見つけ出した。

以下実施例について具体的に説明する。まず第１図に段
差を有する基板における段差の下部と上部のレジスト感
度のグラフの一例を示す。

ここで用いたサンプルはＳｉ上にＳｉＯ２をのせさらに
Ｐｏ１ｙ−３１をのせた基板で、段差下部と上部の差は
、３０００人である。

この方法を用いて、現像を行なったあとの段差下部と段
差上部の線幅のバラツキのヒストグラムを第３図に示す
。本発明を用いると段差下部ではほぼ２．４４μｍの線
幅が得られており、又、段差上部ではほぼ２．５２μｍ
の線幅が得られている。

従来方法では、第１図におけるレジスト膜厚がほぼＢと
なるように設定し、ウェハー２５枚を塗布し、露光する
。現像時間は一定として現像を行なった。

この時の段差下部と段差上部の線幅バラツキのヒストグ
ラムを第２図に示す。

従来方法では、段差下部ではほぼ２μｍの線幅が得られ
ているが、段差上部では２．５７μｍを中心に約±０．
１μｍ線幅がバラツいている。

本実施例は、本発明をパドル現像方法に適用した例を表
わしているが本発明はスプレー現像方法及びオートデイ
ツプ現像方法にも適用することができる。

［効　　果］ 本発明は、段差上部と段差下部領域のレジス）・膜厚に
よる感度傾向が同一となるレジスト膜厚になるようレジ
スト膜厚を決定しなおかつ現像中のウェハーに光を照射
し、段差基板の段差上部領域からの反射強度を検出し、
終点を検出し、その時間の一次及び二次関数として総現
像を決定し、段差下部と段差−上部及び段差下部を形成
する領域の異なる場合にも同時にレジストパターンの仕
上り寸法を安定化させることができる。

【図面の簡単な説明】

第１図はレジスト膜厚とレジスト感度の関係を示すグラ
フである。 第２図及び第３図は従来方法を用いた場合の段差下部（
第２図）及び段差上部（第３図）における線幅のバラツ
キを示す図、 第４図及び第５図は本発明を用いた場合の段差下部（第
４図）及び段差上部（第５図）における線幅のバラツキ
を示す図、 第６図はある波長での反射光強度に対して現像中のレジ
ストプロファイルの関係を示すグラフ、第７図は現像過
程を時間とともに示すレジストの断面図、 第８図は反射光強度変化の一例を示す波形図である。 碑、１図 １１５００　　　　　　　１１ＤＤＯ レジ゛又トｌ布鴫のスロ１ン反Ｉε鳥ζ３５００　（尺
ＰＭ） 毛２凹 Ｒ’−０，１１（μｂ） ３ｆ−ｏ、ｏ７０ 尾３凹 象　番 ：Ｐｒ差上部 又冨　２．５７（Ａ殉ン Ｒ＝　０．２０９ａｍ） ５に二〇−／ペハ ４４　凹 錦　屡 段差下＠ｐ Ｘ　＝　２．４４　（ＩＬｒａ） 尾５図

Claims (1)

【特許請求の範囲】
1. 段差を有する下地にレジスト液を塗布し、その後露光及
   び現像を行なうことからなる段の上部及び下部における
   線幅の実質上一定なレジスト模様を形成する方法におい
   て、段差上部の膜厚とレジストを除去するのに必要な最
   低露光時間との関係を示すカーブ及び段差下部の膜厚と
   、レジストを除去するのに必要な最低露光時間との関係
   を示すカーブの平行又はほぼ平行な部分で段差上部の膜
   厚を決定し、段の上部から反射する光の反射率が大きく
   なるフィルターを用い、その反射光をモニターしながら
   現像を行ない、レジスト膜が減少するに従い発生するレ
   ジスト表面及び下地表面から反射する光の光干渉強度が
   周期変動する最後の極小点を検出しその時間の一次又は
   二次関数として総現像時間を決定することからなるウェ
   ハー上のレジスト模様を形成する方法。