JPH0274164A

JPH0274164A - 無停電電源装置の制御方式

Info

Publication number: JPH0274164A
Application number: JP63222391A
Authority: JP
Inventors: Hidefumi Shirahama; 秀文白濱; Ikuo Yamato; 育男大和; Kiichi Tokunaga; 紀一徳永; Yasuo Matsuda; 松田　靖夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-07
Filing date: 1988-09-07
Publication date: 1990-03-14
Anticipated expiration: 2013-04-02
Also published as: JP2735238B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、無停電電源装置の制御方式に係り。

特に無停電電源装置の交流出力電圧波形を高速制御する
のに好適な無停電電源装置の制御方式に関する。

〔従来の技術〕

計算機や医療機器等においては、停電時のトラブルを回
避するため、直流電力を交流電力に変換するインバータ
を用いた無停電＠源装置が利用されている。

しかし、上記の計算機や医療機器等は一般に非線形のイ
ンピーダンス特性をもつ負荷であり、無停電電源装置の
交流出力電圧波形に歪みを生じさせる、また、負荷の急
変により交流出力電圧の低下が生じることもある。

このような波形歪みや電圧低下は計算機の誤動作やダウ
ンを引き起こす要因にもなるため、波形歪みや電圧低下
を効果的に抑制する交流出力電圧波形の高速制御が検討
されている。

交流出力電圧波形の高速制御方式としては、「正弦波イ
ンバータの高速電流電圧制御方式Ｊ（第６８回パワーエ
レクトロニクス研究会資料（昭和６１年））に述へられ
ているように、デッドビート制御（有限整定制御）が有
効であるが、上記文献にも述べられているように、デッ
ドビート制御特性を実現するには、制御回路に用いる演
算処理手段の演算処理時間に起因する時間遅れ、また制
御量を取り込む検出回路の応答遅れに起因する時間遅れ
等を補償する必要があり、安定した制御系を構築するの
は困難である。

〔発明が解決しようとする課題〕

上記従来技術により無停電電源装置の交流出力電圧波形
を制御する場合、制御回路に用いる演算処理手段の演算
処理時間に起因する時間遅れ、また制御量を取り込む検
出回路の応答遅れに起因する時間遅れ等の影響を補償し
た上で交流出力電圧波形の高速制御を行なう必要があり
、時間遅れの影響を受けやすいデッドビート制御（有限
整定制御）等を適用した高速応答の制御系の実現が困難
であった。

本発明の目的は１時間遅れの影響を回避して無停電電源
装置の交流出力電圧波形を高速制御できる無停電電源装
置の制御方式を提供することにある。

〔課題を解決するための手段〕

上記目的は、インバータ及び出力フィルタから成る無停
電電源装置の主回路部の動特性を模擬する数式モデルを
制御回路内を設け、その数式モデルを時間遅れなしで制
御する制御関数を制御回路内に作成し、制御関数の出力
すなわち、数式モデルの操作量をインバータの操作量と
しても使用し、数式モデルと同時にインバータを動作さ
せ、さらに数式モデルの出力波形と出力フィルタの出力
電圧波形との誤差が小さくなるようにインバータの操作
量を補正する補正ループを設けることにより、達成され
る。

〔作用〕

制御回路内の制御関数は数式モデルを閉ループ制御する
。したがって、制御関数における制御定数は、演算処理
手段の演算処理時間に起因する時間遅れ、また検出回路
の応答遅れに起因する時間遅れ等を考慮せずに決定する
ことができる。

〔実施例〕

以下２本発明の一実施例を第１図、第２図、第３図、第
４図、第５図、第６図、第７図、第８図。

第９図５及び第１０図により説明する。

第１図は、本実施例の・全体構成を示しており、第１図
における主回路部は、ゲートパルスｇ□。

ｇ２＋ｇ８、及びｇ４によって駆動され直流電圧源１の
直流電圧Ｅｉ　を交流電圧Ｖｒ　に変換するインバータ
回路２、及びインバータ出力電圧ｖ■の高調波成分を除
去し滑らかな交流出力電圧Ｖｃとするための出力フィル
タ３から成っている。また、第１図の制御回路部は、イ
ンバータ回路２を９？ｊｔするためのゲートパルスｇｌ
＋　ｇ２＋　ｇａ、及びｇ４をゲート指令信号Ｇの値に
応じて作成するゲートロジック回路４．パルス幅指令信
号りの値に応じてゲート指令信号Ｇを作成するパルス幅
制御回路５、及び交流出力電圧指令ｖｒの大きさに応じ
てパルス幅指令信号りを算出する演算処理回路６から成
っている。演算処理回路６における演算処理内容をブロ
ック図で表わすと、図に示すように、パルス幅制御回路
５．ゲートロジック回路４．インバータ回路２．及び出
力フィルタ３を合成した制御対象部分の動特性を模擬す
る数式モデル８、及び出力フィルタ３におけるリアクト
ルＬの電流ＩＬ、コンデンサＣの電圧Ｖｃにそれぞれ対
応する数式モデルの出力信号■ヨ、■、と交流出力電圧
指令Ｖｒとから、数式モデルの出力信号Ｖ、を交流出力
電圧指令Ｖｒ　に一致させるための操作量り、を作成す
る制御関数７から成っている。演算処理回路６における
演算処理は、パルス幅制御回路が周期的に発生する割込
みパルスＰにより繰り返し行なわれ、制御関数７の出力
信号Ｄ１がパルス幅指令信号りとして出力される。

次に、第１図の実施例について動作説明を行なう。

第２図は、パルス幅制御回路５の詳細を示すブロック図
であり、比較器９，１０．スイッチ１］。

１２、信号反転回路１４，１５、及び発振回路１６から
成っている。第２図の回路では、まずパルス幅指令信号
りの値の正負の判定を比較器９で行なう。Ｄの値が正の
場合、比較器９の出力信号がｆ−（（Ｉｌｉｇｈ　Ｌｅ
ｖｅｌ）となり、スイッチ１１はａ側に接続される。す
なわちＤｓ”Ｄとなる。また、Ｄの値が負の場合、比較
器９の出力イａ号がＬ　（ＬｏｗＬｅｖｅｌ）となり、
スイッチ１１はｂ側に接続され、このときスイッチ１１
の出力として信号りを反転回路１４で反転した信号が得
られる。すなわちＤｓ＝Ｄとなる。したがって信号Ｄｓ
は信号りの絶対値となる。次に、コンパレータ１０は、
発振回路１６が出力する三角波信号ＳＴと信号ＤＳの大
きさを比較し、ＤＳ＞ＳＴのとき信号ＧｃをＨ（Ｈｉｇ
ｈ　Ｌｅｖｅｌ）　とし、Ｄｓ≦ＳＴのとき信号ＧＣを
０とする。スイッチ１２はスイッチ１１と同様、比較器
９の出力信号がＨ（Ｈｉｇｈ　Ｌｅｖｅｌ）のとき、ａ
側に接続され、Ｇ＝Ｇｃとする。また、比較器９の出力
信号がＬ　（Ｌｏｗ　Ｌｅｖｅｌ）のときスイッチ１２
はｂ側に接続され、このとき、信号Ｇｃは、反転回路１
５で反転され、Ｇ＝−Ｇｃとなる。

また、発振回路１６は三角波信号ＳＴと共に信号ＳＴに
同期した割込みパルスＰを発生する。

第３図は、ゲートロジック回路４の詳細であり、スイッ
チ１３、及びＯＲ回路１７．１８で構成される。第３図
におけるスイッチ１３は、信号のＧの大きさに応じて、
Ｇ＞Ｏのとき端子ａに、Ｇ＝Ｏのとき端子すに、またＧ
＜Ｏのとき端子Ｃに接続される。したがって、Ｇ＞Ｏの
とき、ｇｌ：ｇ４＝Ｖａ（Ｖａはインバータのゲートを
駆動するための電圧源）、ｇｚ＝ｇａ＝ｏ、Ｇ＝Ｏ（７
）とき、ｇｉ＝ｇａ＝Ｖａ＋　ｇ２：ｇ４：ＯｌまたＧ
くｏのとき、ｇｘ＝ｇ４＝ｏ、ｌｚ＝ｇａ＝Ｖｃ　とな
る。

第４図は、インバータ回路２の一例であり、トランジス
タ１９，２０，２１，２２．ダイオード２３．２４，２
５．２６から成っており、各トランジスタは、それぞれ
ゲートパルスｇｌ＋　ｇ２＋ｇ３＋ｇ４により駆動され
る。

第１図の実施例の動作波形を第５図に示す。

第５図（１）の波形は、パルス幅制御回路５が発生する
周期Ｔ　（Ｓ）の割込みパルスＰの波形である。演算処
理回路６は、割込みパルスＰの立上りで起動し、演算処
理を行ないパルス幅制御指令りを決定する。演算処理時
間を第５図（２）に示すパルス波形で表わすと、パルス
の立下がり時点が演算処理終了時点を表わしているので
、パルス幅制御指令りの波形は、第５図（２）のパルス
波形の立下がり時点に同期して階段状に変動する。

従って、例えば、波形りが第５図（３）のようになった
場合、第２図における信号Ｄｓが第４図に実線で示す波
形のように求まる。このとき、三角波信号８丁の波形が
第５図（４）の波線で示すように与えられると、第２図
における信号ＧＣ、及びＧがそれぞれ第５図（５）、（
６）の波形のように求まる。したがって、第３図の回路
により、ゲートパルスｇ　１＋　ｇ　ｚ＋　ｇ　３．及
びｇ４が、それぞれ第５図（７）、（８）、（９）、及
び（１０）のように求まる。このとき、インバータ回路
２の出力電圧Ｖ＋は、第５図（１１）の実線で示す波形
となる。

出力電圧Ｖ＋　は出力フィルタ３高調波成分が除去され
第５図（１１）における波線で示す波形のようになる。

第６図は、演算処理回路６によって周期的に行なわれる
演算処理内容をフロー図で示しており、交流出力電圧指
令■、の取り込み、制御関数の演算処理、数式モデルの
演算処理、及びパルス幅制御指令りの出力を行なう処理
ブロックから成っている。

次に演算処理で扱う数式モデルについて説明する。第１
図のインバータ２の入出力利得をＫとおくと１次の微分
方程式が成り立つ。

ｔＣｄｔ　　　　　　Ｔ−Ｌここで、割り込みパルスＰの周期をＴとし、時間ｔ＝ｎ
Ｔ（ｎｕＮ数）におけるＶＣ，Ｉｔ、、　Ｄの値をそれ
ぞれ（Ｖｃ）　ｎ、　　（ｒ＋ｎ）　、、　　（Ｄ）　
、とおくと、近似的に次の差分方程式が求まる。

・・・（３）ここで、（Ｖｃ）ｎ＝Ｖ、、（Ｉｂ）ｎ＝Ｉ−、（Ｄ）
ｎ＝Ｄ。

・・・（４）ここでＺはラプラス変換における時間要素ｅＴＳを表わ
している。

（４）式をブロック図で表わすと、第７図のようになる
。また、制御関数７は一般に次式で表わされる。

Ｄｍ＝ａｔＶｒ＋ａｚＶｍ＋ａｓＩｍ　　　　　　・−
（５）したがって、（５）式をブロック図で表わすと、
第８図のようになる。

第１図における、制御関数７と数式モデル８からなる閉
ループ系の応答特性は（５）式における制御定数α１．
α２．α３の値により決まる。

第９図に、制御関数７と数式モデルから成る閉ループ系
の応答特性を示す。

出力電圧指令■、が図の一点鎖線のようにステップ状に
変化した場合、Ｖ、の応答は一般に第９図の破線のよう
になるが、（３）式のような差分模式で与えられた制御
対象の場合、実線のように有限時間で整定する応答特性
を実現できる。このときの整定時間は、閉ループ系がｎ
次系の場合、ｎＴ待時間なるが１本実施例では、２次系
なので２Ｔ時間で整定する。このような高速応答の制御
特性は、閉ループ系に演算処理回路の演算処理時間によ
る時間遅れなどがあると実現できない。ところが本実施
例における閉ループ系は、演算処理回路６により演算処
理に含まれており、理想的な系を自由に構築できる。し
たがって、上記の高速応答の制御特性が実現できる。本
実施例では、数式モデルの操作量り、を、そのまま実際
の制御対象の操作量りとして用いているので、出力フィ
ルタの電圧Ｖｃは、第１０図に示すように時間Ｔだけ遅
れてＶ、に追従する。したがって、結果的にＶｃが制御
される。

第１１図、第１２図、第１３図により本発明の他の実施
例を示す。

第１図においては、数式モデル８を精度良く作成しても
、モデルの出力Ｖ、と出力フィルタのｔ電圧ＶＣの間に
は誤差が生じる。

本実施例は、上記誤差を補正するための補正ループを設
けたものであり、補正ループは、第１１図における電流
検出器２７．電圧検出器２９、及び補正関数３０から成
っている。また、この場合、演算処理回路６における演
算処理フローも第１２図に示すように、第６図のフロー
図に補正関数の演算処理ブロックを追加したものとなる
。

補正関数は、次式で与えられ、そのブロック図は第１３
図のようになる。

（６）式における制御定数β１．β２．β３は補正ルー
プを安定化するように決定する。

本実施例では、出力電圧Ｖｃを精度良く制御できる。

第１４図は、負荷３１の特性によって変動する出力電流
Ｉｏｕｉにより出力電圧Ｖｃの波形が歪むのを抑制する
ため、数式モデルが出力電流ｒｏｕｔの変動の影響を受
けるように電流検出回路２８を介して得た電流Ｉｏｕｔ
の影響も考慮した数式モデルとし、制御関数も、■。、
についての演算を行なうようにした。

この場合、数式モデルを表わす式は次のようになる。

・（７）また、制御関数は次式となる。

Ｑ真＝　ａ　ＩＶ２＋　ａｚＶｍ＋　ａ　ａ　Ｉ　ｍ＋
　ａ４Ｉ　ｏｕｔ・・・（８）（７）、（８）式は、ブロック図で表わすと、それぞれ
第１５図、第１６図となる。

本実施例では、パルス幅制御信号りが１゜、ｔの変動も
考慮して算出されるので、出力電流Ｉ　ｏｕｔの変動に
よる出力電圧Ｖｃの波形歪みを効果的に抑制できる。

制御に必要な信号を検出する方式として以下の変形が可
能である。すなわち、出力フィルタのコｔこのことから。

検出信号を１つ少なくすることができる。第１７図、及び第１８図は微分回路３２゜３３
を用いて、２つの検出信号から３つの信号を得ている。

すなわち、第１７図では、■。ｕｒ＝ＩＬｄする。

〔発明の効果〕

本発明によれば、演算処理手段の演算処理時間に起因す
る時間遅れ、また検出回路の応答遅れに起因する時間遅
れの影響を回避して無停電電源装置の交流出力電圧波形
を制御する制御系の制御定数を決定することができるの
で、安定かつ高速の交流出力電圧波形制御系を実現でき
る。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成図、第２図はパル
ス幅制御回路の詳細を示すブロック図、第３図はゲート
ロジック回路の詳細図、第４図はインバータ回路の一例
を示す図、第５図は動作波形図、第６図は演算処理内容
のフロー図、第７図は式（４）のブロック図、第８図は
式（５）のブロック図、第９図は制御関数７と数式モデ
ルからなる閉ループ系の応答特性を示す図、第１０図は
出力フィルタ１０の電圧特性図、第１１図ないし第１８
図は他の実施例を示す図である。１・・直流電圧源、２・・・インバータ回路、３・・・
出力フィルタ、４・・・ゲートロジック回路、５・・・
パルス幅制御回路、６・・・演算処理回路、７・・・制
御関数。８・数式モデル、９，１０・・・比較器、１１，１２゜
１３・・・スイッチ、１４．１５・・信号反転回路、１
６・・・発振回路、１７．１８・・・ＯＲ回路、１９゜
２０．２１．２２・・・トランジスタ、２３，２４゜２
５．２６・・・ダイオード、２７．２８・・・電流検出
回路、２９・・・電圧検出回路、３０・・・補正関数５
３１・・・負荷、３２．３３・・・微分回路。尾３図系午図８．９２９３９や塔図第９図荊日地日高１６図第１４図

Claims

【特許請求の範囲】１、直流電力を交流電力に変換するインバータとインバ
ータの交流出力電圧波形を滑らかにする出力フィルタを
基本構成要素とする無停電電源装置のインバータの交流
出力電圧波形を操作する第１の操作量を調節し出力フィ
ルタの出力電圧波形が交流電圧波形指令値に一致するよ
うにする無停電電源装置の制御方式において、前記インバータと前記出力フィルタから成る回路の動特
性を模擬する数式変化されたモデル、及びこのモデルの
出力電圧波形を操作する第２の操作量を調節して前記モ
デルの出力電圧波形が該交流電圧波形指令値に一致する
ようにする制御関数を設け、この制御関数の出力を前記
第２の操作量として用いると共に前記第１の操作量とし
ても用いることを特徴とする無停電電源装置の制御方式
。２、特許請求の範囲第１項の無停電電源装置の制御方式
において、前記出力フィルタの出力電圧波形と前記モデルの出力電
圧波形との誤差を小さくするように、前記第１の操作量
を補正する制御ループを設けたことを特徴とする無停電
電源装置の制御方式。