JPH0274163A

JPH0274163A - インバータ回路

Info

Publication number: JPH0274163A
Application number: JP63226098A
Authority: JP
Inventors: Toshihiro Nomura; 野村　年弘; Kunihiko Karube; 軽部　邦彦
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-09-09
Filing date: 1988-09-09
Publication date: 1990-03-14
Anticipated expiration: 2010-03-06
Also published as: JPH0720378B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、上下アームにスイッチング素子を多重直列接
続したインバータ回路に係り、より具体的には、インバ
ータ回路を構成する前記スイッチング素子を過電圧から
保護するためのインバータ回路に関する。

（従来の技術）従来、直流を交流に変換するインバータ回路として種々
の構成のものが知られている。第５図は。

その−例を示すものであり、同図においては、直流電源
２１（電圧Ｅｄ）に対しコンデンサ２２．２３の直列回
路を接続し、これら両コンデンサ２２．２３と並列に一
対のスイッチング素子群２４　、２５を接続しである。

そして、各スイッチング素子群２４　、２５は直列接続
された２つのスイッチング素子（同図においてはＭＯＳ
−ＦＥＴ）２４ａ、２４ｂ、２５ａ、２５ｂと、これら
各スイッチング素子に並列接続されたダイオード２４ｃ
、２４ｄ、２５ｃ、２５ｄ（同図においては１Ｍ０５−
ＦＥＴの寄生ダイオードをそのまま用いることができる
ので、改めてダイオードを接続する必要はない）とから
構成されている。更に、コンデンサ２２．２３の接続点
とスイッチング素子群２４．２５の接続点との間には、
遅れ負荷２６と直流分カットコンデンサ２７とが直列接
続されている。

また、上記のように各スイッチング素子群を２つのスイ
ッチング素子から構成したのは、直流電ｉｔ＜＋２１の
電圧よりも各スイッチング素子２４ａ、２４ｂ、２５ａ
、２５ｂの耐圧が低い場合にこれら各スイッチング素子
を保護するためである。

次に、上記回路の動作原理を第６図の動作波形図を参照
しながら簡単に説明する。同図には、スイッチング素子
２４　ａ　、２４　ｂ　、２５　ａ　、２５　ｂの各ゲ
ート信号Ｇ　２４　ａ　ｇ　Ｇ　２４　ｂ　ｇ　Ｇ　２
　ｓａ　ｇ　Ｇ　ｚ　ｓｂ並びに各寄生ダイオードのオ
ン−オフの有無、第５図のＡＢ間（ＢＣ間）、ＣＤ間（
ＤＥ間）の各電圧ＶＡＢ、　Ｖａｃ、　Ｖａｎ、　Ｖ［
＋２．遅れ負荷２６に流れる電流ＩＬ（第５図の左から
右方向へ流れる場合を正方向とする）、各スイッチング
素子群２４　、２５を流れる電流工＾Ｃ，ＩＣ！！及び
遅れ負荷２６に生ずる誘導電圧ＶＬが図示されている。

まず、スイッチング素子群２４がオフ状態、スイッチン
グ素子群２５がオン状態にあるとする。このとき、負荷
電流は遅れ負荷２６と直流分カットコンデンサ２７との
直列回路を第５図中入から右へ流れている（第６図１期
間■）。

ここで、スイッチング素子群２５をオフとすると（第６
図１時刻ｔ□）、回路電流は遅れ負荷２６→直流分カッ
トコンデンサ２７→寄生ダイオード２／Ｉｄ→２４ｃの
経路で流れる。そして、上記経路で回路電流が流れてい
る間（第６図、期間ＩＩ）に、スイッチング素子群２４
をオンとしておく（第６図、時刻し）。

この後、寄生ダイオード２４ｄがオフすると、回路電流
は、直流分カットコンデンサ２７と遅れ負荷２６との直
列回路を図中布から左へ流れる（第６図、期間ＵＩ）　
。

以後、スイッチング素子群２４と２５とが交互に上記動
作を繰り返すことにより、遅れ負荷２６には交流電力が
供給される。

また、第７図は、従来の他の構成のインバータ回路を示
すものである。このインバータ回路では。

直流電源３１による電圧を１分圧コンデンサ３２ａ〜３
２ｄにより４分し、寄生ダイオード３４ａ〜３４ｄが逆
並列接続されたスイッチング素子３３ａ〜３３ｄを。

スイッチング素子３３ａ、３３ｂ、３３ｃ、３３ｄを対
にして交互にオン−オフし、直流分カットコンデンサ３
５ａ、３５ｂ及び変圧器３６を介して遅れ負荷３７に交
流電力を供給している。

（発明が解決しようとする課題）しかし、第５図に示す回路では、各スイッチング素子群
２４　、２５の各スイッチング素子のオン−オフの切換
動作が同期して行われている場合には問題ないが、これ
らの動作が同期せず、例えばスイッチング素子２５ａ、
２５ｂの一方が早く切り換わった場合には以下の問題を
生じる。

すなわち、スイッチング素子２５ａ、２５ｂがオンして
おり、負荷２６の電流は図面左から右に流れている場合
において、スイッチング素子２５ａ、２５ｂのうち何れ
か一方（例えば２５ｂ）が先にオン状態からオフ状態に
切り換わると（第６図１時刻ｔ４）、上記の如くスイッ
チング素子群２５全体ではオフとなり、先にオフしたス
イッチング素子２５ｂに電源電圧Ｅｄが印加されること
になり、スイッチング素子の過電圧破壊を生じてしまう
という問題がある。

また５第７図のインバータ回路では、第５図のインバー
タのようなスイッチング素子の過電圧破壊の問題は生じ
ないが、コンデンサの数の増加（第７図では６個）、ト
ランスの実装によるインバータ装置全体の大形化、製造
コストの増大等を招き、また９回路に検流を生じ、イン
バータ動作が不安定となる等の不都合がある。

本発明は、上記問題点を解決するために提案されたもの
であって、各アームを構成する複数のスイッチング素子
の相互のオン−オフの切換えタイミングがずれ、相対的
に早くオフ状態に切り換えるスイッチング素子があって
も、そのスイッチング素子に耐電圧以上の電圧が印加さ
れず、素子の破壊を防止することができるインバータ回
路を提供し、更に、低コストかつ安定したインバータ動
作を可能とするインバータ回路を提供することを目的と
する。

（課題を解決するための手段）本発明は、上記目的を達成するために、ダイオ−ドがそ
れぞれ逆並列接続され、かつ相互の接続点を負荷に接続
する出力端子とする一対のスイッチング素子が複数個直
列接続されたインバータ回路であって、前記一対のスイ
ッチング素子の各両端子を直流電源の入力端子とし、か
つ少なくとも一つの前記出力端子と負荷との間にコンデ
ンサが接続されたことを特徴とする。

（作用）本発明においては、複数のスイッチング素子のうち、所
望の組合せからなるスイッチング素子群が順に同期しな
がらオン−オフ切換動作を行い。

負荷に交流電力を供給する。

そして、−のスイッチング素子群がオフになると他のス
イッチング素子群のスイッチング素子に逆並列接続され
たダイオードを介して電流が流れ、この電流が流れてい
る期間内に該ダイオードが接続されているスイッチング
素子をオンする。その後、スイッチング素子に印加され
る電圧極性が正極性となると、該スイッチング素子を電
流が流れる。

このような動作を行っているときに、オン状態の−のス
イッチング素子群を構成する一対のスイッチング素子の
うち一方が他方より早くオンからオフへ切り換わると１
回路電流は他のスイッチング素子群を構成するスイッチ
ング素子に逆並列接続されたダイオードを介して電流が
流れ、スイッチング素子には直流電圧が印加されること
になるが、この電圧はスイッチング素子の耐圧より低く
かつ、遅れ負荷の誘導起電力は前記スイッチング素子に
は印加されないので、スイッチング素子に過電圧が印加
されることはない。

（実施例）以下、本発明の実施例を図面に沿って説明する。

第１図は１本発明の一実施例を示す回路図である。

同図に示すように、直流電源１の両端子間には分圧用の
コンデンサ２ａ、２ｂが直列に接続され。

各分圧用コンデンサ２ａ及び２ｂは電［ｆｆｌ圧Ｅｄを
二分している。また、分圧用コンデンサ２ａの両端子間
にはスイッチング素子（第１図においてはＭＯＳ−ＦＥ
Ｔ）３ａ、３ｂの直列回路が、分圧用コンデンサ２ｂの
両端子間にはスイッチング素子３　ｃ、３　ｄの直列回
路がそれぞれ接続されている。そして、各スイッチング
素子３ａ〜３ｄには。

ダイオード４ａ〜４ｄが逆極性でそれぞれ並列接続され
ている。第１図においてはＭＯＳ−ＦＥＴの寄生ダイオ
ードをそのまま用いることができるので、改めてダイオ
ードを接続する必要はない。

但し、寄生ダイオードはＭＯＳ−ＦＥＴのみに存在し、
バイポーラトランジスタ、サイリスタ、Ｇ゛ｒｏ等でこ
の回路を構成する場合には、改めてダイオードを接続す
る必要がある。更に、スイッチング素子３　ａ、３　ｂ
の接続点Ｂとスイッチング素子３　ｃ、３　ｄの接続点
りとの間には、直流分カットコンデンサ５を介して遅れ
負荷６が接続されている。

次に、上記実施例の基本動作を、第２図の動作波形図を
参照しながら説明する。

第２図においては、スイッチング素子３ａ〜３ｄの各ゲ
ート信号Ｇ　３　ａ　ｙ　Ｇ　ｚ　ｂ　＊　Ｇ　３０１
　Ｇ　ｚ　ｄ、第１図ＡＢ間、ＢＣ間、ＣＤ間、ＤＥ間
にそれぞれ印加される電圧ＶＡＢ、　Ｖｓｃ、　Ｖｃｏ
、　Ｖｏｐ、遅れ負荷６を流れる電流ＩＬ、同図ＡＢ間
、ＢＣ間を流れる電流工ＡＢ、　Ｉ　ＢＣｌ、遅れ負荷
６に印加される電圧ＶＬがそれぞれ示されている。

■まず、スイッチング素子３ａ、３ｄ（第１のスイッチ
ング素子群）がオン状態にあり、スイッチング素子３　
ｂ、３　ｃ（第２のスイッチング素子群）がオフ状態に
あるとする。このとき、回路電流はスイッチング素子３
ａ→直流分カットコンデンサ５→遅れ負荷６→スイツチ
ング素子３ｄの経路で流れている。これにより、遅れ負
荷６には正方向の電流が流れる（第２図１期間Ｉ）。

■次に、スイッチング素子３ａ、３ｄをオフとする（第
２図、時刻ｔ□）、このとき、スイッチング素子３　ｂ
、３　ｃはオフのままとしておく、すると。

遅れ負荷６を流れる電流は、そのまま連続して流れよう
とするため、遅れ負荷６→寄生ダイオ一ド４ｃ→寄生ダ
イオード４ｂ→直流分カットコンデンサ５の経路で流れ
る。

■そして、ＤＢ間の電圧が反転する前に、スイッチング
素子３　ｂ、３　ｃをオンする。このとき、これらのス
イッチング素子のオンにもかかわらず電流は■で述べた
経路で流れているので、各スイッチング素子３　ｂ、３
　ｃを流れてはいない（第２図。

期間■）。

■この後、回路電流は直流分カットコンデンサ５→スイ
ッチング索子３ｂ→スイッチング索子３ｃ→遅れ負荷６
の経路に転流する（第２図、期間■）。

■そして、スイッチング素子３　ｂ、３　ｃをオフとす
ると（第２図、時刻ｔ、）１回路電流は、直流分カット
コンデンサ５→寄生ダイオード４ａ−＋電源１→寄生ダ
イオード４ｄ→遅れ負荷６の経路で転流する。この転流
が行われている間にスイッチング素子３ａ、３ｄをオン
としておぎのに戻る（第２図１期間■）。

このように、■〜■の動作を繰返すことにより、遅れ負
荷２に交流電力が供給される。

次に、各スイッチング素子群を構成する各スイッチング
素子のオン−オフのスイッチングタイミングがずれ、一
方が早くオフした場合の動作を説明する。

まず、スイッチング素子３ａ、３ｄがオン状態にあり、
スイッチング素子３ｄが時間Δｔだけ早くオフとなった
場合には（第２図５時刻シ、）、電流は遅れ負荷６を通
った後、寄生ダイオード４ｃを介して流れる。このとき
、オフ状態となったスイッチング索子３ｄには、第１図
のＣＤ間が短絡されているので、即ち寄生ダイオード４
ｃが導通状態にあるので１分圧用コンデンサ２ｂの端子
間電圧が印加されることになる。そして、この端子間電
圧は上述したように、分圧用コンデンサ２ａ。

２ｂで電源電圧Ｅｄを分圧しているので、　Ｅｄ／２と
なる。従って、スイッチング索子３ｄには、耐圧以上の
電圧は印加されないことになる。

また、同様に、スイッチング素子３ａが先にオフとなっ
ても、電流は寄生ダイオード４ｂを介して流れると共に
、スイッチング素子４ａには分圧用コンデンサ２ａの電
圧Ｅｄ／２が印加されるだけで過電圧破壊は生じない。

一方、スイッチング索子３　ｂ、３　ｃがオン状態であ
るときに、スイッチング索子３ｂが先にオフとなった場
合には、遅れ負荷６には寄生ダイオード４ａを介して電
流が流れる。そして、このときスイッチング素子３ｂに
印加される電圧は、第１図のＡＢ間が短絡されているの
で、即ち、寄生ダイオード４ａが導通状態となっている
ため１分圧用コンデンサ２ａの端子間電圧Ｅｄ／２が印
加されることになる。従って、スイッチング索子３ａに
は過電圧破壊は生じない。

同様に、スイッチング素子３ｃが先にオフしたとしても
、電流は寄生ダイオード４ｄを通って流れ、スイッチン
グ素子３Ｃには、Ｅｄ／２Ｌか印加されず過電圧破壊は
生じない。

第３図は本発明の他の実施例を示す回路図であり、同図
では１本発明に係るインバータ回路を三相交流回路に応
用した実施例を示している。この実施例では、直流電源
１に対し１分圧用コンデンサ１２ａ〜１２ｃの直列回路
が接続され、各分圧用コンデンサ１２ａ〜１２ｃのそれ
ぞれには、スイッチング素子１３ａ、１３ｂ、１３ｃ、
１３ｄ及び１３ｅ、１３ｆの各直列回路が並列接続され
ている。そして、各スイッチング索子１３ａ〜１３ｆに
は、寄生ダイオード１４８〜１４ｆが逆並列接続されて
いる。

一方、スイッチング素子１３ａｊ３ｂの接続部及び１３
ｅ、１３ｆの接続部は直流分カットコンデンサ１５ａ及
び１５ｂを介して、スイッチング素子１３ｃ、１３ｄの
接続部は直接三相遅れ負荷１６に接続されている（第３
図では負荷１６ａ〜１６ｃが中性点を○としてｙＭ線さ
れている）。

第４図は、上記回路の各部の動作を示す波形図である。

同図（イ）はグランドからの第３図Ｕ、Ｖ。

Ｗ点の電位υＬＩＧ、υＶＧ、υｗａの変化を示してお
り。

同図（ロ）は直流分カットコンデンサ１５ａ、１５ｂに
より直流分がカットされた後の第３図ＯＵ間、０■間、
ＯＷ間の電圧υｕｏ、υｖｏ、υｗｏをそれぞれ示して
おり、同図（ハ）はＵＶの線間電圧υｕｖを例示したも
のである。

この三相回路においても、スイッチング素子の転流時に
スイッチング素子に過電圧が印加されることはない。

なお、上記各実施例では、スイッチング素子としてＭＯ
Ｓ−ＦＥＴを使用したが１本発明は、他のスイッチング
素子（例えばＧＴＯのような自己消弧形素子）について
も適用できる。

また、上記各実施例では、直流電源と複数の分圧用コン
デンサを用いて各スイッチング素子等に所定の直流電圧
を印加することとしたが、本発明はこれに限定されるも
のではなく１例えば、各分圧用コンデンサに代えて所定
直流電源を複数配置し、上記各実施例における直流電源
１を排除するようにしてもよい。

（発明の効果）本発明に係るインバータ回路では、各スイッチング素子
群を構成する複数のスイッチング素子相互の切換タイミ
ングのずれに起因するスイッチング素子の過電圧による
破壊を確実に防止できるので、信頼度の高いインバータ
回路の提供が可能となる。また、従来に比べて耐圧の低
いスイッチング素子を使用できると共に、使用するコン
デンサの数が少なく、インバータ用の変圧器を使用しな
いので、小形かつ低製造コスト、更に横流が発生しない
インバータ回路の提供が可能となる。

【図面の簡単な説明】

第１図は本発明に係るインバータ回路の一実施例を示す
回路図、第２図は第１図に示す回路の各部の動作波形図
、第３図は他の実施例を示す回路図、第４図は第３図に
示す回路の各部の動作波形図、第５図及び第７図は従来
技術を示す回路図、第６図は第５図に示す回路の各部の
動作波形図である。１・・・直流電源。２　ａ　、　２　ｂ　、１２ａ　〜１２ｃｍ分圧用コン
デンサ。３ａ〜３ｄ、１３ａ〜１３ｆ・・・スイッチング素子。４ａ〜４ｄ、１４ａ−１４ｆ−寄生ダイオード。５．１５ａ、１５ｂ・・・直流分カットコンデンサ。６．１６・・・遅れ負荷ｓｌ　図ｓ３図

Claims

【特許請求の範囲】

（１）ダイオードがそれぞれ逆並列接続され、かつ相互
の接続点を負荷に接続する出力端子とする一対のスイッ
チング素子が複数個直列接続されたインバータ回路であ
って、前記一対のスイッチング素子の各両端子を直流電
源の入力端子とし、かつ少なくとも一つの前記出力端子
と負荷との間にコンデンサが接続されたことを特徴とす
るインバータ回路。
（２）一対のスイッチング素子の両端子間に分圧用コン
デンサがそれぞれ接続され、前記一対のスイッチング素
子の直列接続回路の両端子を直流電源の入力端子とした
請求項（１）記載のインバータ回路。