JPH027405A - インダクター及びインダクターを含む複合部品並びにそれらの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １粟上皇肌且分… 本発明は、一般に回路基板等に設置されるものであって
、層状の誘電体の両側に電極膜がパターン形成され、こ
の外側がシールドされているインダクター及び、バンド
パスフィルタ、デュプレクサ等のインダクターを含む複
合部品、並びにそれらの製造方法に関する。

皿米至伎五 上記のうち例えばバンドパスフィルタとして、第１７図
（正面図）、第１８図（底面図）、第１９図（背面図）
に示すように構成されたものがある。これは、焼成して
得た誘電体基板２２０の表面２２０ａ及び裏面２２０ｂ
に夫々左右対称な２つのコの字体の導電パターン２２１
，２２２，２２３．２２４を形成し、表面２２０ａの導
電パターン２２１，２２２にアース用端子２２５．２２
５を、また裏面２２０ｂの導電パターン２２３゜２２４
に外部取り出し用リード端子２２−６．２２６を半田付
けしたのち、リード端子２２５及びアース用端子２２６
の突出部分を除いてこれを絶縁用の樹脂浴中に浸漬して
樹脂膜（図示せず）を形成し、この外側を磁性体（図示
せず）で囲んでシールドを施している。

このシールドは、近くに金属等の導体が存在すると周波
数特性にずれが生じるのを防止するためである。

また、インダクターやインダクターを含む他の複合部品
においても同様にしてシールドが施されている。

Ｖ　＜”°　しよ゛と　るｉ しかしながら、上述のようなシールド構造にあっては、
シールド用の磁性体の透磁率μが周波数特性に依存して
変化するため、高周波領域においては透磁率μの劣化が
起こり、十分なシールド効果が得られなかった。

また、上述のようにして製造した場合には、基板の焼成
、導電パターンの形成、端子の半田付け、樹脂中への浸
漬およびシールドの形成等、種々の製造工程が必要であ
った。そこで、少ない工程で製造すべく、近年ではシー
ルド用の電極層を内部に組み込んだ一体的構造に形成し
て焼成することにより、製造することが望まれているが
、現実的には焼成の際にシールド電極層内部のバンドパ
スフィルタ本体やインダクター本体等にＱの劣化が生じ
、実施できないという問題があった。

本発明はかかる事情に鑑みてなされたものであり、使用
環境の周波数特性に影響されずにシールドが可能である
と共にシールド内部のインダクター等にＱの劣化が生じ
ることがない構成としたインダクター及びインダクター
を含む複合部品並びにそれらの製造方法を提供すること
を目的とする。

ｉ　　　゛　るための 本発明に係るインダクターは、誘電体層を挟んでその両
側に形成されているコイルパターン電極を前記誘電体層
に穿設した貫通孔を通じて電気的に接続した構成のイン
ダクター本体と、このインダクター本体を挟んで両側に
設けてある誘電体からなる一対のシート層と、インダク
ター本体及び前記一対のシート層を挟んで両側に設けて
ある一対のシールド電極層と、インダクター本体、一対
のシート層及び一対のシールド電極層を挟んで両側に設
けてある誘電体又は絶縁体からなる一対の保８ＩＮとを
備え、前記シールド電極層が回路基板等に設けたアース
と非接続状態となるように構成する。

また、インダクターを含む複合部品は、誘電体層を挟ん
で両側にコイルパターンを含む電極を形成してなる複合
部品本体を挟んでその両側に、インダクターの場合と同
様にシート層、シールド電極層、保護層とを備えた構造
とする。

このような構造とすると、好適なものとしてバンドパス
フィルタがある。

また、上述の構造のインダクターについては、誘電体層
を挟んでその両側に形成されているコイルパターン電極
を前記誘電体層に穿設した貫通孔を通じて電気的に接続
した構成のインダクター本体を形成する工程と、誘電体
又は絶縁体からなる保護層、シールド電極層、誘電体か
らなるシート層、前記インダクター本体、誘電体からな
るシート層、シールド層および、誘電体若しくは絶縁体
からなる保護層をこの順に積層してなる積層体を形成す
る工程と、前記積層体を焼成する工程とを行うと製造で
きる。

更に、インダクターを含む複合部品については、誘電体
層を挟んで両側にコイルパターンを含む電極を形成して
なる複合部品本体を作製する工程と、誘電体又は絶縁体
からなる保護層、シールド電極層、誘電体からなるシー
ト層、前記複合部品本体。

誘電体からなるシート層、シールド層および、誘電体若
しくは絶縁体からなる保護層をこの順に積層してなる積
層体を形成する工程と、前記積層体を焼成する工程とを
行うと製造できる。

作−一−−星 本発明のインダクターにあっては、インダクター本体と
シールド電極層との間に、誘電体からなるシート層が介
在しているので、このシート層を厚くすることにより焼
成にて生じるインダクター本体のＱの劣化を防止できる
。また、上記誘電体からなるシート層は主として電界成
分を遮断し、一方、アースされていないシールド電極層
は主として磁界成分を遮断し、これに加えてシールド電
極層の外側に保護層を設けているため、シールド電極層
の透磁率が変化せず、使用環境の周波数に依存しない、
また、このことはインダクターを含む複合部品やバンド
パスフィルタにおいても同様である。

更に、本発明方法によりインダクター、インダクターを
含む複合部品およびバンドパスフィルタを製造する場合
にあっては、各層を積層状態に重ねたのち一体焼成を行
えば製造でき、製造が容易である。

災−胤一皿 第１図は本発明に係るインダクターを示す外観斜視図、
第２図は第１図の■−■線による断面図である。このイ
ンダクターは、図示の如く複数の層を積層して直方体形
状となっており、最下層の２と最上層の８は、誘電体又
は絶縁体からなる厚さが２０〜５０μｍのシート状をし
た保護層である。その内側の３と７は、シールド電極層
、４と６は誘電体からなる厚さ１〜１．５ｍｍのシート
層、中央部の５は例えばＢａＯ−３ｉＯ□−ＺｒＯ□系
誘電体からなる厚さが２０〜５０μｍであるシート状の
誘電体層５１，５２，５３．５４，５５゜５６を６枚重
ね、これらの間に電極膜がパターン形成されてなるイン
ダクター本体である。また、図中１１は入力端子、１２
は出力端子である。

上記インダクター本体５は、第３図に示すように、上か
ら５つの誘電体層５１．・・・、５５の下面に順次Ｃ形
の電極膜パターン５１ａ、・・・　５５ａが向きを逆に
して交互に形成されている。この電極膜パターン５１ａ
等は、最上の誘電体層５１に形成しである電極■タパタ
ーン５１ａの一端側（図中左側）に設けた入力端子片Ａ
とは左右方向に順次位置を変えて誘電体層５２．・・・
、５５に貫通させて設けたパイヤホール５２ｂ、・・・
、５５ｂに！電材（図示せず）を充填して上下の電極膜
バターン５１ａ等の端部が接続され、前記入力端子片Ａ
から誘電体層５５に設けた出力端子片Ｂまでが一体的に
繋がった螺線状のコイルとなされである。

なお、５７は充填した導電材と、接続すべき下側の電極
膜パターンとを確実に接続するための接合用電極である
。また、前記入力端子片Ａおよび出力端子Ｂとは誘電体
層５１等の端面に露出させてあり、インダクターの左右
端部に形成した入力端子１１及び出力端子１２と接続さ
れている。

次に、かかる構造のインダクターの製造方法について説
明する。先ず、６つの誘電体Ｎ５１．・・・５６を用意
し、これらに所定の導電パターン５１ａ等を形成すると
共に、パイヤホール５２ｂ等。

接合用電極５７．入力端子片Ａおよび出力端子片Ｂを形
成し、バイ中水−ル５２ｂ等内に導電材を充填して６つ
の誘電体Ｎ５１等を重ねる。

このようにして作製されたインダクター本体５を挟んで
両側に、第２図に示したように、シート層４．６と、シ
ールド電極層３，７と、保護層２゜８を順次積層する。

その後、インダクター側面に露出するように予め形成し
である入力端子片Ａおよび出力端子片Ｂの存在する側面
部分に夫々入力端子１１と出力端子１２を形成する。こ
れにより、入力端子１１は入力端子片Ａと、また、出力
端子１２は出力端子片Ｂと夫々接続される。

そして、この状態のものを所定温度に保持した焼成炉内
に装入して焼成する。すると、上記構造のインダクター
が製造される。なお、この実施例ではアース端子を設け
ていないが、仮にアース端子を設けたとしてもシールド
電極膜３．７とは非接続となしておく。また、上記シー
ルド電極層３゜７については、第４図に示すように、こ
れを挟んで上下にある保護層２等の大きさよりも若干小
さく形成すると共に、・中央部に多数個（この例では４
個）の貫通孔３ｂ、（又は７ｂ）を形成し、上下層の密
着性を向上させるようにしておくのが好ましい。

このようにして製造されたインダクターにおいては、各
層を積層してなる積層体を形成し、これを焼成して形成
するので、異種の製造技術の数を少なくでき、これによ
りインダクターを容易に製造することが可能となり、ま
た人・出力端子が外部に露出させて設けられているので
、回路基板等に表面実装をすることができる。また、イ
ンダクター本体５とシールド電極層３．７との間に誘電
体からなるシート層４．６が設けられているので、一体
的構造に形成したのち焼成を行ってもインダクター本体
５のＱが劣化することを防止できる。

また、上記誘電体からなるシート層４．６は主として電
界成分を遮断し、一方、上述のごとくにアースされてい
ないシールド電極膜３．７は主として磁界成分を遮断し
、これに加えてシールド電極Ｎ３，７の外側に保護層２
．８が形成されているため、金属等の導体がインダクタ
ーに近づいてもシールド電極膜３．７の透磁率が変化せ
ず、周波数特性にずれが生じることがない、なお、この
実施例では電極膜パターン５１ａ、・・・、５５ａをＣ
形に形成しているが、これに限らすコの字形に形成して
もよい。

次いで、本発明をバンドパスフィルタに適用した場合に
ついて説明する。第５図は本発明に係るバンドパスフィ
ルタを示す外観斜視図、第６図は第５図の■−■線によ
る断面図（正面図）、第７図は第６図の■−■線による
断面図（平面図）である。゛このバンドパスフィルタは
、第６図に示す如く複数の層を積層した直方体形状をな
し、最下層側から順に、誘電体又は絶縁体からなり、厚
さが２０〜５０μｍであるシート状の保護層２１、シー
ルド電極［２２、誘電体からなる厚さ１〜１゜５ｍｍの
シート層２３、銅等の導電材料からなる裏電極膜２４，
３４、例えばＢａＯ５ｉＯｚ−ＺｒＯｚ系誘電体からな
り、厚さが２０〜５０μｍであるシート状の誘電体層２
５、銅等の導電材料からなる表電極膜２６，３６、誘電
体からなる厚さ１〜１．５ｎ＋ｍのシート層２７、シー
ルド電極層２８及び、誘電体又は絶縁体からなり、厚さ
が２０〜５０μｍであるシート状の保護１２９が設けら
れている。

第７図の左側に位置する上記表電極膜２６（実線）と裏
電極１１Ｍ２４（破線）とは２つのコンデンサ電極パタ
ーン６１ａ、６２ａ、４１ａ、４２ａを１つのコイルパ
ターン６３ａ、４３ａで接続したもので、平面視コの字
パターン形状をしている。

前記コンデンサ電極パターン６１ａと４１ａ、及び６２
ａと４２ａは夫々誘電体層２５の表裏両面において対向
しており、誘電体層２５の誘電率、厚さ、コンデンサ電
極の対向面積によって決まる容量のコンデンサＣＩ、Ｃ
２を形成している。−方、コイルパターン５３ａ、４３
ａは、夫々誘電体ｊＷ２５の表裏各面において２つのコ
ンデンサ電極パターン６１ａと６２ａ、４１ａと４２ａ
を接続する状態で形成されている。各コイルパターン６
３ａ、４３ａは高周波的にはコイルを形成するのでその
インダクタンスをＬｌ、Ｌ２とすると、表電極膜２６．
裏電極膜２４及びその間の誘電体Ｆｆ２５は第８図に示
すように第１のコンデンサＣ１の両側にコイルＬＬ、Ｌ
２を直列接続したＬＣ回路に第２のコンデンサＣ２を並
列接続した等価回路であられされる共振器Ｑ１を構成す
る。なお、この等価回路は第１７図に示す従来品の場合
も同様である。

また、前記裏電極膜２４及び表電極膜２６は共にバンド
パスフィルタの一側面に達する舌片２４ａ、２６ａを有
し、この舌片２４ａ、２６ａの露出した部分はこれより
も下の側面部分とこれに続く底面部分に夫々上字状に形
成した銀等の導電材料からなるリード用の端子電極膜３
０．３１（第５図参照）と電気的に接続されている。こ
の端子電極膜３０．３１は夫々相互にかつ他の層に対し
ても電気的に絶縁されて形成しである。

一方、第７図の右側に位置する上記表電極膜３６（実線
）と裏電極膜３４（破線）とは２つのコンデンサ電極パ
ターン６１ｂ、６２ｂ、４１ｂ。

４２ｂを１つのコイルパターン６３ｂ、４３ｂで接続し
たもので、前記表電極膜２６と裏電極膜２４の場合とは
左右対称な平面視コの字パターン形状をしている。前記
コンデンサ電極パターン６１ｂと４１ｂ、及び６２ｂと
４２ｂは夫々誘電体層２５の表裏両面において対向して
おり、誘電体層２５の誘電率、厚さ、コンデンサ電極の
対向面積によって決まる容量のコンデンサＣ３，Ｃ４を
形成している。一方、コイルパターン６３ｂ、４３ｂは
、夫々誘電体層２５の表裏各面において２つのコンデン
サ電極パターン６１ｂと６２ｂ、４１ｂと４２ｂを接続
する状態で形成されている。各コイルパターン６３ｂ、
４３ｂは高周波的にはコイルを形成するのでそのインダ
クタンスをＬ３゜Ｌ４とすると、表電極膜３６．裏電極
膜３４及びその間の誘電体層２５は上記左側同様に第８
図に示すように第１のコンデンサＣ３の両側゛にコイル
Ｌ３．Ｌ４を直列接続したＬＣ回路に第２のコンデンサ
Ｃ４を並列接続した等価回路であられされる共振器Ｑ２
を構成する。

そして、上述の等価回路を持つ共振器Ｑｌ、Ｑ２が、第
７図に示しているように２つのコイルパターン６３ａ、
６３ｂを間隔ｄに接近させた状態であるので、２つのコ
イルパターン６３ａ、６３ｂが磁気結合を生じ、第９図
に示す如き等価回路をもつバンドパスフィルタを構成す
る０図中、Ｍは２つのコイルパターン６３ａ、６３ｂ間
の４１１気的結合度をあられす相互インダクタンス、Ｌ
３０゜Ｌ３１はリード用の端子電極膜３０．３１のもつ
インダクタンスである。尚、上記２つの共振器Ｑ１、Ｃ
２は誘電体層２５を用いている関係上、磁気的結合だけ
でなく容量的結合も行われている。

図中、Ｃ８はその結合容量を模式的に示している。

このような構造からなるバンドパスフィルタ本体の外側
に設けたシールド電極膜２２．２８は、前述のインダク
ターの場合と同様にアースしない状態とする。

かかる構造のバンドパスフィルタの製造方法につき次に
説明する。まず、保護層２１、シート層２３．２７、誘
電体層２５を用意し、保護層２１の表面に例えば銅等の
導電材料からなるペーストをスクリーン印刷又は塗布す
ることにより、一部を保護層２１の端面に露出するよう
にシールド電極層２２を形成し、またシート層２３の表
面に同様の方法で上記舌片２４ａ、３４ａを存し、左右
対称に形成した２つのコの字パターンの裏面電極膜２４
．３４を形成し、また誘電体層２５の表面に同様の方法
で上記舌片２６ａ、３６ａを有し、左右対称に形成した
２つのコの字パターンの表面電極膜２６．３６を形成し
、さらにシート層２７の表面に同様にして、一部をシー
ト１２７の端面に露出させてシールド電極層２８を形成
し、これらを保護層２９とともに重ね合わせたのち圧着
して積層体を形成し、この積層体における前記舌片２４
　ａ、　　３４　ａ、　２６　ａ、　　３６　ａの露出
部分とこれよりも下の側面及びこれに続く底面に、例え
ば銅あるいは銀等の導電材料からなるペーストを印刷し
て端子電極膜３０，３１，３２．　３３を形成すると共
に、シールド電極層２２．２８の一部が露出した側面部
分に銅あるいは銀等の導電材からなるアース端子膜４３
を形成したのち、これをたとえば１０００℃で２時間焼
成する。

このようにして製造されたバンドパスフィルタにおいて
は、各層を積層してなる積層体を形成し、これを焼成し
て形成するので、異種の製造技術の数を少なくでき、こ
れによりバンドパスフィルタを容易に製造することが可
能となり、また人・出力端子が外部に露出させて設けら
れているので、回路基板等に表面実装をすることができ
る。また、バンドパスフィルタ本体とシールド電極ｊｉ
２２゜２８との間に誘電体からなるシート層２３．２７
が設けられているので、一体的構造に形成したのち焼成
を行フてもバンドパスフィルタ本体のＱが劣化すること
を防止できる。また、バンドパスフィルタ本体の外側の
誘電体シート層２３．２７は主として電界成分を遮断し
、更に外側にあるシールド電極層２２．２８は主として
磁界成分を遮断し、これに加えてシールド電極層２２．
２８の外側に保護層２１．２９が形成されているため、
金属等の導体がバンドパスフィルタに近づいてもシール
ド電極層２２．２８の透磁率が変化せず、周波数特性に
ずれが生じることがない。

なお、シールド電極２２．２Ｂ、裏面電極膜２４．３４
表面電極膜２６．３６の形成される位置は上述したもの
に限定されることはなく、たとえばシールド電極２２を
保ｆｆ１ｌＪ２１の表面ではなく、シート層２３の裏面
に形成するようにしてもよい。

このようにして製造したバンドパスフィルタにあっては
、端子電極膜３０，３１．３２．３３が外部に露出させ
て膜状に形成しであるので、これらを回路基板に合わせ
てバンドパスフィルタを置くだけで、容易に表面実装が
行えることとなる。

なお、圧着については本発明の必須要件ではない、更に
、表電極膜２６．３６、裏電極膜２４゜３４及びシール
ド電極Ｊｉ２２．２８を除く上記５つの各層夫々につい
ては、１枚のシート材で構成させても或いは同一材質か
らなる２枚以上のシート材を重ねて構成させてもよい。

前記バンドパスフィルタ本体の上下位置、つまり外部か
らの磁界や外部に存在する導体から影響を受けやすい方
向位置には夫々シート［２’７．２３を介してシールド
電極ＩＪ２８．２２が配されている。このためバンドパ
スフィルタ本体はこのシールド電極１Ｊ２８．２２によ
り有効にシールドされており、また、シート層２７．２
３の両方又はいずれか一方の厚みを変えることにより、
つまり１枚のシート材の厚みを変えるか或いはシート層
２７．２３を構成する複数のシート材の枚数を増減する
ことにより、バンドパスフィルタの周波数特性を調整す
ることが可能である。例えばシート層２７側の厚みを変
えて周波数特性の調整を行なう場合につき以下に説明す
る。

先ず、中心周波数が所望の値より高い場合には、シート
層２７を厚くする。これによりバンドパスフィルタ本体
がシールド電極層２８から離隔するので中心周波数が低
下する。これによって第１１図（周波数特性曲線）に示
す如く曲線１から曲線３に周波数特性の調整を行なうこ
とができる。

逆に、中心周波数が所望の値より低い場合には、シート
層２７を薄くする。これにより上記の場合とは反対に、
シールド電極層がバンドパスフィルタ本体に接近するた
め、曲線１が曲線２の状態に変わり中心周波数が高くな
る。

また、上述のシートＮ２７及び２３は夫々厚さを均一に
することが可能であり、このためシールド電極Ｊ’５２
８，２２と、表・裏電極膜２６．８６．２４．３４とを
平行にでき、間隔も例えば１鵬以上で一定にすることが
できる。これにより、シールドを施したバンドパスフィ
ルタの電気的特性の劣化を抑制できる。

なお、上記実施例では表電極膜２６．３６、裏電極膜２
４．３４及びシールド電極層２２．２８を印刷又は塗布
により形成しているが、本発明はこれに限らず、表電極
膜２６，３６、裏電極膜２４．３４及びシールド電極層
２２．２８用に導電材料からなるシート材を夫々用意し
、９つのシート材を重ね合わせるようにしても、或いは
表電極膜２６，３６、裏電極膜２４．３４及びシールド
電極層２２．２８の１つ以上に導電材料からなるシート
材を用意し、印刷又は塗布を行なうことと併用して各シ
ート材を重ね合わせるようにしてもよい。

また、保護層２１，２９、シート層２３．２７、誘電体
層２５をそれぞれ、１枚のシート材によって構成するか
、それとも複数のシート材を積層することによって構成
するかは任意であり、適宜選択することができる。

第１１図は本発明に係るデュプレクサを示す外観斜視図
であり、第１２図は第１１図におけるＸｎ−Ｘｎ線によ
る断面図である（第６図と同一部分には同一符号を付し
ている。）。このデュプレクサは、積層する層の数、材
質等は上述のバンドパスフィルタと同様であるが、第１
２図に示すように積層体中央部の誘電体層２５を挟んで
両側に形成した表電極膜８０ａ、裏電極膜８０ｂの形状
が異ならせである。表電極膜８０ａ、裏電極膜８０ｂは
夫々、第１３図の実線と破線にて示すようになっており
、第１４図の等価回路で表されるデュプレクサ本体を構
成する形状となっている。即ち、低入力端子片Ｃから順
に説明すると、端子片Ｃに繋がる上側の表電極膜８０ａ
と、誘電体Ｎ２５の右側に設けた貫通孔２５ａに充填し
た導電材２５ｂにて下側の裏電極膜８０ｂとが接続され
、上下又は斜めに対向してなる部分が、コンデンサＣ１
ｌとコイルＬｌｌとが並列となった回路を構成する。そ
して、この回路より先は、表電極膜８０ａと裏電極膜８
０ｂとが対向してなるコンデンサＣ１２を経て共通出力
端子片Ｅに繋がる。共通出力端子片Ｅの高入力端子片り
側は、上側の表電極膜８０ａと、誘電体Ｆ！２５の中央
部に設けた貫通孔２５ｃに充填した導電材２５ｄにて下
側の裏電極膜８０ｂとが接続されてなるコイルＬ１２に
繋がっている。このＬ１２を構成する下側の裏電極膜８
０ｂの先は、途中で２つに分岐しており、一方が誘電体
層２５の左側に設けた貫通孔２５ｅに充填した導電材２
５ｆを介して上側の表電極膜８０ａに接続され、高入力
端子片りに繋がっている。他方の先は、下側の裏電極膜
８０ｂのみからなるコイルＬ１４と、この先で上側の表
電極膜８０ａと対向してなるコンデンサＣ１３を経て高
入力端子片りに繋がっている。

かかる構造のデュプレクサ本体の前記低入力端子片Ｃ９
高入力端子片り及び共通出力端子片Ｅは、誘電体層２５
の端面に露出させてあり、低入力端子片Ｃ１高入力端子
片りについては第１１図に示すデュプレクサの前面とこ
れに繋がる底面とにわたってＬ字状に形成した低入力端
子８１．高入力端子８２に接続され、共通出力端子片Ｅ
は、デュプレクサの背面とこれに繋がる底面とにわたっ
てＬ字状に形成した共通出力端子８３に接続されている
。なお、上述のデュプレクサ本体の外側に設けたシール
ド電極層２２．２８については、前同様にアースしない
状態とする。

よって、このデュプレクサにおいても、同様の作用があ
る。

なお、上述したインダクターの場合、中央部に位置する
誘電体層の両側にシールド電極層を形成し、これにより
内部をシールドしているが、本発明はこれに限らず、第
１５図に示すようにこのシールド電極層３．７の他に更
に、入力端子１１゜出力端子１２が形成されていないイ
ンダクター側面（２面）にもシールド電極膜３′　（破
線にて示す）を形成するようにしてもよい。このように
すると、よりシールドが確実なものにすることができる
利点がある。このことは、上述したバンドパスフィルタ
等のインダクターを含む複合部品について適用しても同
じ効果が得られる。

また、上述のインダクターの処で第４図を用いて説明し
たように、シールド電極層には多数の貫通孔を設けてい
るが、本発明はこれに代えて、第１６図（ａ）、（ｂ）
に示すように１つのシールド電極層３（７）を２分割ま
たは４分割等し、これらを離隔して上下層、例えば保護
Ｎ２等にて挟むようにしてもよい。このことは、バンド
パスフィルタ、デュプレクサ等にも適用するのが好まし
い。

発３Ｆと豆果 以上詳述した如く本発明による場合には、各層を積層し
てなる積層体を形成し、これを焼成して形成するので、
異種の製造技術の数を少なくでき、これによりインダク
ター、インダクターを含む複合部品を容易に製造するこ
とが可能となり、また、インダクター本体、複合部品本
体を挟んで両側に設けた誘電体からなるシート層が主と
して電界成分を遮断し、更に外側にアースせずに設けた
シールド電極層が主として磁界成分を遮断し、これに加
えてシールド電極層の外側に保護層を設けてあるため、
金属等の導体が近づいてもシールド電極層の透磁率が変
化せず、周波数特性にずれが生じることがない。更に、
インダクター本体、複合部品本体とシールド電極層との
間にシート層が設けられているので、本体部分のＱの劣
化を防止でき、また、このシート層の厚さを変えること
により周波数特性の調整をすることが可能となる等、優
れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るインダクターを示す外観斜視図、
第２図は第１図の■−■線による断面図、第３図は本発
明に係るインダクター内部のインダクター本体部分を示
す分解斜視図、第４図は本発明に用い、るのに好適なシ
ールド電極膜を示す斜視図、第５図は本発明に係るバン
ドパスフィルタを示す外観斜視図、第６図は第５図のＶ
Ｉ−ＶＩ線による断面図、第７図は第６図の■−■線に
よる断面図（正面図）、第８図はそのバンドパスフィル
タの共振器部分に関する等価回路図、第９図はそのバン
ドパスフィルタ本体に関する等価回路図、第１０図はそ
のバンドパスフィルタの周波数特性曲線を示すグラフ、
第１１図は本発明に係るデュプレクサを示す外観斜視図
、第１２図はその縦断面図、第１３図はそのデュプレク
サ本体部分の回路を示す平面図、第１４図はそのデュプ
レクサ本体の等価回路図、第１５図は本発明を適用した
他のインダクター例を示す外観斜視図、第１６図は本発
明に用いるのに好適な他のシールド電極膜を示す斜視図
、第１７図は従来品を示す正面図、第１８図はその底面
図、第１９図はその背面図である。 第１図 ２、　８．　２１．　２９・・・保護層、３，７，２２
゜２８・・・シールド電極層、４，６，２３．２７・・
・シト層、２４，３４，８０ｂ・・・裏電極膜、２５゜
５１．５２．５３，５４，５５．５６・・・誘電体層、
５１ａ、５２ａ、５３ａ、５４ａ、５５ａ、５６ａ・・
・導電パターン、２６，３６．８０ａ・・・表電極膜。 特許出願人　株式会社　村田製作所 Ａ 第３図 第４ 図 第８ 図 第９ 図 第１３図 第１４図 第１５図 第１６図 ３（′υ 第１８図 第１９図

Claims (5)

【特許請求の範囲】
1. （１）回路基板等に設置されるインダクターにおいて、
   誘電体層を挟んでその両側に形成されているコイルパタ
   ーン電極を前記誘電体層に穿設した貫通孔を通じて電気
   的に接続した構成のインダクター本体と、 このインダクター本体を挟んで両側に設けてある誘電体
   からなる一対のシート層と、 インダクター本体及び前記一対のシート層を挟んで両側
   に設けてある一対のシールド電極層と、インダクター本
   体，一対のシート層及び一対のシールド電極層を挟んで
   両側に設けてある誘電体又は絶縁体からなる一対の保護
   層と を具備し、シールド電極層が前記回路基板等に設けたア
   ースと非接続状態となるよう構成してあることを特徴と
   するインダクター。
2. （２）回路基板等に設置される、インダクターを含む複
   合部品において、 誘電体層を挟んで両側にコイルパターンを含む電極を形
   成してなる複合部品本体と、 この複合部品本体を挟んで両側に設けてある誘電体から
   なる一対のシート層と、 複合部品本体及び前記一対のシート層を挟んで両側に設
   けてある一対のシールド電極層と、複合部品本体，一対
   のシート層及び一対のシールド電極層を挟んで両側に設
   けてある誘電体又は絶縁体からなる一対の保護層と、 を具備し、シールド電極層が前記回路基板等に設けたア
   ースと非接続状態となるよう構成してあることを特徴と
   するインダクターを含む複合部品。
3. （３）前記複合部品本体がバンドパスフィルタ本体であ
   ることを特徴とする請求項２記載のインダクターを含む
   複合部品。
4. （４）インダクターを製造する方法において、誘電体層
   を挟んでその両側に形成されているコイルパターン電極
   を前記誘電体層に穿設した貫通孔を通じて電気的に接続
   した構成のインダクター本体を形成する工程と、 誘電体又は絶縁体からなる保護層，シールド電極層，誘
   電体からなるシート層，前記インダクター本体，誘電体
   からなるシート層，シールド層および、誘電体若しくは
   絶縁体からなる保護層をこの順に積層してなる積層体を
   形成する工程と、前記積層体を焼成する工程と を含むことを特徴とするインダクターの製造方法。
5. （５）インダクターを含む複合部品を製造する方法にお
   いて、 誘電体層を挟んで両側にコイルパターンを含む電極膜を
   形成してなる複合部品本体を作製する工程と、 誘電体又は絶縁体からなる保護層，シールド電極層，誘
   電体からなるシート層，前記複合部品本体，誘電体から
   なるシート層，シールド層および、誘電体若しくは絶縁
   体からなる保護層をこの順に積層してなる積層体を形成
   する工程と、 前記積層体を焼成する工程と を含むことを特徴とするインダクターを含む複合部品の
   製造方法。