JPH0273781A - 標本化周波数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は標本化周波数変換装置に関する。

（ロ）従来の技術 例えば、ＮＴＳＣ方式等のカラーテレビジョン信号をデ
ジタル処理する映像機器が開発されている。映像信号の
デジタル処理では標本化周波数が３ｆｓｃとか４ｆｓｃ
の周波数に選ばれることが悴通爪ある（ｆｓｃは色副搬
送波周波数）。

ところで、異なった標本化周波数を採用する機器間でデ
ータをやりとりする場合、入力又は出力データの標本化
周波数を変換する必要がある。

２つの標本化周波数が２つの整数比で表わせる場合、例
えば標本化周波数が４ｆｓｃと３Ｅｓｃの場合には、比
較的簡単な構成で標本化周波数の変換が実現できること
が知られている（昭和５４年３月、電子通信学会総合全
国大会予稿集、発表番号１０８０　ｒＮＴＳＣＮＴＳＣ
方式周波数デジタル変換の一方式」）。

すなわち、第６図に示した様に、４Ｆｓｃ→３ｒｓｃの
変換を行なう場合には最小公倍数の１２ｆｓｃで動作す
る補間フィルタ（１）（２）（３）を利用して実行する
ことができる。

この変換について更に詳しく説明する。４ｆｓＣにより
標本化されたデータＱｉ（・・・Ｑ−１ｉＱ、、Ｑｌ・
・・）と３ｆｓｃにより標本化されたデータＰＪ　　（
、Ｐ−＋、Ｐｏ、＋３．−）との間には第７図の如き特
定の位相関係にあり、この位相関係より次の式が成立す
ることが知られている。

な変換が行なえるが実際には無理なので、要求される精
度との関係で、例えば２５次のフィルタを用いる。この
とき（１）式は次の様になる。

ここでに、　　ｌは整数、Ｓ　３ｊ＋４、Ｓａｔ、Ｓ　
１１−１は周波数＋２ｆｓｃで動作する帯域ωの理想低
域フィルタのインパルス応答データである。

すなノつち、式（１）によれば、１２ｆｓｃで動作する
補間フィルタを３種のフィルタ（１）（２）（３）（夫
々Ｓ　ＩＮ＋１＋　　Ｓ□＊５Ｉｊ−１をインパルス応
答とする。）に分割でき、３つのフィルタを３ｆｓｃの
クロックで選択することにより変換が実現できる。

（１）式の様に、無限回の加算を行なえば理想的Ｐ　Ｋ
　＝　Σ　　Ｓ　　　　Ｑ　　　」ｔ＝−２ （２）式を行列式に変換すると次の様になる。

以下余白 この式から明らかな様にフィルタ（１）（２）（３）は
［Ｓ−、、〜　Ｓ　１゜コ　、　　［Ｓ−、＋〜　Ｓ　
１．］　、　　［Ｓ−１゜〜Ｓ、、１．のＦＩＲ（有限
インパルス応答）フィルタで構成することができる。

（・・）発明が解決しようとする課題 しかしながら、以Ｉ−の様に簡略化された構成でら、ま
だ複雑であり史に構成を簡＋１ｔにすることが望ましい
。

（ニ）課題を解決するための手段 本発明では整数比ｍａｎで表わされる２つの標本化周波
数ｆｍとｆｎの間でｆｍ→ｆｎの変換を行なうときには
ｎ個のＦＩＲフィルタが補間フィルタとして必要である
が、この補間フィルタは乗算係数を除いて構成が同じで
あるので補間フィルタを１つにまとめて各乗算器におけ
る乗算係数をｒｎの周期で所定の関係を保って順次切換
える。

又、変換前の標本化周波数と変換後の標本化周波数の周
波数比がｍ−ｎｒｎ＝２ｆｆｉ＋１　（ｊ！は整数）の
場合には乗算係数に対称性があるので、この対称性を利
用し、乗算回数を減らすことができる。

すなｊっち、共通の構成としてＫ（Ｋは奇数）個の乗算
器が必要な場合（Ｋ＋１１．”２個の乗算器を設け、　
Ｉ　（Ｋ＋１）／２１−１個の乗算結果のｊ）ｏ　’Ｑ
が終了している時点でデータの順序を逆にし、後段の加
算器に供給する。

（１）作　用 すなｊつち、本シ石明によれば、乗算の係数を変換後の
標本化周波数で順次切換えることにより、複数必要であ
った補間フィルタを１個にすることができる。

史に、標本化周波数の比が特定の場合においては補間フ
ィルタ内にデータの順１’（−を逆転する手段を設ける
ことにより、乗り器の個数を減らすことができる。

（へ）実施例 以下、図面に従い本発明の詳細な説明する。

まず、第１の実施例につき、第１図、第２図に従い説明
する。この実施例は４ｆｓｃの信号でサンプリングされ
た映像信号データを３ｆｓｃの標本化周波数のデータに
変換するものである。そして、先の（３）式で表わされ
る構成を実現したものである。

（３）式を２演算子を用いて変換すると次の様になる。

ｔこだし、Ｚ−１は１２ｆｓｃの１クロック分の遅延で
ある。

以下余白 この式を展開し、変杉すると Ｚ−’Ｐ＝　［ｆＳｌｌＺ−’＋Ｓ−、Ｚ−’＋Ｓ−５
）ｚ−”＋　（Ｓ、Ｚ−’＋Ｓ、Ｚ−’＋Ｓ＋Ｚ−”＋
５．）Ｚ−目＋（Ｓ、ｏＺ−’）］　ＱＺ−’Ｐ＝　　
［ｆｓ−ｔｔＺ−’＋Ｓ、）Ｚ−”＋　　（ｓ−ａｚ−
’＋ｓ−＋ｚ−’＋ｓｏｚす＋ｓ、）ｚ−”＋　　（ｓ
、ｚ”’＋ｓ、ｚ−’＋Ｓ４．）　コ　Ｑ　　　　　　
　　　　　　　　　　　　　（６）Ｐ＝　　［（Ｓ−、
、Ｚ−’＋Ｓ−、Ｚ−’＋Ｓ−、Ｚ−’＋５）Ｚ−”＋
　　（ＳｔＺす＋Ｓ　＋　Ｚ　−’　＋　Ｓ　＠Ｚ−’
＋Ｓ＋＋）Ｚ−目］　Ｑ　　−（７）Ｌ二σ−三一二一
」 一二＝＝；−−−］ ＬニΣ−）−二二」 となり、ｚ−９、Ｚ−、Ｚ−’、１とＺ−”、Ｚ−１１
の組み合わせで実現できる。

そして、第１図の構成ではこれらの所定の遅延積を実現
する遅延素子と演算を行なう乗算器と、加算器を備えて
いる。

第１図において、（５）は４　ｆｓｃ周期のデジタルデ
ータの入力端子、（６）〜（１８）はラッチ回路、（１
９）〜（２９）は乗算回路、（３０）〜（４０）は加算
回路、（４１）は係数制御回路、（４２）は３ｆｓｃ周
明のデジタルデータの出力端ｆである。

ラッチ回路（６）〜（８）では４ｒｓｃのクロック信号
がクロックとされ、う・ｌ子回路（９）〜（１２）では
ｒＳｃのクロ！り信号がクロックとされ、ラッチ回路（
１３）〜（１８）では３ｒｓｃのクロック信号がクロッ
クとされている。尚、この１ｆｓｃ、３ｆｓｃ、Ｉ’ｓ
ｃの信号は所定の同期関係にある。

ラッチ回路（６）〜（１８）は夫々１クロック分の遅延
回路として動（１＝する。そこでラッチ回路（６）〜（
８）は夫々ｚ−”に、う／子回路（１３）〜（１５）　
（及びう・／子回路（１６）〜（１８））は２−＋＋に
対応する。

係数制御回路には、ランチ回路（１３）〜（１８）に供
給さｔＬでいるのと同じ３ｆｓｃクロツク信号が付与さ
れている。そして、係数制御回路からは乗算器（１９）
〜（２９）に供給される係数ａ０〜α１゜が出力される
。そして、この係数は３ｆｓｃクロツク信号の周期で順
次切換えられている。

加′ｌＬ器（３１）〜（４０）では乗算器やラッチ回路
の出力を加算して出力する。

ラッチ回路（９）〜（１２）により、４つのデータがパ
ラレルに出力される。これは乗算係数切換のｌ／４１明
期間の間、４つのデータを保持しなければならないから
である。

そして、第２図（ａ）の々口きデータＱｎが入力される
と遅延、パラレル変換されて、（ｅ）（ｆ）（ｇ）（ｈ
）の様な出力となる。

まずはじめの（１，ｚ′３ｆｓｃ）ｙＪＩ間にはα。、
ａ４、α、の係数としてはＳ−３、Ｓ−８、Ｓ−＋＋が
供給さノｔ、ランチ回路（＋３）へは（Ｓ−ｚＱ、＋５
−ｓＱ、　＋　Ｓ　−＋　Ｑ　、）なるデータが供給さ
れる。次の（１／３ｆｓｃ）Ｍ間では係数としてＳ−、
、Ｓ−＋２．０が出力され、ランチ回路（１３）に（Ｓ
−１□Ｑ　＋＋　Ｓ、Ｑ、）のデータが供給される。Ｉ
？を後の（１／３１’５ｃ）ＵＩ間では係数が全てＯで
あり、データＯがランチ回路（１３）に与えられる。そ
して、ラッチ回路（１３）（１４）（１５）により（１
／　ｆ　ｓ　ｃ　）開開遅延されて加算５（３３）に出
力される。

係数ａ、〜α、。についても同様に制御され最終的には
（Ｖ）に示した様な変換出力が得られる。

第３図は２ｆｓｃから３ｆｓｃへの変換を行なう構成で
ある。この場合は１３次の補間フィルタが構成されてい
る。２（ｓｃ→３ｆｓｃの変換の場合には次の式が成ｑ
する。

次数を１３に限定して、Ｚ演算子を用い、マトフ１クス
で表わすと、次の様になる。

ただし、Ｚ−’は２ｒｓｃと３ｆｓｃの最小公（ｇ数６
ｆ’ｓｃの１周期の遅延を示す。

そして、この式を（１、ｙ”　ｒ　ｓ　ｃ　）期間に対
応するＺ−゛を単位として変形すると次の様になる。

Ｚ−’Ｐ＝　［５−ｔＺ−１１＋　（’、、Ｚ−”＋Ｓ
、Ｚ−’＋Ｓ、Ｚ−リＱ　−（Ｈ）　＞ Ｚ−’Ｉ）＝　［Ｓ−４Ｚ−”＋ｓ−、ｚ−’＋５ｏ）
ｚ十Ｓ　、Ｚ　−’＋　Ｓ　ｓ］　Ｑ−（１１）Ｐ＝　
［（５−ｈＺ−”＋　５−ｔ）Ｚ−’＋Ｓ＋２−’＋　
Ｓ　、］　Ｑ　　　　　□−□１ｚ＞つまり、ｚ−１１
とＺ−１１，Ｚ−６の組み合わせにより表現できる。

第３図ではラッチ回路（４５）〜（５３）、乗算器（５
４）〜（５８）、加′Ｉ：ｉ、器（５９）〜（６２）、
係数制御回路（６３）から補間フィルタが［ｈ成されて
おり、第１図の場合と同様な構成動作である。つまり、
２ｆｓｃのクロック信号が供給されるラッチ回路（４５
）でＺ−１の遅延を与え、更にｆｓｃのクロック信号が
供給されるラッチ回路（４６）（４７）で直並列変換し
ている。

そして、３ｆｓｃのクロック信号が供給されるラッチ回
路（４８）（・１９）（５（１）と（５１）（５２）（
５３）でＺ−’の遅延がり−えられる。

さて、インパルス応答は一般に８０に対して対称である
。すなわち Ｓ　−に＝　Ｓ　ｘ　　　　　　　　　　　　　　１３
）二のため、変換後の標本化周波数が（２ｉ＋１１ｒｓ
ｅｃ１！は整数）で表わせる場合には、インパルス応答
の行列がＳ。を中心に対称となる（式（９）参照）。

この対称性を利用することにより、第３図における乗１
７５の数を減らすことができる。すなわち、式（９）の
インパルス応答のマトリ７クスは次の様にどき換えられ
る。

α　ＯＵ＋　　　’Ｉｔ　　　ａｌ　　　α　Ｏこの式
より、α、の乗算の前（又は後）で途中の演算結果のデ
ータの順序を逆転すればよい。

第４図は乗算器の数を３個（＝　（５４１）／　２　）
として構成しだらので、第３図の構成に対して、ラッチ
回路（＝＄８）（４９）（５０）の代わりにｚ−’の遅
延をり、えるとともに、３つのデータの順序を入れ換え
る逆転１′−段（６４）が供給されている。この逆転手
段（６＝１）にはランチ回路（６５）〜（６９）及びシ
フトレジスタ（７０）が配されている。ラッチ回路（６
５）（６６）には３ｒｓｃクロンク信号が供給され、ラ
ッチ回路（６７）（６８）（６９）にはｆｓｃのクロｌ
り信号が与えられている。そしてラッチ回路（６７）（
６８）（６９）のアウトプットイネーブル（ＯＥ）信号
としてシフトレジスタ（７１１）の各出力（Ｑｃ、Ｑ、
、ＱＡ）が利用される。シフトレジスタ（７０）の入力
は周イ皮数がｆｓｃの信号である。

第５図は、第４図の構成の動作を示す図である。加ＷＤ
（５９）の出力データはラッチ回路（６５）（６６）に
よる遅延によって３つのラッチ回路（６７）〜（６９）
に別々にう・ｌチされ、（第５図（ｈ）（ｉ）（ｅ））
、（ｉｌ　　（ｋ）（ｍ）に夫々示したアウトプットイ
ネーブル信号に応じて夫々出力され、順序が逆転される
。そして乗算５（５４）（５５）の出力は加算器（６（
１）（６］）にも供給されており、（式）（９）の演算
が実行さ！しる。

（＋）η案の効果 以ト述べた様に１本発明によれば補間フィルタを１つと
して乗算係数を時分割で制御することにより複数の補間
フィルタの役割を果すので、標本化周波数変換回路の構
成が簡単となる。

また、変換後の標本化周波数と変換前の標本化周波数の
比がｎ：ｍであって、ｎ＝２４！＋１で表わされる場合
には、補間フィルタ内にデータ順序の逆転手段を設ける
ことにより、乗算器（かなり構成が複雑である）の個数
を減らすことができ、構成が史に簡単になる。

【図面の簡単な説明】

第１図は第１実施例を示すブロック図、第２図は第１図
に係る動作説明図、哨３図は第２実施例を示すブロック
図、第４図は第３実施例を示すブロック図、第５図は第
４図に係る動作説明図、第６図は従来例を示すブロック
図、第７図は変換原理を示す図である。 （１９）〜（２９）・・・乗算器、（４１）・・・係数
制御回路、（６４）・・・逆転手段。

Claims (2)

【特許請求の範囲】
1. （１）周波数の比が整数比ｍ：ｎで表わすことができる
   ２つの標本化周波数ｆｍとｆｎの間で標本化周波数の変
   換を行なう装置において、補間フィルタ内の各乗算器の
   乗算係数を変換後の標本化周波数で順次切換えてなるこ
   とを特徴とする標本化周波数変換装置。
2. （２）変換後の標本化周波数ｆｎにおいて、ｎ＝２ｌ＋
   １（ｌは整数）の場合において、補間フィルタ内にデー
   タ順序の逆転手段を設け、乗算器の個数を減らしたこと
   を特徴とする特許請求の範囲第１項記載の標本化周波数
   変換装置。