JPH0272461A - 計算機システム - Google Patents

計算機システム

Info

Publication number
JPH0272461A
JPH0272461A JP63225299A JP22529988A JPH0272461A JP H0272461 A JPH0272461 A JP H0272461A JP 63225299 A JP63225299 A JP 63225299A JP 22529988 A JP22529988 A JP 22529988A JP H0272461 A JPH0272461 A JP H0272461A
Authority
JP
Japan
Prior art keywords
input
output
stack
instruction
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63225299A
Other languages
English (en)
Inventor
Takashi Nakagawa
高志 中川
Takafumi Yamada
山田 尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP63225299A priority Critical patent/JPH0272461A/ja
Publication of JPH0272461A publication Critical patent/JPH0272461A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は、複数個の命令プロセッサ、入出力処理装置、
記憶制御装置および主記憶装置から構成され、命令プロ
セッサから発せられる入出力要求を、主記憶装置上の共
有エリアを介して各入出力処理装置が非同期に実行する
マルチプロセッサ構成の計算機システムに関し、特に、
このような計算機システムにおいて、各命令プロセッサ
の入出力起動命令を高速に処理できるようにした計算機
システムに関するものである。
〔従来の技術〕
最近の計算機システムにおいては、入出力処理に係わる
オペレーティングシステム(O8)の負担を低減するた
めに、従来、O8が行なっていた入出力要求のキューイ
ングや入出力装置に到る経路選択を、ハードウェアで行
う構成とする傾向にある。このような計算機システムの
例としては、例えば1株式会社日立製作所が開発したM
シリーズ処理装置で用いられている拡張チャネルシステ
ム(Extended Channel System
:以下EC3と略称する)がある[HI TACMシリ
ーズ処理装置(M/EXモード)(8080−2−09
3−nO)マニュアル参照コ。
このEC3では、命令プロセッサから発行される入出力
起動要求のキューイングや入出力装j五に到る経路選択
の機能を実現するために、主記憶装置の一部の領域をハ
ードウェア専用のハードウェアシステム領域(Harc
lware S ystem A rea :以下HS
 Aと称略する)として使用し、このHS Aの内部に
制御情報として、各入出力装置対応にユニットコントロ
ールワード(Unit Control Word :
以下TJCWと称略する)、入出力起動キュー、人出力
割込みキューなどの入出力制御情報を格納している。
EC3では、H5A内に記憶されている入出力制御情報
により、入出力起動2人出力割込みなど入出力処理の制
御を行う。
なお、この種の入出力処理を行う入出力処理装置に関連
する技術の公知文献として、例えば、特開昭60−18
3660号公報が挙げられる。
〔発明が解決しようとする課題〕
ところで、上述したEC3において、入出力処理の起動
は、S S CH(S tart S ubchann
el)命令を実行することにより行われる。5SCH命
令により発せられた入出力起動要求は、EC8内の入出
力起動キューにキューイングされる。入出力起動キュー
にキューイングされた入出力起動要求は。
入出力処理装置により、命令プロセッサにおける5SC
H命令の実行とは非同期に、入出力起動キューからデキ
ューされて処理される。
入出力起動キューは、H3A上に設けられたキューコン
トロールワード(Que Control Word 
:以下QCWと略称する)と、各入出力装置ごとに1対
1に対応するUCWとから構成されている。
QCWおよびUCWは、主記憶装置上の共有データとし
て、各命令プロセッサ、各入出力処理装置から入出力要
′求処理を行う際に参照される。
第5図は、キューコントロールワードおよびユニットコ
ントロールワードの構成とその関係を説明する図である
。キューコントロールワード(QCW)50は1図示す
るように、4個のフィールドに分かれている。LOGK
Oフィールド51は、当該QCW50を排他的に使用す
るためのソフトロック用ロックバイトであり、N’ Q
フィールド52は、当該キューにキューイングされてい
るUCWの個数を表わし、TQフィールド53は、該当
キューの先頭に位置するUCWの番号を表わし、BQフ
ィルト54は、該当キューの最後に位置するUCWの番
号を表わす。また、ユニットコントロールワード(UC
W)55は、図示するように、4つのフィールドに分か
れた構造となっている。LOCK1フィールド56は、
当該TJCWを排他的に使用するためのソフトロック用
ロックバイトであり、■Qフィールド57は、当該UC
Wが入出力起動キューにキューイングされているか否か
を示すフィールドである。NUNフィールド58は、当
該UCWがキューイングされている入出力起動キューに
おける該当UCWの次に位置するUCW番号を示すフィ
ールドである。また、デバイス制御情報59の領域には
、当該デバイスに接続されている入出力経路情報や、当
該デバイスのスティタス情報、入出力要求に関する情報
などが含まれている。
一般に、複数個の命令プロセッサを有するマルチプロセ
ッサ構成の主記憶装置内の共有データを読み書きする場
合には、記憶制御装置内のロック制御機構により、共通
データをアクセスする所定時間の間、他プロセツサから
のデータアクセスを禁止して排他的に共有データの読み
書きを行う。
このようなロック制御機構を用いたロック処理はハード
ロックと呼ばれ、マルチプロセッサ構成のシステム処理
性能の低下の要因の1つになっている。また、主記憶装
置上の共有データ記憶エリアにある制御ブロックに対し
ては、その一部にロックバイトが設けられている。制御
ブロックのデータを使用する場合には、それに先立ち、
ロックバイトによる他プロセツサからのアクセスを禁止
するロック処理を行って、当該制御ブロックの使用権の
確立を行う。これをソフトロックと呼ぶ。このようなソ
フトロックを行い、共有データ記憶二ノアにある制御ブ
ロックの入出力起動キューに入出力起動要求をキューイ
ングする処理を行う。
ここで、ハードウェアシステム領域に設けられる制御ブ
ロックのデータを更新する場合にかけられるソフトロッ
ク処理について説明する。
第6a図は、ソフトロック処理を示すフローチャートで
ある。また、第6b図は、ソフトロック解除処理を示す
フローチャートである。
第6a図および第6b図を参照して、ソフトロック処理
およびソフトロック解除処理を説明する。
まず、該当制御ブロックの使用に先立ち、該当制御ブロ
ック内のロックバイトに対して、ステップ61において
、ロック制御機構によるハードロックをかけ、ステップ
62において、該当ロックバイトを読出す。続いて、ス
テップ63において、該当ロックバイトが“O”か否か
を調べる。ステップ63の判定処理において、該当ロッ
クバイトが′O″でなければ、ステップ64に進み、当
該ロックバイトに対するのハードロックを解除し、ステ
ップ65で所定時間の待ち時間処理を行った後、ステッ
プ61からの処理をくり返えす。
一方、ステップ63の判定処理で、ロックバイトが“0
”であれば、ステップ66に進み、当該ロックバイトに
パ1″′を格納する。次に、ステップ67において、該
当ロックバイトのハードロックを解除し、処理を終了す
る。これにより、当該制御ブロックの使用権が確立でき
るので、ソフトロック処理を終了する。
また、ソフトロックの解除は、第6b図に示すように、
ステップ68の処理において、該当制御ブロックのロッ
クバイトに11011を格納する処理を行い、該当制御
ブロックの使用権を開放する。
第6a図に示したように、該当制御ブロックの使用権を
確立する処理において、ソフトロックを行うためにはロ
ック制御機構を用いるハードロックを行うことになる。
このため、ソフトロックをかける場合においても、ハー
ドロックが行われることになり、システムの処理性能の
低下の要因になる。
命令プロセッサからの入出力処理要求は、命令プロセッ
サが5SCH命令を実行することにより実行される。こ
の場合、命令プロセッサは、5SCH命令のオペランド
として与えられるUCW番号の格納を行い、起動情報か
ら該当UCWへの起動情報の格納を行い、更に入出力起
動キューへのキューイングを行って、5SCH命令の実
行を終了する。
第7図は、命令プロセッサが行う入出力起動キューへの
キューイング処理を具体的に示すフローチャートである
。第7図を参照して、入出力起動キューへのキューイン
グ処理を説明する。
UCWおよびQCWは、命令プロセッサおよび入出力処
理装置が使用する主記憶装置上のH8Aの共有データで
あるため、命令プロセッサが入出力起動キューへのキュ
ーイング処理中に、入出力起動の処理を行う入出力処理
装置が同領域をアクセスしないように、まず、ステップ
71において、QCWのLOGKOフィールド(第5図
)を用いて、ソフトロック(第6a図)をかけ、次にス
テップ72において、更に該当UCWのLOCKlフィ
ールドを用いて、ソフトロックをかける。これにより同
領域の排他制御を行う。次に、ステップ73において、
該当UCWのVQフィールドが141 ++であるか否
かを調べる。VQフィールドが“1”であれば、当該U
CWは入出力キューに既にキューイングされているので
、キューイング処理は行わず、ステップ83に進んでキ
ューイングする該当UCWのソフトロック解除を行い、
次のステップ84でQCWのソフトロック解除を行って
、処理を終了する。
一方、ステップ73の判定処理において、VQフィール
ドが110”であれば、次にステップ74でVQフィー
ルドを1”にセットし、次のステップ75において、U
CWの更新(作成)を行う。
次に、ステップ76において、QCWのNQフィールド
がII O++であるか否かを調べる。この結果、NQ
フィールドが110 ++であれば、当該QCWには、
キューイングされているUCWが存在しないので、ステ
ップ80に進んで、QCWのTQフィールドにキューイ
ングする該当UCWの番号を設定する。一方、ステップ
76の判定処理において、NQフィールドが“0″でな
ければ、既にキューイングされているUCWが存在する
ので、ステップ77に進み、QCWのBQフィールドで
示されるUCWに対して、LOCK1フィールドを用い
てソフトロックをかけ、次のステップ78において、Q
 CV/のBQフィールドで示されるUCWのNUNフ
ィールドに、次にキューイングするUCW番号を格納し
、ステップ79において、BQフィールドで示されるU
CWのソフトロックを解除する。次に、ステップ81に
おいて、当該QCWのNQフィールドにII I 11
を加え、ステップ82において、BQフィールドにキュ
ーイングするUCW番号を設定する。これにより、当該
UCWのキューイングは終了したので、ステップ83に
進んで、キューイングするUCWのソフトロック解除を
行い、更に1次のステップ8.4でQCWのソフトロッ
ク解除を行って、キューイング処理を終了する。
このように、入出力起動キューへ入出力起動要求をキュ
ーイングする処理においては、命令プロセッサからの入
出力起動要求により、入出力起動キューを構成するQC
WおよびUCWを更新する処理を行う。この場合、QC
Wの更新と、更にUCWの更新とを行うために2回のソ
フトロックをする必要がある。このためにソフトロック
をかける回数が多くなり、各々の命令プロセッサが発行
する入出力起動要求を処理する命令(SSCH命令)の
処理の性能が低いという問題があった6本発明は、上記
問題点を解決するためになされたものである。
本発明の目的は、例えば、5SCH命令のような入出力
起動要求を入出力起動キューへキューイングする動作を
伴う命令処理を行う場合における入出力起動要求を入出
力起動キューへキューイングする動作を高速化すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細′書の記述および添付図面によって明らかになるで
あろう。
〔課題を解決するための手段〕
上記目的を達成するため5本発明においては、複数個の
命令プロセッサと、入出力処理装置と、記憶制御装置と
、共有の主記憶装置から構成され、命令プロセッサから
発せられる入出力要求を、主記憶装置上の共有エリアを
介して入出力処理装置が非同期に実行する計算機システ
ムにおいて、主記憶装置上の共有エリアに、各命令プロ
セッサ対応に入出力要求をキューイングするスタックを
設け、各命令プロセッサ内に前記スタックのインポイン
タおよびアウトポインタの写しを格納する領域を設けた
ことを特徴とする。
〔作用〕
前記手段によれば、複数個の命令プロセッサを有する計
算機システムの主記憶装置上の共有エリアに、各命令プ
ロセッサ対応に入出力要求をキューイングするスタック
が設けられ、更に、各命令プロセッサ内に前記スタック
のインポインタおよびアウトポインタの写しを格納する
領域が設けられる。すなわち、主記憶装置上の共有エリ
アには。
命令プロセッサごとに入出力要求をキューイングするス
タック領域と、そのスタック領域のアウトポインタを設
け、各命令プロセッサのローカルストレージには、前記
スタックのインポインタとアウドポインタの写しを格納
する領域を設ける構成とする。
各々の命令プロセッサが、入出力要求をキューイングす
る際、自己の命令プロセッサ内の入出力起動スタックの
インポインタとアウトポインタの写しを調べ、インポイ
ンタとアウトポインタの写しが一致している時のみ、主
記憶装置上の共有エリア内にある自己の命令プロセッサ
用入出力起動スタックのアウトポインタを調べる。これ
により、命令プロセッサが入出力要求を発行する度に主
記憶装置上の共有エリアの該アウトポインタを参照する
必要がなくなるため、入出力要求を入出力起動要求スタ
ックにキューイングするに際し、ソフトロックの回数を
少なくすることができる。
したがって、入出力起動要求のキューイングが高速に処
理でき、計算機システムの入出力要求を伴う命令の処理
性能を向上させることができる。
〔実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
第1図は、本発明の一実施例にかがる計算機システムの
要部の構成を示すブロック図である。この計算機システ
ムは、拡張チャネルシステム(EC8)を装備した計算
機システムである。第1図において、1は第1の命令プ
ロセッサ(IPO)。
2は第2の命令プロセッサ(IPI)、3は記憶制御装
置(SC)、4は入出力処理装置(IOP)である、ま
た、5は主記憶袋! (MS) 、6は入出力制御装置
(IOC) 、7は入出力装置(IOD)である、第1
の命令プロセッサ1.第2のプロセッサ2.および入出
力処理装置4が、記憶制御装置3を介して、主記憶袋W
5に接続され、複数の命令プロセッサを有するマルチプ
ロセッサ構成の計算機システムを構成している。第1の
命令プロセッサ1および第2の命令プロセッサ2は、そ
れぞれ、プロセッサ内部に命令プロセッサを制御するマ
イクロプログラムにより読み書き可能なローカルストレ
ージ(LS)la、2aを有している。また、主記憶装
置5は、オペレーティングシステムなどのソフトウェア
で使用するソフトウェア使用領域(SUA)5aと、命
令プロセッサおよび入出力処理装置のマイクロプログラ
ムのみがハードウェアを制御するために使用できるハー
ドウェアシステム領域(H8A)5bに分割されて使用
される。入出力処理装置4は、EC8の機能を装備する
ため、サブチャネル4 a +複数のチャネルパス等を
備えている。なお、ここでは図示していないが、入出力
処理装置4は、H8Aの入出力制御情報を参照して独立
して処理を行うので、計算機システムに入出力処理装置
4が複数個設けられる構成となっていてもよい。
第2図は、本発明の実施例にかかる主記憶装置のハード
ウェアシステム領域における制御情報および各々の命令
プロセッサのローカルストレージにおける制御情報の関
係を説明する図である。第2図においては、入出力起動
要求をキューイングしている制御情報が示されており、
入出力起動要求が各々の制御情報によりキューイングさ
れている様子が示されている0図示するように、ハード
ウェアシステム領域5b上には、第1の命令プロセッサ
1と第2の命令プロセッサ2に対応して、それぞれ、第
1のスタック制御語(SCWO)21と第2のスタック
制御語(SCWI)22.および第1のUCW番号スタ
ック(UNSTKO)23と第2のUCW番号x’i 
ッ’)(UNSTKl)24が設けられ、ここに各々の
制御情報が格納される。
第1の命令プロセッサ1には、第1のスタック制御語2
1と第1のUCW番号スタック23が対応しており、第
2の命令プロセッサ2には、第2のスタック制御語22
と第2のUCW番号スタック24が対応している。
第1のスタック制御語(SCWO)21は第1のUCW
番号スタック(UNSTKO)23の制御を行うための
情報であり、ソフトロックのためのロックバイトフィー
ルド(LOCK2)21aと、第1のUCW番号スタッ
ク23をポイントするアウトポインタフィールド(UN
STKOP)21bから構成されている。第1のUCW
番号スタック(UNSTKO)23は、入出力起動要求
をキューイングするためのスタックであり、複数のエン
トリを持つ構造となっている。この例では、第1のUC
W番号スタック23は4個のエントリを有している。
各々のエントリは、当該エントリが有効か否かを示す有
効フィールド(v)23aと、入出力起動要求の対象と
なるUCW番号を格納するためのUCW番号フィールド
(UCWN)23bから構成される。
第2のスタック制御語(scwl)22および第2のU
CW番号スタック(UNSTKI)24は、第2の命令
プロセッサ2に対応するものであるが。
それぞれ、第1の命令プロセッサ1に対応する第1のス
タック制御語21および第1のUCW番号スタック23
と同様な構造となっている。
一方、第1の命令プロセッサ(IPO)1においては、
マイクロプログラムから参照可能なローカルストレージ
(LS)laの内に、第1のUCW番号スタック23へ
次にキューイングすべきエントリの番号を保持するUC
W番号スタックインポインタ(UNS I P)1 b
と、第1のスタック制御語21内のアウトポインタフィ
ールド(UNSTKOP)21bに格納している値を一
時的に保持するUCW番号スタックアウトポインタ(U
NSOP)lcを設ける。また、第2の命令プロセッサ
(Ipl)2のローカルストレージ(LS) 2a上に
も、第2のUCW番号スタック24へ次にキューイング
すべきエントリの番号を保持するUCW番号スタックイ
ンポインタ (UNSIP)2bと。
第2のスタック制御語22内のアウトポインタフィルド
22bに格納している値を一時的に保持するUCW番号
スタックアウトポインタ(UNSOP)2cが設けられ
る。
第2図に示した例では、第1の命令プロセッサ1に対す
る入出力起動スタック(第1のUCW番号スタック23
)には、UCW9.UCW3がキューイングされており
、第2の命令プロセッサ2に対する入出力起動スタック
(第2のUCW番号スタック24)には、UCW6がキ
ューイングされている。
次に、本実施例の計算機システムにおける各命令プロセ
ッサが行う入出力起動要求の処理で行われるキューイン
グ処理を説明する。このキューイング処理は、UCWを
入出力起動スタックにセットすることにより行われる。
第3図は、入出力起動スタックに対する入出力起動要求
をキューイングする処理を示すフローチャートである。
第3図を参照して、入出力起動スタックへの入出力起動
要求のキューイング処理を、第1の命令プロセッサで5
SCH命令が実行された場合を例にして説明する。
第1の命令プロセッサで5SCH命令が実行されると、
マイクロプログラムが5SCH命令の実行条件を調べ、
実行条件が満足されていると、5SCH命令で対象とす
る当該デバイス(入出力袋M)に対応するUCW内に、
起動情報を格納する。
その後、当該−UCWを入出力起動スタックへキューイ
ングして、5SCH命令の実行を終了する。
すなわち、人出起動スタックへのキューイング処理は、
まず、ステップ25において、ローカルストレージから
、スタックインポインタUNSIPおよびスタックアウ
トポインタUNSOPを読出す。すなわち、この処理は
、当該UCWのVQフィールドがLL I IIである
か否かが調べられ、VQフィールドが111 IIであ
れば、入出力起動スタックへのキューイングは行わず処
理を終了する。
該UCWのVQフィールドがII O″″の場合、該U
CWのVQフィールドにLL I IIを設定し、第1
の命令プロセッサ1内のローカルストレージ1aがらス
タックインポインタUNS I Pおよびスタックアウ
トポインタUNSOPを読み出す処理を行う。次に、ス
テップ26において、スタックインポインタUNS I
 PとスタックアウトポインタUNSOPとが等しいか
否か調べる。スタックインポインタUNS I Pとス
タックアウトポインタUNSOPとが等しくなければ、
ステップ27でUCWの更新(作成)を行い1次のステ
ップ28において、スタックインポインタUNS I 
Pで指示されるUCW番号スタックの該当エントリのV
フィールドに“1”を格納し、更にUCWNフィールド
に、キューイングする当該UCW番号をストアする。次
にステップ29で、スタックインポインタUNS I 
Pに1加算を行い、次のステップ30において、ローカ
ルストレージ1aに更新したスタックインポインタUN
SIPおよびスタックアウトポインタUNSOPを格納
し、入出力起動スタックへのキューイング処理を終了す
る。
一方、ステップ26の判定処理において、スタックイン
ポインタUNS I PとスタックアウトポインタUN
SOPとが等しい場合、ステップ31に進み、時間監視
用カウンタTOCNTにii Onを設定し、次のステ
ップ32において、スタックアウトポインタフィールド
UNSTKOPを読み出す。次に、ステップ33におい
て、読出したスタックアウトポインタフィールドUNS
TKOPとスタックアウトポインタUNSOPとが等し
いか否かを瀾べ、等しくなければ、次に、ステップ34
において、スタックアウトポインタUNS○Pとしてス
タックアウトポインタフィールドUNSTKOPの値を
代入し、ステップ27に進み、ステップ27からの処理
を行う、また、ステップ33の判定処理において、スタ
ックアウトポインタフィールドUNSTKOPとスタッ
クアウトポインタUNSOPとが等しい場合には、ステ
ップ35に進み、時間監視用カウンタTOCNTの値が
所定の設定値nより小さいか否かを調べる0時間監視用
カウンタTOCNTの値が所定の設定値nより小さけれ
ば、ステップ37において、時間監視用カウンタTOC
NTの値に1加算を行い、ステップ32に戻り、再度、
ステップ32からの処理を繰り返し行う。ステップ35
の判定処理において、時間監視用カウンタTOCNTの
値が所定の設定値nより大きくなれば、障害の発生とみ
なし、ステップ36において障害発生の報告を行い、処
理を打ち切って終了する。
以上のような処理を行い、入出力起動スタックへのキュ
ーイングされた。入出力起動要求は、命令プロセッサの
処理とは、非同期に入出力処理装置によりデキューされ
て実行される。
第4図は、入出力起動スタックからのデキュー処理を示
すフローチャートである。第4図を参照して、入出力起
動スタックからのデキュー処理を説明する。
デキュー処理においては、まず、入出力処理装置が複数
個設けられている場合に他の入出力処理装置からの使用
を排除するため、ステップ38において、スタック制御
語(SCW)、例えば、第1のスタック制御語(SCW
O)にソフトロックをかける。次に、ステップ39でス
タックアウトポインタフィールドUNSTKOPを読出
し1次のステップ40において、読出したスタックアウ
トポインタフィールドUNSTKOPの値の次の値、す
なわち、UNSTKOP+1で指示される値で、第1の
UCW番号スタックのエントリの内容を読み出す0次に
ステップ41において、読出したエントリが有効か否か
をVフィールドをテストして調べ、有効でなければ、デ
キュー処理を行なわなくてもよいUCW番号に対するも
のなので。
次のステップ42において、該当するスタック制御語(
SCWO)のソフトロックを解除し、デキュー処理を終
了する。
一方、ステップ41の判定処理で、読出したエントリが
有効であれば、ステップ43において。
該エントリ内のUCW番号フィールド(UCWN)から
、UCW番号を取り出した後、次のステップ44におい
て、該エントリのVフィールドにII OIIを設定し
該ニジトリを無効化する1次にステップ45において、
スタックアウトポインタフィールドUNSTKOPの値
に1加算を行い、ステップ46において、該当するスタ
ック制御語(SCWO)にストアし、スタックアウトポ
インタフィールドUNSTKOPの値を更新する。そし
て1次のステップ47において、該当するステップ制御
語(SCWO)に対するソフトロックを解除し。
デキュー処理を終了する。そして、このデキュー処理に
よって、デキューしたUCW番号に基づいて入出力起動
処理を行う。
入出力処理装置4は、上述したようなデキュー処理を一
定時間ごとに、全ての命令プロセッサに対する入出力起
動スタックに対して行うことにより、全ての命令プロセ
ッサからの入出力要求を受は付けることができる。
このように、入出力起動要求をキューイング処理し、デ
キュー処理するので、入出力起動要求をキューイングす
る際の、制御ブロックに対するソフトロックが不要とな
り、入出力起動要求の入出力起動スタックへのキューイ
ング処理を高速に行うことができる。
以上、説明したように、本実施例によれば、入出力起動
要求のキューイングに際し、従来のキューイング処理に
おいては、第7図のフローチャートで示したように、ス
テップ71の処理とステップ72の処理で2回のソフト
ロックを行うようになっており、更にステップ76の処
理でNQフィールドがOでない場合は、更にステップ7
7の処理でソフトロックを行うので、計3回のソフトロ
ックを行うが1本実施例においては、第3図のフローチ
ャートで示したように、ソフトロックが不要となる。こ
のため、入出力起動要求のキューイングが高速に処理で
き、入出力起動要求を伴う命令の処理性能を向上させる
効果がある。
以上5本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように、本発明によれば、入出力起動要
求をキューイングする際の、制御ブロックに対するソフ
トロックが不要となり、入出力起動要求の入出力起動ス
タックへのキューイング処理を高速に行うことができる
【図面の簡単な説明】
第1図は、本発明の一実施例にかかる計算機システムの
要部の構成を示すブロック図、第2図は1本発明の実施
例にかかる主記憶装置のハードウェアシステム領域にお
ける制御情報および各々の命令プロセッサのローカルス
トレージにおける制御情報の関係を説明する図。 第3図は、入出力起動スタックに対する入出力起動要求
をキューイングする処理を示すフローチャート。 第4図は、入出力起動スタックからのデキュー処理を示
すフローチャート。 第5図は、キューコントロールワードおよびユニットコ
ントロールワードの構成とその関係を説明する図。 第6a図は、ソフトロック処理を示すフローチャート、 第6b図は、ソフトロック解除処理を示すフローチャー
ト、 第7図は、命令プロセッサが行う入出力起動キューへの
キューイング処理を具体的に示すフローチャートである
。 図中、1・・・第1の命令プロセッサ、2・・・第2の
命令プロセッサ、3・・・記憶制御装置、4・・・入出
力処理装置、5・・・主記憶装置、6・・・入出力制御
装置。 7・・・入出力装置、21・・・第1のスタック制御語
、22・・・第2のスタック制御語、23・・・第1の
UCW番号スタック、24・・・第2のUCW番号スタ
ック、fat2a・・・ローカルストレージ、lb、2
b・・・スタックインポインタ、lc、2c・・・スタ
ックアウトポインタ、4a・・・サブチャネル、5a・
・・ソフトウェア使用領域、5b・・ハードウェアシス
テム領域、21a r 22a =・ロックバイトフィ
ールド、21b、22b・・・アウトポインタフィール
ド、23a、24a・・・有効フィールド、 23b 
、 24b・・・UCW番号フィールド。

Claims (1)

  1. 【特許請求の範囲】 1、複数個の命令プロセッサと、入出力処理装置と、記
    憶制御装置と、共有の主記憶装置から構成され、命令プ
    ロセッサから発せられる入出力要求を、主記憶装置上の
    共有エリアを介して入出力処理装置が非同期に実行する
    計算機システムにおいて、主記憶装置上の共有エリアに
    、各命令プロセッサ対応に入出力要求をキューイングす
    るスタックを設け、各命令プロセッサ内に前記スタック
    のインポインタおよびアウトポインタの写しを格納する
    領域を設けたことを特徴とする計算機システム。 2、複数個の命令プロセッサと、複数個の入出力処理装
    置と、記憶制御装置と、共有の主記憶装置から構成され
    、命令プロセッサから発せられる入出力要求を、主記憶
    装置上の共有エリアを介して各入出力処理装置が非同期
    に実行する計算機システムにおいて、主記憶装置上の共
    有エリアに、各命令プロセッサ対応に入出力要求をキュ
    ーイングする入出力起動要求スタックを設け、各命令プ
    ロセッサのローカルストレージに前記入出力起動要求ス
    タックのインポインタおよびアウトポインタの写しを格
    納する領域を設けたことを特徴とする計算機システム。 3、前記特許請求の範囲第2項に記載の計算機システム
    において、各々の命令プロセッサが、入出力要求を入出
    力起動要求スタックにキューイングする際、自己の命令
    プロセッサ内の入出力起動要求スタックのインポインタ
    とアウトポインタの写しを調べ、インポインタとアウト
    ポインタの写しが一致している時のみ、主記憶装置上の
    共有エリア内にある自己の命令プロセッサ用入出力起動
    スタックのアウトポインタを調べることを特徴とする計
    算機システム。
JP63225299A 1988-09-07 1988-09-07 計算機システム Pending JPH0272461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63225299A JPH0272461A (ja) 1988-09-07 1988-09-07 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63225299A JPH0272461A (ja) 1988-09-07 1988-09-07 計算機システム

Publications (1)

Publication Number Publication Date
JPH0272461A true JPH0272461A (ja) 1990-03-12

Family

ID=16827161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63225299A Pending JPH0272461A (ja) 1988-09-07 1988-09-07 計算機システム

Country Status (1)

Country Link
JP (1) JPH0272461A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661458B2 (en) 2008-03-11 2014-02-25 Nec Corporation Multiprocessor system, and method for shared use of devices among operating systems of multiprocessor system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661458B2 (en) 2008-03-11 2014-02-25 Nec Corporation Multiprocessor system, and method for shared use of devices among operating systems of multiprocessor system
JP5516398B2 (ja) * 2008-03-11 2014-06-11 日本電気株式会社 マルチプロセッサシステム、マルチプロセッサシステムのos間デバイス共有方法

Similar Documents

Publication Publication Date Title
EP0145889B1 (en) Non-spinning task locking using compare and swap
US7353346B2 (en) Read-copy-update (RCU) operations with reduced memory barrier usage
US5081572A (en) Manipulation of time-ordered lists and instructions therefor
US5499356A (en) Method and apparatus for a multiprocessor resource lockout instruction
US7065765B2 (en) Serializing event handling in a threaded system with no wait states
JPH04229355A (ja) データアクセス方法及びデータ処理システム
JPH0324696B2 (ja)
JPH0766329B2 (ja) 情報処理装置
JPS6258341A (ja) 入出力割込処理方式
JPS605011B2 (ja) オペレ−シヨン・スタ−ト防止装置
JP3797570B2 (ja) セマフォ命令用のセマフォ・バッファを用いた装置と方法
WO2007035126A1 (fr) Procede d'organisation d'ordinateurs multiprocesseurs
JP2821345B2 (ja) 非同期i/o制御方式
JPH0272461A (ja) 計算機システム
US6973590B1 (en) Terminating a child process without risk of data corruption to a shared resource for subsequent processes
EP0206335B1 (en) Interruption method for a data processing system
JPH03122727A (ja) 仮想計算機システムのタイマ制御方式
JPS6049352B2 (ja) デ−タ処理装置
JP2866410B2 (ja) プログラムのテスト方法
EP0664509A1 (en) Method and apparatus for passing control from a first process to a second process
CN110764880A (zh) 一种基于原子操作的三态控制方法
JP2926873B2 (ja) 計算機システム
JPH06324861A (ja) Cpu制御システム及び制御方法
JP3012444B2 (ja) プロセスディスパッチ方法
JPS62221041A (ja) 仮想計算機システムにおけるデイスパツチ制御装置