JPH027023A - 薄膜トランジスタマトリクス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 アクティブマトリクス型液晶表示装置等の表示パネルを
駆動するための、３膜トランジスタマトリクスに関し、 特定のゲートバスライン上でＴＦＴの不良発生率が高く
なることを防止することを目的とし、マトリクス状に配
置された複数個の表示電極と、該表示電極に対応づけて
配置された複数個の薄膜ｌ・ランジスタと、前記表示電
極が形成するマトリクスの各行に対応して配置され、そ
の行に属する薄膜トランジスタのゲート電極に接続する
ゲートバスライン（ＧＢ＋〜Ｇ１３Ｎ　）　とを具備し
た表示パネルにおいて、全ての薄膜トランジスタのゲー
ト電極をバスライン間に介在すべく、最も外側のゲート
バスライン（ＧＢ１、　ＧＢＮ　）のそれぞれに接続す
るゲート電極が、互いに対向する方向に向けて配設され
た構成とする。

〔産業上の利用分野〕

本発明は、アクティブマトリクス型液晶表示装Ｈ２等の
表示パネルを駆動するための、薄膜トランジスタマｌ−
リクスに関する。

上記表示パネルは、相互に交差する２種類のバスライン
から、走査信号と表示データを供給して各）ユｖ膜トラ
ンジスタ（Ｔ　Ｐ　Ｔ）を駆動することにより、各画素
をオンまたはオフして表示を行っている。このような構
成では、上記２種類のバスラインと各ＴＦＴ間に短絡が
生じると、ＴＦＴマドＪクスパネル型表示Ｗ！では致命
的なライン欠陥を発生する。

（従来の技術〕 一ヒ記表示パネルの例として、液晶表示装置の駆動に用
いられるスタガード型ＴＦＴ部の構造を、第４図ゆ）の
平面図、及び同図（ｂｌの断面図に示す。

図示したように、ゲート電極Ｇ及びこれに接続する走査
信号線となるゲートバスラインＧＢは、プラズマ化学気
相成長（Ｐ−ＣＶＤ）法によって形成されたゲートｖ７
！Ａ縁膜２によって被覆され、そのヒにドレイン電極り
、ソース電極Ｓが形成されている。ソース電極Ｓは更に
ＩＴＯのような透明導電材料からなる表示電極Ｅと結合
され、ドレイン電極りはデータ線となるドレインバスラ
インＤＢと結合され、外部回路と接続するための端子に
思出される。

表示パネルにはこのような構成の表示画素が、ゲートバ
スラインＧＢの数をＮ本、ドレインバスラインＤＢの数
をＭ木とした場合、ＮＸＭ個配設される。そしてゲート
電極ＧはゲートバスラインＧｌｌに対しζ聡で同一方向
に向（ように形成され、各画素の配設ピッチを一様なら
しめている。

従って、第４図（ａｌの素子を多数配置したマトリクス
において、最左端のゲートバスライン上Ｊを１番目で最
右端をＮ番目とすると、Ｎ番目のゲートバスラインＧＢ
に接続するゲート電極Ｇおよびこれが属する画素の右側
には、ゲートバスラインが存在しない。これに対して、
１番目〜Ｎ−１番目のゲートバスラインＧＲに接続する
ゲート電極Ｇおよびごれが属する画素は、すべて２本の
ゲートバスラインＧＢの間に位置する配置となる。

〔発明が解決しようとする課題〕

上記位置関係を有する従来のＴＰＴマトリクスパネルで
は、最右端ラインのＴＦＴの不良発生率が、他のライン
のＴＦＴの不良発生率より高い傾向にある。

即ち、同一製造条件の下で同じＴＦＴ７トリクスパネル
を複数個作成し、ゲートバスラインの番号に対するＴＰ
Ｔの不良発生数の分布を調べると、Ｌ記構酸におけるＮ
番目（最終ライン）以外のゲートバスライン上では、不
良は０個か或いはたまに発生してもたかだか１個であっ
て、しかも２個以」二のパネルにわたって同一番号のゲ
ートバスライン上で不良が発生することは殆どない。

これに対しＮ番目のゲートハ゛スライン上では、複数個
のＴＦＴ不良が発生したり、複数個のパネルにわたって
ＴＦＴの不良が発生することがある。

この理由は定かではないが、ゲート絶縁膜２等のＰ−Ｃ
ＶＤ法で形成された薄膜上に積層されたドレイン電極り
、ソース電極Ｓ等を、ドライエツチングする際やレジス
ト剥離の最終工程でスピン乾燥する際などに、電荷がド
レイン・ソースに蓄積し、ゲート電極との間に電位差が
発生する。

上述の如くゲート電極ＧはゲートバスラインＧＢに対し
てどのラインも同一方向に向いて形成されているので、
ＮＸＭ例の画素のうち、Ｎ番目のゲートバスライン上の
ゲート電極Ｇのみは、全ゲートバスラインの外側に位置
していて、ゲート電極Ｇが向いた方向にはゲートハスラ
インが存在しない。因みに、他のゲートバスラインに属
するゲート電極Ｇは、すべて２本のゲートハスラインに
挟まれている。

これ力司二連のＴＰＴの不良発生率の差を生じる原因の
ように考えられる。つまり、ゲート電極Ｇが２本のゲー
トバスラインＧ８間に挟まれているときは、ト記電位差
が局部的にＰ−ＣＶＤ膜の絶縁耐圧より高くなるような
場合に、ゲートバスラインが何らかの保護の役割を果た
し、絶縁破壊を生じるのを防止するのに対し、一方にゲ
ートバスラインが存在しないＮ番目のゲートバスライン
上のゲート電極Ｇには、１記保護がないためｐ−ｃｖＤ
膜の絶縁破壊を引き起こすものと解される。

このようにＮ番目すなわら最終ラインのデー１−ハスラ
モ ンと比較して特異的である。

本発明は、特定のゲートバスライン上でＴ　Ｉ”　Ｔの
不良発生率が異常に高くなることを防止することを目的
とする。

〔課題を解決するための手段〕

本発明は第１図に示す如く、Ｎ本のゲートバスラインＧ
Ｂ、〜ＧＩＮを有するＴＰＴマトリクスにおいて、最も
外側、即ち１番目およびＮ番目のゲートバスラインＧＢ
＋　、　ＧＢＮに接続するゲート電極Ｇを、いずれも表
示領域の中央側に向けて配設した構成とする。なお上記
表示領域とは、表示電極やゲートハスラインが配設され
た領域を言う。

〔作　用〕

１番目およびＮ番目のゲートバスラインのゲート電極を
、いずれも表示領域の中央側に向けることにより、これ
らのゲート電極は自らのゲートバスラインと隣接するゲ
ートバスラインとの間に挟まれた配置となる。その他の
ゲート電極はもともと２木のゲートバスラインに挟まれ
ているので、４二記構成とすることにより、ゲート電極
はすハ；で２木のゲートバスライン間に位置する配置と
なり、Ｐ−ＣＶＤ膜の絶縁破壊に対してゲートハスライ
ンにより保護されることとなる。

なお言うまでもないことではあるが、他のゲートバスラ
インＧＢｚ〜ＧＢＭ−１に接続ずろゲート電極Ｇは、ど
ちらの方向を向いていてもよい。

〔実　施　例〕

以下本発明の一実施例を第２図により説明する。

本実施例はＮ本のデー１−ハスラインＧＢ、〜ＧＢ。

を、左側の群即ちゲートバスラインＧＢ、〜Ｇ［ｈ／ｚ
と、右側の群１１１ちデー１−ハスラインＧＢ（Ｎ／２
）　＋　ｌ〜ＧＢＮの２群に分け、左側の群はデート電
極Ｇを右側に向け、右側の群はゲート電極Ｇを左側に向
けた配置とした。

この配置関係を、Ａ部を拡大したＢで示す円内の図に示
す。同図に見られる如く、本実施例では表示領域１０の
中央部でゲート電極Ｇの配設方向を反転し、中心線に関
して対称配置とした。

このような配置とするには、右側の群のゲートバスライ
ンＧＢ　ｔ、４ｉｚ、−１””ＧＢＮの位置を、従来構
成において一つ右のゲートバスラインＧＢ　（Ｎ／２）
　＋ｇ〜ＧＢＮ、、が配設される位置とする。従って、
パネルの中央部でゲートバスラインＧＢが１本欠けるこ
ととなる。そのためこの部分では光がパネルを上下に透
過し、画質が低−ドすることとなる。本実施例で中央部
に遮光用ダミーハスラインＤＭＢを設けたのは、この部
分に入ってくる光を遮るためである。

またこのようにダミーバスラインＤＩＩＩＢを配設する
ことにより、ゲートバスラインＧＢの配設ピッチを表示
領域１０全域にわたって一様とすることができる。

次に本発明の他の実施例を第３図により説明する。

本変形例は、最右端のゲートバスラインＧＢＮのみゲー
ト電極Ｇの配設方向を反転した例である。

即ち、同図に示すように、１番目ないしＮ−１番目のゲ
ートバスラインＧＢ＋　−ＧＢＮ−１は、ゲート電極Ｇ
を右側に向け、右端のゲートハスラインＧＢ、を本来ゲ
ートバスラインＧＢ、、、が配設される位置に設けて、
これのゲート電極Ｇを左側に向け、更にケートバスライ
ンＧＢｎ−＋　　とゲートバスラインＧＢ。

との間、即ち本来ゲートハスラインＧＢ、が配設される
位置に、遮光用ダミーバスラインＤＭＢを設けて余分な
光が透過しないよう遮光する。

同図のＢで示す円内の図は、上記配置関係を示すための
Ａ部拡大図である。

以」二述べた一実施例および他の実施例では、すべての
ゲート電極Ｇが２本のゲートハスラインに挟まれた配置
関係となるよう構成されたごとにより、特定のゲートハ
スラインにＴＦＴ不良が発生する現象がなくなり、薄膜
トランジスダマ１−リクスの製造歩留が向上した。従っ
て、アクティブマトリクス型液晶表示パネル等への適用
において高表示品質化が図れる効果がある。

〔発明の効果〕

以上説明した如（本発明によれば、製造工程中の静電気
による絶縁破壊が減少し、薄膜トランジスタマトリクス
の製造歩留が向上する。

【図面の簡単な説明】

第１図は本発明の構成説明図、 第２図は本発明の詳細な説明図、 第３図は本発明の他の実施例説明図、 第４図はＴＰＴマトリクスの構造説明図である。 図において、Ｇはゲート電極、ＧＢ、　ＧＢ、、　ＧＢ
、。 ＧＢＮ／□＋　ＧＢ　ＩＮｙｔ＋　＋＋　＋　ＧＢＮは
ゲートバスライン、ＤＢはドレインバスライン、Ｄはド
レイン電極、Ｓはソース電極、Ｅは表示電極、１は絶縁
性基板、１０は表示領域を示す。 第 図 本発明の構成説明図 第　　１　　図 本発明の他の実施例構成説明図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 マトリクス状に配置された複数個の表示電極（Ｅ）と、
   該表示電極に対応づけて配置された複数個の薄膜トラン
   ジスタと、前記表示電極が形成するマトリクスの各行に
   対応して配置され、その行に属する薄膜トランジスタの
   ゲート電極（Ｇ）に接続するゲートバスライン（ＧＢ＿
   １〜ＧＢ＿Ｎ）とを具備した表示パネルにおいて、 全ての薄膜トランジスタのゲート電極をバスライン間に
   介在すべく、最も外側のゲートバスライン（ＧＢ＿１、
   ＧＢ＿Ｎ）のそれぞれに接続するゲート電極を、互いに
   対向する方向に向けて配設したことを特徴とする薄膜ト
   ランジスタマトリクス。