JPH0267726A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0267726A
JPH0267726A JP22012088A JP22012088A JPH0267726A JP H0267726 A JPH0267726 A JP H0267726A JP 22012088 A JP22012088 A JP 22012088A JP 22012088 A JP22012088 A JP 22012088A JP H0267726 A JPH0267726 A JP H0267726A
Authority
JP
Japan
Prior art keywords
wafer
tray
etching
dry etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22012088A
Other languages
English (en)
Inventor
Akira Mochizuki
晃 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22012088A priority Critical patent/JPH0267726A/ja
Publication of JPH0267726A publication Critical patent/JPH0267726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に平行平板反応性イオ
ンエツチング(RI E)装置を用いたエツチング方法
に関する。
〔従来の技術〕
従来、この種のドライエツチングは、第3図に示すよう
に、対向する2枚の平行電極5,6間にRF (t、ば
しば13.56MHz)電界を高周波電源7から印加し
てプラズマを励起し、通常陰極5側にテフロン板4を介
して静置された試料12の表面(ウェハー)とプラズマ
との相互作用を利用するものである。
〔発明が解決しようとする課題〕
上述した従来のドライエツチング方法では、試料12で
あるウェハーを静置する陰極5側は、第3図に示すよう
にタングステン電極板5上にテフロンシート4(又はテ
フロン板)を貼り付けたものから成っている。このテフ
ロンシート4の役目は、エツチング時に、CF 2 、
 CF s等の化学活性種の雰囲気を作り出すことで、
エツチング状態をより安定化させようとするためである
しかしながら、このような従来のドライエツチング方法
で、例えばG a A sのような絶縁性の高いウェハ
ーの表面(特に酸化膜や窒化膜等)をエツチングすると
Siウェハーと比べてウェハー12近傍のチャージアッ
プの状態が異なるため、均一なエツチングができないと
いう欠点があった。
〔課題を解決するための手段〕
本発明によれば、GaAsウェハーを静置させることか
できる形状で、アルマイト処理したアルミトレーの表面
に、Pt又はAu等の耐エツチング性、および導電性が
高いメタルを形成させたトレーを用いてエツチングを行
う赤去藝ドライエツチング方法を得る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すドライエツチング装置
およびトレーの構造図である。アルマイト処理したアル
ミトレー3の表面は、スパッタ又は蒸着によりPt膜2
が約500人程度形成されている。このトレー上にG 
a A sウェハー1を乗せた状態で、テフロンシート
4を貼り付けたタングステン電極5上に静置させた後、
所定の反応性ガスの放電プラズマによりドライエツチン
グを行なう。このようにするとGa、Asウェハー1の
周辺のチャージアップ状態は均一になり、ウェハー面内
のエツチングバラツキは改善される。表−1は実際に2
″’ G a A sウェハー上にCVD法により形成
した酸化膜をCF、ガスの放電プラズマによってリアク
ティブイオンエツチングを行なった時、導電性トレーを
用いた場合と用いない場合のウェハー面内のエツチング
レートバラツキ量を示したものである。ここでRはウェ
ハー内9カ所について測定した時、エッチレートの最大
値と最小値の差であり、Xはウェハー内9点のエッチレ
ートの平均値である。
この表−1から導電性トレーを用いることにより面内バ
ラツキが大巾に低減されることがわかる。
第2図は本発明の他の実施例のトレーの断面図である。
本実施例のトレーは2枚の円板からできている。まず表
面をPt膜2で覆ったトレー3にGaAsウェハー11
を載せた後、表面をP、膜で覆ったドーナツ状のトレー
23を設置する。この時、ドーナツ状のトレー23はG
 a A sウェハーの側面と表面の一部を押さえつけ
るように設置される。
この実施例では、ウェハーの表面以外を完全に嘴ってい
るのでGaAsウェハーの厚さが特に厚い場合や(例え
ば1 mm以上)−度に多くのウェハーをエツチング処
理する場合でも均一性が低下しないという利点がある。
〔発明の効果〕
以上説明したように、本発明は導電性および耐プラズマ
性を有するトレーを用いてドライエツチングすることに
より、絶縁性の高い試料(G a A sウェハー)に
おいても均一性の高いエツチングがで診るという効果が
ある。
1.11.12・・・・・・ウェハー 2・・・・・・
メタル、3.13.23・・・・・・トレー 4・・・
・・・テフロン板、5.6・・・・・・電極、7・・・
・・・高周波電源。

Claims (1)

    【特許請求の範囲】
  1. 平行平板反応性イオンエッチング装置を用い、試料を導
    電性トレーに設置してエッチングすることを特徴とする
    半導体装置の製造方法。
JP22012088A 1988-09-01 1988-09-01 半導体装置の製造方法 Pending JPH0267726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22012088A JPH0267726A (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22012088A JPH0267726A (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0267726A true JPH0267726A (ja) 1990-03-07

Family

ID=16746232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22012088A Pending JPH0267726A (ja) 1988-09-01 1988-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0267726A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868948A (en) * 1995-10-06 1999-02-09 Matsushita Electric Industrial Co. Ltd. Method for fabricating dielectric device
JP2000058514A (ja) * 1998-08-05 2000-02-25 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置
KR100865546B1 (ko) * 2002-06-28 2008-10-28 주식회사 하이닉스반도체 포토마스크의 식각장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868948A (en) * 1995-10-06 1999-02-09 Matsushita Electric Industrial Co. Ltd. Method for fabricating dielectric device
JP2000058514A (ja) * 1998-08-05 2000-02-25 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置
KR100865546B1 (ko) * 2002-06-28 2008-10-28 주식회사 하이닉스반도체 포토마스크의 식각장치

Similar Documents

Publication Publication Date Title
JPH0741153Y2 (ja) 試料処理用電極
US20090133836A1 (en) Adjustable height pif probe
JP2000173993A (ja) プラズマ処理装置およびエッチング方法
JPH08335567A (ja) プラズマ処理装置
JPS6337193B2 (ja)
US3661747A (en) Method for etching thin film materials by direct cathodic back sputtering
JPS5841658B2 (ja) ドライエッチング装置
JPH0267726A (ja) 半導体装置の製造方法
JPH09321128A (ja) 静電吸着装置
JPH11135483A (ja) 半導体装置の製造装置
JP3368743B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH0758083A (ja) 半導体製造装置
JP2002164329A (ja) プラズマ処理装置
JP3227812B2 (ja) ドライエッチング方法
JPH0850997A (ja) 高周波放電用電極及び高周波プラズマ基板処理装置
JPH09199487A (ja) プラズマ処理方法及び装置
JP2548164B2 (ja) ドライエッチング方法
JP2797351B2 (ja) 半導体集積回路の製造方法
JP3489494B2 (ja) 半導体基板の製造方法
JP3252167B2 (ja) ドライエッチング方法
JPH0344028A (ja) プラズマエッチング装置
JPS58177135A (ja) プラズマ気相成長装置
JPS634066A (ja) バイアススパツタ装置
JPH01100922A (ja) ドライエッチング装置
JPS61113235A (ja) プラズマエツチング装置