JPH02674B2 - - Google Patents

Info

Publication number
JPH02674B2
JPH02674B2 JP53001350A JP135078A JPH02674B2 JP H02674 B2 JPH02674 B2 JP H02674B2 JP 53001350 A JP53001350 A JP 53001350A JP 135078 A JP135078 A JP 135078A JP H02674 B2 JPH02674 B2 JP H02674B2
Authority
JP
Japan
Prior art keywords
microprocessor
instruction
pseudo
pulse width
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53001350A
Other languages
Japanese (ja)
Other versions
JPS5494380A (en
Inventor
Shigeru Harashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP135078A priority Critical patent/JPS5494380A/en
Publication of JPS5494380A publication Critical patent/JPS5494380A/en
Publication of JPH02674B2 publication Critical patent/JPH02674B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、マイクロプロセツサを用いてパルス
幅に応じたカウント数を得るカウンタに関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a counter that uses a microprocessor to obtain a count depending on a pulse width.

従来、外部にハードカウンタを用いずに、マイ
クロプロセツサを用いてパルス幅信号を測定する
ためには、入出力インターフエース回路を介して
被測定パルス幅信号が入力すると、入力パルスの
前縁を検出しマイクロプロセツサ内部のあるレジ
スタをカウンタにして内蔵プログラムに従つてカ
ウントを行う。このプログラムは最も簡略化され
たものにしても、1カウントに要する時間はかな
り長くなつてしまうため、パルス幅の検出には分
解度を上げることができない。たとえば、第1図
aのような構成のカウンターでは、プログラム・
スタートして、入力を読み込み(IN)、入力が高
(High)レベルか否かを判断して、入力が高
(High)レベルならば内部レジスタを命令によつ
てインクリメントし、入力が低(Low)レベル
になつたかどうかの判断を命令によつて行い。入
力が高(High)レベルの間これの命令を1カウ
ントごと行つて行く。すなわち入力が高(High)
レベルの間に内部レジスタをインクリメントして
行く処理の1ループに要する時間が1カウントに
要する時間になるが、この処理に要する命令の数
あるいはステート数はかなり多くなつて1カウン
ト時間が長くなる。1カウントに要する時間が長
いと、パルス幅の測定の分解能を上げることがで
きない。たとえばインテル社の8080Aのマイクロ
プロセツサを使用した場合、最低で4命令を必要
とし、1カウントあたり14.5μsec程度かかつてし
まう。また、これとは異なる方法で、プロセツサ
に何の仕事もさせないNOP(ノー・オペレーシヨ
ン)命令をあらかじめメモリに書き込んでおき、
パルス幅時間のカウントを行うときこのNON命
令を実行させカウント終了後プログラムカウンタ
ーの内容からカウント数を得る方法では、1カウ
ントに要する時間はさらに短くなるが、メモリ容
量を多く必要とし、長いパルス幅時間のカウント
には向かず、このような方法は現実的でない。
Conventionally, in order to measure pulse width signals using a microprocessor without using an external hard counter, when the pulse width signal to be measured is input via an input/output interface circuit, the leading edge of the input pulse is It is detected and a register inside the microprocessor is used as a counter to perform counting according to the built-in program. Even in the most simplified version of this program, the time required for one count is quite long, so it is not possible to increase the resolution for pulse width detection. For example, in a counter configured as shown in Figure 1a, the program
It starts, reads the input (IN), determines whether the input is high (High), and if the input is high, increments the internal register by the instruction, and sets the input to low (Low). ) Judgment is made based on instructions as to whether or not the level has been reached. While the input is at a high level, this command is executed one count at a time. In other words, the input is high
The time required for one loop of processing to increment the internal register between levels is the time required for one count, but the number of instructions or states required for this processing is considerably large, resulting in a longer one count time. If the time required for one count is long, the resolution of pulse width measurement cannot be improved. For example, when using Intel's 8080A microprocessor, a minimum of 4 instructions are required, and each count takes about 14.5 μsec. Another method is to write a NOP (no operation) instruction into memory in advance, which does not cause the processor to do any work.
The method of executing this NON instruction when counting the pulse width time and obtaining the count number from the contents of the program counter after counting is completed reduces the time required for one count, but requires a large memory capacity and requires a long pulse width. This method is not suitable for counting time and is not practical.

本発明の目的は、以上のような問題点を解決し
マイクロプロセツサを用いたカウンタを提供する
ことにある。
An object of the present invention is to solve the above problems and provide a counter using a microprocessor.

以下、図面を用いて本発明を詳細に説明する。
第2図は、本発明による実施例の概念的構成図
で、第2図において、1はマイクロプロセツサお
よびその周辺のデバイス(メモリは省略した)
で、10はマイクロプロセツサ本体で、このマイ
クロプロセツサ10からアドレスバス11、コン
トロールバス12およびバスドライバを介して双
方向データバス13が出力している。マイクロプ
ロセツサ10には割り込み要求を受けるINT端
子があつて割り込みを受け付けると、受け付けた
ことを示す割り込み認識信号を端子から出
力する。この割り込み認識信号出力端子
()は、割に込み命令ポート14に接続さ
れ、この割に込み命令ポート14は、マイクロプ
ロセツサ10の各レジスタの退避、割り込み原因
の分析、割り込みの種類に対応する割り込み処理
ルーチンに移すための割り込み命令をデータバス
上に乗せる(実際は必要な部分をハードウエアで
実行しあとはソフトウエアで行うのがふつうであ
る)。入出力インターフエース15にはアドレス
バス11、コントロールバス12およびデータバ
ス13が接続されていて、所定の信号によりこの
入出力インターフエース15のチツプセレクトが
行われ、ある条件(後述)のもとにコントロール
信号を出力する。また、図示はしていないがメモ
リにはアドレスバス11、コントロールバス12
およびデータバス13が接続されていて所要のプ
ログラムデータ等が必要なときにマイクロプロセ
ツサ10に入力される。2は擬似命令発生部で、
マイクロプロセツサ10のプログラムカウンタが
一定値ずつ順次に変化するようなある命令をデー
タバス13上に乗せるものでハードウエアで構成
されている。擬似命令コード発生部2はマイクロ
プロセツサ10に決められた命令のうち、「その
命令実行中に他のプログラムに飛越しまたは分岐
しプログラムカウンタの内容が不規則に変わるよ
うな命令」でない命令や「実行中に使用している
レジスタ等に影響を及ぼす命令」でない命令を発
生するように構成されている。第2図の例におい
ては、データバス13の各ラインのうちDB0
DB6のラインを3kΩ程度の抵抗で+Vcc電源にプ
ルアツプし、DB7を8.2kΩ程度の抵抗でコモンに
落とし、16進表示で“7F”というマシンコード
を構成している(これは、アキユムレータの内容
をアキユムレータに転送するという命令である)。
3は入力回路で、入力端子31には被測定パルス
幅信号が入力し、入出力インターフエース15よ
りのコントロール信号により入力信号の立ち上が
りの検出または立ち下がりの検出の選択が行われ
る。入出力回路3において、入力信号線31はア
ンドゲート34にはインバータ36を介してアン
ドゲート35には直接に接続され、入出力インタ
ーフエース15からのコントロール信号線33は
アンドゲート34にはインバータ37を介してア
ンドゲート35には直接に接続されている。
Hereinafter, the present invention will be explained in detail using the drawings.
FIG. 2 is a conceptual configuration diagram of an embodiment according to the present invention. In FIG. 2, 1 is a microprocessor and its peripheral devices (memory is omitted).
10 is a microprocessor main body, and a bidirectional data bus 13 is outputted from the microprocessor 10 via an address bus 11, a control bus 12, and a bus driver. The microprocessor 10 has an INT terminal that receives an interrupt request, and when it receives an interrupt, it outputs an interrupt recognition signal from the terminal indicating that the interrupt has been accepted. This interrupt recognition signal output terminal () is connected to the interrupt instruction port 14, and this interrupt instruction port 14 is used to save each register of the microprocessor 10, analyze the cause of the interrupt, and respond to the type of interrupt. An interrupt instruction to be transferred to the interrupt processing routine is placed on the data bus (actually, the necessary part is usually executed by hardware and the rest is done by software). An address bus 11, a control bus 12, and a data bus 13 are connected to the input/output interface 15, and chip selection of the input/output interface 15 is performed by a predetermined signal, and under certain conditions (described later). Outputs control signals. Although not shown, the memory includes an address bus 11 and a control bus 12.
A data bus 13 is connected to the microprocessor 10, and necessary program data and the like are input to the microprocessor 10 when necessary. 2 is a pseudo-instruction generation part,
It is constructed of hardware and carries a certain instruction on the data bus 13 so that the program counter of the microprocessor 10 changes sequentially by a constant value. The pseudo-instruction code generator 2 generates instructions that are not ``an instruction that jumps or branches to another program during the execution of the instruction and causes the contents of the program counter to change irregularly'' among the instructions determined by the microprocessor 10. It is configured to generate instructions that are not "instructions that affect registers etc. that are being used during execution." In the example shown in FIG. 2, among the lines of the data bus 13, DB 0 to
The DB 6 line is pulled up to the +Vcc power supply with a resistor of about 3 kΩ, and the DB 7 is connected to common with a resistor of about 8.2 kΩ, forming a machine code of “7F” in hexadecimal notation (this is the accumulator's (This is an instruction to transfer the contents to the storage unit.)
Reference numeral 3 designates an input circuit, into which a pulse width signal to be measured is inputted to an input terminal 31, and selection of detection of a rising edge or a falling edge of the input signal is performed in response to a control signal from an input/output interface 15. In the input/output circuit 3, the input signal line 31 is directly connected to the AND gate 34 via an inverter 36 and to the AND gate 35, and the control signal line 33 from the input/output interface 15 is connected to the AND gate 34 via an inverter 37. It is directly connected to the AND gate 35 via.

以上のように構成された本発明装置の動作を次
に説明する。第3図は、本発明装置の動作を説明
するためのフローチヤートである。まず、プログ
ラム・スタートすると、マイクロプロセツサ10
は入力回路3にコントロール信号を与える入出力
インターフエース15を選び被測定パルス幅信号
の立ち上がりを検出するために入出力インターフ
エース15を介してアンドゲート35を開く(第
3図フローチヤートの枠の記号a)。そして命令
によつて割り込み可能にしておき(記号b)、割
り込み待ちの状態または他のプログラムの実行の
状態にしておく(記号c)。被測定パルス幅入力
信号が入力回路3の入力端子31に入力するとア
ンドゲート35およびオアゲート38を介して出
力端子32に出力し、マイクロプロセツサ10の
INT端子に割り込み要求信号として入力する
(記号d)。するとマイクロプロセツサ10は直ち
に割り込み認識信号()を出力し、割に込
み命令ポート14はこれを受けてデータバス13
上に必要な割り込み命令を乗せる。前述のよう
に、割り込み命令は必要な部分をこのポート14
から乗せられた命令により実行しあとはメモリ等
からフエツチして来た命令により実行するのがふ
つうである。こうして擬似命令を実行したかどう
かの判定いいかえれば被測定信号の立上がりの部
分で割り込みがかかつたのか立ち下がりの部分で
割り込みがかかつたのかを判断し(記号e)、擬
似命令を実行していないときすなわち立ち上がり
の部分で割り込みがかかるとマイクロプロセツサ
は自動的に割り込み不能の状態なる。擬似命令実
行の段階に移るまでに、次のことを行う。まず被
測定信号の立ち下がりの検出状態にし(記号f)、
再び割り込み可能の状態にし(記号g)、メモリ
の存在しない番地に飛越す(記号h)。そして、
メモリの存在しない番地たとえば16進表示で8000
番地がプログラムカウンタに入れられると、プロ
グラムカウンタはメモリの存在しない番地を指す
ので、メモリから有効な命令が読み出されること
がない。したがつてデータバス13上に設定され
た擬似命令だけが有効になるのでこの擬似命令を
実行し(記号i)、次の割り込みが起きるまでこ
の擬似命令の実行を繰り返す。この間プログラム
カウンタの内容の増加分は擬似命令の実行回数を
示していることになる。さて、立ち下がりを検出
して割り込みがかかると(記号j)再び擬似命令
を実行したかどうかの判断をし(記号e)、肯定
ならばプログラムカウンタの内容の増加分を知り
(記号k)、復帰プログラムを経て、次のプログラ
ムに戻る(記号l)。擬似命令の1回の実行時間
か1カウント時間になりこれがパルス幅測定の分
解能を決めることになる。
The operation of the apparatus of the present invention configured as described above will be explained next. FIG. 3 is a flowchart for explaining the operation of the apparatus of the present invention. First, when you start the program, the microprocessor 10
selects the input/output interface 15 that provides a control signal to the input circuit 3, and opens the AND gate 35 via the input/output interface 15 in order to detect the rising edge of the pulse width signal to be measured (as shown in the frame of the flowchart in Figure 3). Symbol a). Then, it is made interruptible by an instruction (symbol b) and placed in a state of waiting for an interrupt or in a state of executing another program (symbol c). When the pulse width input signal to be measured is input to the input terminal 31 of the input circuit 3, it is output to the output terminal 32 via the AND gate 35 and the OR gate 38, and is output to the output terminal 32 of the microprocessor 10.
Input to the INT terminal as an interrupt request signal (symbol d). Then, the microprocessor 10 immediately outputs an interrupt recognition signal ( ), and the interrupt instruction port 14 receives this and outputs the interrupt recognition signal (
Place the necessary interrupt instructions on top. As mentioned above, the necessary part of the interrupt instruction is transferred to this port 14.
Usually, it is executed by an instruction loaded from a memory, and then executed by an instruction fetched from memory or the like. In this way, it is determined whether the pseudo-instruction has been executed or not.In other words, it is determined whether the interrupt was generated at the rising edge or the falling edge of the signal under test (symbol e), and the pseudo-instruction is executed. If the microprocessor is interrupted at a rising edge, the microprocessor automatically becomes interrupt-disabled. Before moving to the pseudo-instruction execution stage, do the following: First, set the falling edge of the signal under test to the detection state (symbol f),
It is again enabled for interrupts (symbol g) and jumps to a non-existent address in memory (symbol h). and,
An address that does not exist in memory, for example 8000 in hexadecimal
When an address is entered into the program counter, the program counter points to a non-existent address in memory, so no valid instructions are read from memory. Therefore, only the pseudo-instruction set on the data bus 13 is valid, so this pseudo-instruction is executed (symbol i) and the execution of this pseudo-instruction is repeated until the next interrupt occurs. During this time, the increase in the contents of the program counter indicates the number of times the pseudo-instruction has been executed. Now, when a falling edge is detected and an interrupt occurs (symbol j), it is determined whether the pseudo-instruction has been executed again (symbol e), and if it is affirmative, the increment in the contents of the program counter is determined (symbol k). After the return program, the program returns to the next program (symbol l). The time required for one execution of a pseudo-instruction or one count time determines the resolution of pulse width measurement.

以上のようにすれば、従来のようなソフトカウ
ンタによると1カウントには必ず数命令の実行時
間を要し分解能を上げることができなかつたのに
対し、本発明装置によれば最低1命令の実行時間
にまで1カウント時間を短くすることができ分解
能を上げることができる。
As described above, with the conventional soft counter, one count always requires the execution time of several instructions, making it impossible to increase the resolution, but with the device of the present invention, at least one instruction is required. One count time can be shortened to the execution time, and resolution can be increased.

第4図は本発明によるカウンタの他の実施例を
示す電気的構成図の一部を示したものである。こ
の実施例は、被測定電圧をパルス幅変更して被測
定電圧に比例するカウント数を得るものである。
第4図において、図示していないが、マイクロプ
ロセツサおよびその周辺回路1と擬似命令発生部
2は第2図と同様である。3は入力回路で、第2
図とは入力回路3が異なる。31は入力信号線、
32は出力信号線、39はコンパレータ、310
はランプ波形発生器、35はランプ波形発生器3
10のスタートパルスを与える信号線である。コ
ンパレータ39には入力信号線31とランプ波形
発生器310の出力端子が入力し、被測定電圧に
ランプ波形発生器310の出力電圧が等しくなる
とコンパレータ39の出力が反転してマイクロプ
ロセツサ10の割り込み要求信号の入力端子
INTに割り込み要求信号を与える。以上のよう
に構成すれば入力回路3の出力信号線32からは
ランプ波形発生器310をスタートしてからコン
パレータ39の出力が反転するまでの時間をTx
とすれば、Txは被測定電圧Exに比例している。
この時間Txを前記の実施例と同様にしてカウン
トしExに比例したカウント数を得ることができ
る。以下、その動作を第4図および第5図を用い
て説明する。まず第2図のように構成されたマイ
クロプロセツサ10をスタートし割り込み可能の
状態にする(第5図aフローチヤートの枠記号
a)。次にランプ波形発生器310をスタートし
てランプ波形電圧を出力させる(記号b)。第5
図bのようにランプ波形は時間に比例して電圧が
上昇する直線波形で、ランプ波形電圧が発生して
からこれが被測定電圧Exに等しくなるまでの時
間Txは、Exに比例している。ランプ波形発生器
310がスタートすると直ちに、マイクロプロセ
ツサ10は、プログラムがメモリの存在しない番
地に飛び越すようにしている(記号c)。この飛
び越し番地からマイクロプロセツサ10は擬似命
令の実行を開始し、割り込みがかかるまで繰り返
しプログラムカウンタが進む(記号d)。割り込
みがかかると、所定の割り込みプログラムが外部
(割り込み命令ポート14等)から与えられたプ
ログラムカウンタの内容を読み(番号e)、復帰
プログラムを経て(番号f)、次のプログラムに
移る。割り込み命令の実行中に得られるプログラ
ムカウンタの内容の増加分(飛び出し番地からの
増加分)からTxすなわち被測定電圧Exに応じた
カウント数を得ることができる。この実施例にお
いても1カウントに要する時間が短いので、電圧
測定の分解能を上げることができ、非常に有役で
ある。
FIG. 4 shows a part of an electrical configuration diagram showing another embodiment of the counter according to the present invention. In this embodiment, the pulse width of the voltage to be measured is changed to obtain a count proportional to the voltage to be measured.
Although not shown in FIG. 4, the microprocessor, its peripheral circuit 1, and pseudo-instruction generating section 2 are the same as those in FIG. 2. 3 is the input circuit, the second
The input circuit 3 is different from the figure. 31 is an input signal line;
32 is an output signal line, 39 is a comparator, 310
is a ramp waveform generator, 35 is a ramp waveform generator 3
This is a signal line that provides 10 start pulses. The input signal line 31 and the output terminal of the ramp waveform generator 310 are input to the comparator 39, and when the output voltage of the ramp waveform generator 310 becomes equal to the voltage to be measured, the output of the comparator 39 is inverted and an interrupt of the microprocessor 10 is generated. Request signal input terminal
Give an interrupt request signal to INT. With the above configuration, from the output signal line 32 of the input circuit 3, the time from the start of the ramp waveform generator 310 until the output of the comparator 39 is inverted is Tx.
Then, Tx is proportional to the measured voltage Ex.
This time Tx can be counted in the same manner as in the previous embodiment to obtain a count proportional to Ex. The operation will be explained below with reference to FIGS. 4 and 5. First, the microprocessor 10 configured as shown in FIG. 2 is started and placed in an interrupt-enabled state (frame symbol a in the flowchart in FIG. 5a). Next, the ramp waveform generator 310 is started to output a ramp waveform voltage (symbol b). Fifth
As shown in FIG. b, the ramp waveform is a linear waveform in which the voltage increases in proportion to time, and the time Tx from when the ramp waveform voltage is generated until it becomes equal to the measured voltage Ex is proportional to Ex. As soon as the ramp waveform generator 310 starts, the microprocessor 10 causes the program to jump to a non-existent address in memory (symbol c). From this jump address, the microprocessor 10 starts executing the pseudo-instruction, and the program counter repeatedly advances until an interrupt occurs (symbol d). When an interrupt occurs, a predetermined interrupt program reads the contents of a program counter provided from the outside (interrupt command port 14, etc.) (number e), passes through a return program (number f), and moves to the next program. A count number corresponding to Tx, that is, the voltage to be measured Ex, can be obtained from the increase in the contents of the program counter (increase from the jump address) obtained during execution of the interrupt instruction. Also in this embodiment, since the time required for one count is short, the resolution of voltage measurement can be increased, which is very useful.

上述の例では、ある信号が発生してから消滅す
るまでの時間をここでは便宜的にパルス幅信号と
して考えている。
In the above example, the time from when a certain signal is generated until it disappears is here considered as a pulse width signal for convenience.

以上のように、本発明によるマイクロプロセツ
サを用いたカウンタによれば、分解能の高いカウ
ント・システムを実現することができる。
As described above, according to the counter using the microprocessor according to the present invention, a counting system with high resolution can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図aはマイクロプロセツサを用いた従来の
カウンタシステム、bはその動作説明のためのフ
ローチヤート、第2図は本発明によるマイクロプ
ロセツサを用いたカウンタの電気的構成図、第3
図は動作説明のためのフローチヤート、第4図は
本発明装置の他の実施例の電気構成図の一部を示
す図、第5図は動作説明のためのフローチヤート
および波形図である。 1……マイクロプロセツサおよびその周辺回
路、10……マイクロプロセツサ本体、11……
アドレスバス、12……コントロールバス、13
……データバス、14……割り込み命令ポート、
15……入出力インターフエース、2……擬似命
令発生部、3……入力回路。
FIG. 1a is a conventional counter system using a microprocessor, b is a flowchart for explaining its operation, FIG. 2 is an electrical configuration diagram of a counter using a microprocessor according to the present invention, and FIG.
4 is a diagram showing a part of an electrical configuration diagram of another embodiment of the apparatus of the present invention, and FIG. 5 is a flowchart and a waveform diagram for explaining the operation. 1...Microprocessor and its peripheral circuit, 10...Microprocessor main body, 11...
Address bus, 12...Control bus, 13
...Data bus, 14...Interrupt instruction port,
15...I/O interface, 2...Pseudo-instruction generation section, 3...Input circuit.

Claims (1)

【特許請求の範囲】 1 マイクロプロセツサと、このマイクロプロセ
ツサに備えられたメモリと、前記マイクロプロセ
ツサのプログラムカウンタが一定値ずつ順次かわ
るような1つの擬似命令コードを前記マイクロプ
ロセツサのデータ・バス上に乗せる擬似命令発生
部と、パルス幅信号が入力している時間に前記擬
似命令を前記マイクロプロセツサに実行させパル
ス幅信号が消滅すると前記擬似命令の実行を終了
させる割り込み信号を前記マイクロプロセツサに
与える入力回路とを具備し、前記擬似命令の実行
開始に先立つた前記マイクロプロセツサのプログ
ラムカウンタの内容を前記メモリの存在しない番
地にし、前記マイクロプロセツサのプログラムカ
ウンタが前記擬似命令の実行開始から終了までに
進んだ数からパルス幅信号に応じたカウント数を
得るようにしたマイクロプロセツサを用いたカウ
ンタ。 2 パルス幅信号の前縁でマイクロプロセツサに
割り込みをかけこの割り込み要求信号により擬似
命令の実行を開始し、後縁で再びマイクロプロセ
ツサに割り込みをかけて擬似命令の実行を終了す
るように構成された特許請求の範囲第1項記載の
マイクロプロセツサを用いたカウンタ。 3 パルス幅信号に変換される被測定信号のパル
ス幅変換開始にともなつて擬似命令の実行を開始
しパルス幅変換終了にともなつてマイクロプロセ
ツサに割り込みをかけて擬似命令の実行を終了す
るようにした特許請求の範囲第1項記載のマイク
ロプロセツサを用いたカウンタ。
[Scope of Claims] 1. A microprocessor, a memory provided in the microprocessor, and a pseudo-instruction code that causes a program counter of the microprocessor to sequentially change by a constant value. - A pseudo-instruction generator placed on the bus, and an interrupt signal that causes the microprocessor to execute the pseudo-instruction while the pulse width signal is being input, and terminates execution of the pseudo-instruction when the pulse width signal disappears. an input circuit for inputting the pseudo-instruction to the microprocessor, the program counter of the microprocessor sets the contents of the program counter of the microprocessor to a non-existing address in the memory before starting execution of the pseudo-instruction; A counter using a microprocessor that obtains a count according to a pulse width signal from the number advanced from the start to the end of execution. 2. It is configured to interrupt the microprocessor at the leading edge of the pulse width signal and start execution of a pseudo-instruction in response to this interrupt request signal, and interrupt the microprocessor again at the trailing edge to end the execution of the pseudo-instruction. A counter using a microprocessor according to claim 1. 3. Execution of a pseudo-instruction is started when the pulse width conversion of the signal under measurement to be converted into a pulse width signal starts, and execution of the pseudo-instruction is ended by interrupting the microprocessor when the pulse width conversion is completed. A counter using a microprocessor according to claim 1.
JP135078A 1978-01-10 1978-01-10 Counter using microprocessor Granted JPS5494380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP135078A JPS5494380A (en) 1978-01-10 1978-01-10 Counter using microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP135078A JPS5494380A (en) 1978-01-10 1978-01-10 Counter using microprocessor

Publications (2)

Publication Number Publication Date
JPS5494380A JPS5494380A (en) 1979-07-26
JPH02674B2 true JPH02674B2 (en) 1990-01-09

Family

ID=11499031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP135078A Granted JPS5494380A (en) 1978-01-10 1978-01-10 Counter using microprocessor

Country Status (1)

Country Link
JP (1) JPS5494380A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743401B2 (en) * 1984-07-27 1995-05-15 松下電器産業株式会社 Signal processor
JPS63169826A (en) * 1987-01-07 1988-07-13 Mitsubishi Electric Corp Counter circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895170A (en) * 1972-03-15 1973-12-06
JPS5477174A (en) * 1977-12-02 1979-06-20 Bell & Howell Japan Method of measuring pulse width by using microcomputer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895170A (en) * 1972-03-15 1973-12-06
JPS5477174A (en) * 1977-12-02 1979-06-20 Bell & Howell Japan Method of measuring pulse width by using microcomputer

Also Published As

Publication number Publication date
JPS5494380A (en) 1979-07-26

Similar Documents

Publication Publication Date Title
KR940011670B1 (en) Interrupt controller
JP2595314B2 (en) IC card with erroneous writing prevention function
US5070476A (en) Sequence controller
JPH02674B2 (en)
JPS6037998B2 (en) semiconductor storage device
JP2770743B2 (en) Weight control method
JPS6128144A (en) Executing device of tracing
JP3163568B2 (en) IC test equipment
JP3056232B2 (en) MR device
JP2575025B2 (en) In-circuit emulator
JP2538671Y2 (en) Pulse measuring device
JP3100013B2 (en) Program debug device
JP2675081B2 (en) Arithmetic processing method
SU1688127A1 (en) Multicomponent mixtures preparation process controller
JPS5839343A (en) Initial starting device for plural systems
JPH0679278B2 (en) Microcomputer development equipment
JPS6248866B2 (en)
JPS6075945A (en) Program control type data processor provided with trigger timing function
JPH0553616A (en) Semiconductor device
JPH0894660A (en) Pulse measuring apparatus
JPS607298B2 (en) Scan-in control method
JPH02202646A (en) Micro program controller
JPH02113347A (en) Tracer device
JPS60147849A (en) System for debugging microprogram
JPS63181043A (en) Generating device for false input signal supplied to controller