JPS6248866B2 - - Google Patents

Info

Publication number
JPS6248866B2
JPS6248866B2 JP56113361A JP11336181A JPS6248866B2 JP S6248866 B2 JPS6248866 B2 JP S6248866B2 JP 56113361 A JP56113361 A JP 56113361A JP 11336181 A JP11336181 A JP 11336181A JP S6248866 B2 JPS6248866 B2 JP S6248866B2
Authority
JP
Japan
Prior art keywords
computer
instruction
counter
test
execution time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56113361A
Other languages
Japanese (ja)
Other versions
JPS5816356A (en
Inventor
Tsutomu Kubota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56113361A priority Critical patent/JPS5816356A/en
Publication of JPS5816356A publication Critical patent/JPS5816356A/en
Publication of JPS6248866B2 publication Critical patent/JPS6248866B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は、コンピユータインストラクシヨン実
行時間測定装置、特にコンピユータのインストラ
クシヨンにより制御され、かつ正確な動作を行う
ことが必要な自動制御システムやセンサー等と組
合せて使用し、これらを忠実に動作させることが
必要なコンピユータのインストラクシヨン実行時
間の測定を自動的に行うことができるインストラ
クシヨン実行時間測定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention is a computer instruction execution time measurement device, particularly for use in combination with automatic control systems, sensors, etc. that are controlled by computer instructions and require accurate operation. The present invention relates to an instruction execution time measurement device that can automatically measure the instruction execution time of a computer that is required to operate these instructions faithfully.

従来、コンピユータのインストラクシヨン実行
時間を測定する方法としては次の2つが知られて
いる。
Conventionally, the following two methods are known as methods for measuring the instruction execution time of a computer.

第1の方法は、被測定インストラクシヨンを繰
り返して実行するプログラムと、このプログラム
から被測定インストラクシヨンのみを除いたプロ
グラムとを用意し、この2つのプログラムを供試
体コンピユータに別々に実行させ、両プログラム
の実行時間をストツプウオツチ等の時間計測器を
用いて計測し、両プログラムの実行時間の差を求
め、これを繰返し実行回数で割ることにより被測
定インストラクシヨンの実行時間を算出するもの
である。この方法によると、ストツプウオツチに
よる手動測定が可能であるが、測定誤差を小さく
するためにプログラムの繰返し実行回数をふやす
必要があり、また回数をふやして精度を上げよう
としてもコンピユータのインストラクシヨンの種
類は一般に数十から百数十程度あるため、これら
の全インストラクシヨンについて測定するには所
要時間がそれだけふえてしまうという欠点があ
る。
The first method is to prepare a program that repeatedly executes the instruction to be measured and a program in which only the instruction to be measured is removed from this program, and have the test specimen computer execute these two programs separately. , the execution time of the instruction to be measured is calculated by measuring the execution time of both programs using a time measuring device such as a stopwatch, finding the difference between the execution times of both programs, and dividing this by the number of repeated executions. It is. According to this method, manual measurement using a stopwatch is possible, but it is necessary to increase the number of program executions to reduce measurement errors, and even if you try to increase the accuracy by increasing the number of repetitions, the computer instructions Since there are generally tens to hundreds of types, there is a drawback that the time required to measure all of these instructions increases accordingly.

第2の方法は第1の方法で述べた2つのプログ
ラムをそれぞれ供試体コンピユータで実行させ、
供試体コンピユータ内部のインターバルタイマ
(内部時計)により実行時間を求める方法であ
る。この第2の方法によれば、インストラクシヨ
ン実行時間の自動測定が可能となるが、通常、コ
ンピユータのインターバルタイマの基準となるク
ロツクはインストラクシヨンを実行させるための
クロツクと共通のクロツクを使用しているために
クロツクに誤差が発生すると、その誤差がそのま
まインストラクシヨンの実行時間および測定の基
準となるインターバルタイマの両方に影響を与
え、測定精度が下がるという欠点がある。
The second method is to run the two programs described in the first method on each test specimen computer,
This method determines the execution time using an interval timer (internal clock) inside the computer under test. According to this second method, it is possible to automatically measure the instruction execution time, but the clock that is the reference clock for the computer's interval timer is usually the same as the clock for executing the instructions. Therefore, if an error occurs in the clock, the error directly affects both the instruction execution time and the interval timer that is the measurement standard, resulting in a decrease in measurement accuracy.

本発明の目的は上記欠点を除去し、被測定イン
ストラクシヨン実行時間の高精度かつ高速度な自
動測定ができるコンピユータインストラクシヨン
実行時間測定装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a computer instruction execution time measuring device which eliminates the above-mentioned drawbacks and is capable of automatically measuring the execution time of an instruction to be measured with high precision and high speed.

本発明のコンピユータインストラクシヨン実行
時間測定装置は、被測定インストラクシヨンを含
まないプログラムと被測定インストラクシヨンを
含むプログラムとから構成される供試体コンピユ
ータのプログラムを測定用コンピユータから供試
体用コンピユータにロードし、前記測定用コンピ
ユータ内の測定用プログラムと前記供試体コンピ
ユータのプログラムとを同期をとりながら実行
し、前記被測定インストラクシヨンを含まないプ
ログラムと被測定インストラクシヨンを含むプロ
グラムの両プログラムの実行時間を測定し、得ら
れた両プログラムの実行時間の差と実行回数から
被測定インストラクシヨンの実行時間を算出し、
前記供試体コンピユータのインストラクシヨンの
実行時間の自動測定を行ない、任意実行回数あた
りの実行時間をもとめることができるようにした
ことを特徴とする。
The computer instruction execution time measuring device of the present invention transfers a program of a computer under test consisting of a program not including an instruction to be measured and a program including an instruction to be measured from a computer for measurement to a computer for a test object. and execute the measurement program in the measurement computer and the program of the test object computer in synchronization, so that both a program not including the instruction to be measured and a program including the instruction to be measured are executed. Measure the execution time of the program, calculate the execution time of the measured instruction from the difference in execution time of both programs and the number of executions,
The present invention is characterized in that the execution time of the instructions of the computer under test is automatically measured, and the execution time per arbitrary number of executions can be determined.

次に本発明の一実施例について図面を参照して
説明する。第1図は本発明の一実施例を示すブロ
ツク図、第2図は第1図の実施例で使用する、供
試体コンピユータおよび測定用コンピユータのプ
ログラムを示すフローチヤートである。測定用コ
ンピユータ1は通信用インタフエース3、および
通信回線4を介して供試体コンピユータ2へ、供
試体用コンピユータのプログラム22をロードす
る。このロード命令は測定用コンピユータのプロ
グラム21のロード命令211により行う。次
に、測定用コンピユータ1から計測器インタフエ
ース10および汎用の計測器バス12を介してユ
ニバーサルカウンタ9へ動作モード設定およびイ
ニシアライズ212を行う。次に、測定用コンピ
ユータ1は通信用インタフエース3および通信回
線4を介して供試体コンピユータ2へユニバーサ
ルカウンタ9の動作モード設定およびイニシアラ
イズ完了を知らせる同期コードの出力213を行
い、この同期コードの入力2201を行つた供試体コ
ンピユータ2は第1の試験用プログラム221の
実行を開始する。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a flowchart showing programs for a specimen computer and a measurement computer used in the embodiment of FIG. The measurement computer 1 loads the test object computer program 22 to the test object computer 2 via the communication interface 3 and the communication line 4. This load command is executed by the load command 211 of the program 21 of the measurement computer. Next, operation mode setting and initialization 212 are performed from the measuring computer 1 to the universal counter 9 via the measuring instrument interface 10 and the general-purpose measuring instrument bus 12. Next, the measurement computer 1 outputs a synchronization code 213 to inform the specimen computer 2 of the completion of the operation mode setting and initialization of the universal counter 9 via the communication interface 3 and the communication line 4. The specimen computer 2 that has performed the input 2201 starts executing the first test program 221.

被測定インストラクシヨンのセツト2211を
行つたのち、供試体コンピユータ2のカウンタに
初期値10000のセツト2212を行う。次にユニバー
サルカウンタ9のスタート命令2213を行う。すな
わち、入出力バス5を介して被測定インストラク
シヨンの実行開始もしくは完了を指示する命令ア
ドレスコード、および命令アドレスコードが実行
開始か、もしくは完了であるかを判定する命令デ
ータコードがこの順序でタイミングをずらして命
令デコーダ8に入力され、また前記命令アドレス
コードを同じタイミングで取込むためのアドレス
ストローブ信号6および命令データコードを同じ
タイミングで取込むためのデータストローブ信号
7も命令デコーダ8に入力される。さらに入出力
バス5を介して供試体コンピユータ2よりのクロ
ツクパルスが命令デコーダ8のアンド回路82に
与えられる。命令アドレスコードは、同じタイミ
ングで入力するアドレスストローブ信号6により
アドレスデコーダ81にラツチされ、デコードし
たうえアンド回路82に2値信号のレベル“1”
として出力する。命令データコードは、レベル
“1”として否定回路83、およびJK型フリツプ
フロツプ回路84のJ入力端子に入力し、また、
否定回路83によつてレベル“0”となつてフリ
ツプフロツプ回路84のK入力端子に加えられ
る。
After setting the instruction to be measured 2211, the initial value 10000 is set 2212 to the counter of the computer under test 2. Next, a start command 2213 for the universal counter 9 is issued. That is, an instruction address code that instructs execution start or completion of the instruction under test via the input/output bus 5, and an instruction data code that determines whether the instruction address code is execution start or completion are executed in this order. They are input to the instruction decoder 8 with shifted timing, and an address strobe signal 6 for capturing the instruction address code at the same timing and a data strobe signal 7 for capturing the instruction data code at the same timing are also input to the instruction decoder 8. be done. Further, a clock pulse from the computer under test 2 is applied to the AND circuit 82 of the instruction decoder 8 via the input/output bus 5. The instruction address code is latched into the address decoder 81 by the address strobe signal 6 input at the same timing, and after being decoded, the AND circuit 82 outputs the binary signal level "1".
Output as . The instruction data code is input as level "1" to the NOT circuit 83 and the J input terminal of the JK flip-flop circuit 84, and
It is set to level "0" by the NOT circuit 83 and applied to the K input terminal of the flip-flop circuit 84.

前記のクロツクパルスは、ユニバーサルカウン
タを動作させているときは常にレベル“1”をと
るように制御されて出力しており、アンド回路8
2の入力であるアドレスデコーダ81の出力、お
よび命令データストローブ信号は、レベル“1”
で同時にアンド回路に入力し、クロツクパルスと
アンド条件が成立したときに出力としてレベル
“1”のクロツクパルスをフリツプフロツプ回路
84の同期クロツク入力端子Cに入力する。
The above-mentioned clock pulse is controlled and outputted so that it always takes the level "1" when the universal counter is operating, and is outputted by the AND circuit 8.
The output of the address decoder 81 and the command data strobe signal, which are the inputs of 2, are at level "1".
At the same time, the clock pulse and the clock pulse are input to the AND circuit, and when the AND condition is satisfied, a clock pulse of level "1" is input to the synchronous clock input terminal C of the flip-flop circuit 84 as an output.

従つてフリツプフロツプ回路84のQ出力端子
にユニバーサルカウンタ9をスタートさせるレベ
ル“1”のゲート信号11を発生してユニバーサ
ルカウンタ9をスタートさせたのち、被測定イン
ストラクシヨン実行2214を行い、さらに供試体コ
ンピユータのカウンタをインクリメントしながら
繰返し10000回の実行2215を行い、繰返し実行回
数10000回に達すると、ユニバーサルカウンタの
ストツプ命令2216を行う。すなわち、否定回路8
3およびフリツプフロツプ回路84のJ入力端子
に入力される信号がレベル“0”となり、フリツ
プフロツプ回路84のQ出力端子のゲート信号1
1はレベル“0”となり、その実行時間の計測を
完了する。次に測定完了同期コードの出力2202を
通信用インターフエース3および通信回線4を介
して測定用コンピユータ1に行う。測定用コンピ
ユータ1はこの測定完了同期コードの入力214
を行うと、ユニバーサルカウンタ9にインストラ
クシヨン実行時間データの転送の要求命令215
を行い、転送されてくる実行時間の読込み216
を行い、第1の試験用プログラムの実行時間TA
を得る。このようにして、被測定インストラクシ
ヨンを含む第1の試験用プログラムの実行が完了
すると、引続き第2の試験用プログラム222の
実行を開始する。このプログラム222は第1の
試験用プログラム221から、インストラクシヨ
ンのセツト2211、および被測定インストラクシヨ
ン実行2214を除いたものであり、第1の試験用プ
ログラムと同様に実行することができて、プログ
ラムの実行時間TBが得られる。
Therefore, after starting the universal counter 9 by generating a gate signal 11 of level "1" to the Q output terminal of the flip-flop circuit 84 and starting the universal counter 9, the instruction to be measured is executed 2214, and then the test object is Execution 2215 is repeated 10,000 times while incrementing the computer counter, and when the number of repeated executions reaches 10,000, a universal counter stop command 2216 is executed. That is, the negative circuit 8
3 and the signal input to the J input terminal of the flip-flop circuit 84 becomes level "0", and the gate signal 1 of the Q output terminal of the flip-flop circuit 84 becomes "0".
1 becomes level "0" and the measurement of its execution time is completed. Next, a measurement completion synchronization code is output 2202 to the measurement computer 1 via the communication interface 3 and the communication line 4. The measurement computer 1 inputs this measurement completion synchronization code 214
When this is done, a request command 215 for transferring instruction execution time data is sent to the universal counter 9.
and read the execution time transferred 216
, and the execution time T A of the first test program is
get. In this way, when the execution of the first test program including the instruction under test is completed, execution of the second test program 222 is subsequently started. This program 222 is obtained by removing the instruction set 2211 and measured instruction execution 2214 from the first test program 221, and can be executed in the same manner as the first test program. , the program execution time T B is obtained.

第1および第2の試験用プログラムの実行時間
AおよびTBが得られると、測定用コンピユータ
1は被測定インストラクシヨン実行時間の演算2
17を行い、次の(1)式の演算により一つの被測定
インストラクシヨンの実行時間TXを出力する。
When the execution times T A and T B of the first and second test programs are obtained, the measurement computer 1 calculates the execution time of the instruction under test 2.
17, and the execution time T X of one instruction to be measured is output by calculating the following equation (1).

X=(TA−TB)/10000 ………(1) 次にこの演算結果のラインプリンタ13への出
力218を行う。
T X =(T A - T B )/10000 (1) Next, this calculation result is outputted 218 to the line printer 13.

本発明は以上説明したように、被測定インスト
ラクシヨンを含む第1の試験用プログラムと、第
1の試験用プログラムから被測定インストラクシ
ヨンのセツトおよび実行を除いた第2の試験用プ
ログラムとを測定用コンピユータにより供試体コ
ンピユータに実行させ、その実行時間の差と繰返
し実行回数とにより、被測定インストラクシヨン
実行時間の高精度かつ高速度な自動測定ができる
という効果がある。
As explained above, the present invention includes a first test program including the instruction under test, and a second test program excluding the setting and execution of the instruction under test from the first test program. is executed by the test computer by the measurement computer, and the execution time of the instruction to be measured can be automatically measured with high precision and high speed based on the difference in execution time and the number of repeated executions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図は第1図の実施例で使用する測定用コンピ
ユータおよび供試体コンピユータ用プログラムを
示すフローチヤートである。 1……測定用コンピユータ、2……供試体コン
ピユータ、3……通信用インターフエース、4…
…通信回線、5……入出力バス、6……アドレス
ストローブ信号、7……データストローブ信号、
8……命令デコーダ、9……ユニバーサルカウン
タ、10……計測器インタフエース、11……ユ
ニバーサルカウンタゲート信号、12……計測器
バス、13……ラインプリンタ、81……アドレ
スデコーダ、82……アンド回路、83……否定
回路、84……フリツプフロツプ回路、21……
測定用コンピユータのプログラム、22……供試
体コンピユータのプログラム、221……第1の
試験用プログラム、222……第2の試験用プロ
グラム。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a flowchart showing programs for the measurement computer and specimen computer used in the embodiment shown in FIG. 1...Measurement computer, 2...Specimen computer, 3...Communication interface, 4...
...Communication line, 5...I/O bus, 6...Address strobe signal, 7...Data strobe signal,
8...Instruction decoder, 9...Universal counter, 10...Measuring instrument interface, 11...Universal counter gate signal, 12...Measuring instrument bus, 13...Line printer, 81...Address decoder, 82... AND circuit, 83...NOT circuit, 84...Flip-flop circuit, 21...
Measurement computer program, 22... Specimen computer program, 221... First test program, 222... Second test program.

Claims (1)

【特許請求の範囲】[Claims] 1 被測定インストラクシヨンの実行時間を測定
される供試体に試験用プログラムをロードして実
行させる測定用プログラムをロードした測定用コ
ンピユータと、前記試験用プログラムの実行時間
を計測するユニバーサルカウンタと、前記試験用
プログラムを実行して前記供試体コンピユータか
ら出力される命令アドレスコードを、これとほぼ
同じタイミングで出力するアドレスストローブ信
号を受けてデコードおよびラツチして2値の一方
のレベルを出力するアドレスデコーダ、および前
記アドレスデコーダの出力を入力とし、前記供試
体コンピユータから前記アドレスコードのタイミ
ングよりも遅れて出力される命令データコードお
よびこれとほぼ同じタイミングで出力されるデー
タストローブ信号、ならびにクロツク信号を入力
とし、前記命令データコードが2値の一方のレベ
ルとなる時に前記ユニバーサルカウンタをスター
トさせ、前記命令データコードが2値の他方のレ
ベルとなる時に前記ユニバーサルカウンタをスト
ツプさせる2値のゲート信号を出力する論理回路
を有する命令デコーダと、前記ユニバーサルカウ
ンタの計測した実行時間から前記測定用コンピユ
ータが演算する前記被測定インストラクシヨンの
実行時間を出力する周辺装置と、前記測定用コン
ピユータと前記供試体コンピユータ間をインタフ
エースする通信用インタフエースと、前記測定用
コンピユータと前記ユニバーサルカウンタ間をイ
ンタフエースする計測器用インタフエースとを備
え、前記試験用プログラムが、前記供試体コンピ
ユータに被測定インストラクシヨンをセツトし、
前記供試体コンピユータのカウンタに初期値をセ
ツトし、前記ユニバーサルカウタにスタートを命
令し、前記被測定インストラクシヨンを繰返し実
行させ、前記供試体コンピユータのカウンタを実
行回数に応じてインクリメントし、所定の繰返し
回数に達すると前記ユニバーサルカウンタにスト
ツプを命令するように構成される第1の試験用プ
ログラムと、前記供試体コンピユータのカウンタ
に初期値をセツトし、前記ユニバーサルカウンタ
にスタートを命令し、前記供試体コンピユータの
カウンタを前記繰返し回数だけインクリメント
し、前記ユニバーサルカウンタにストツプを命令
するように構成される第2の試験用プログラムと
を有し、前記第1および第2の試験用プログラム
の実行時間の差を前記繰返し回数に正比例する量
で割る計算を前記測定用コンピユータにより演算
し、任意実行回数あたりのインストラクシヨン実
行時間を測定できることを特徴とするコンピユー
タインストラクシヨン実行時間測定装置。
1. A measurement computer loaded with a measurement program that loads and executes a test program on a specimen whose execution time of an instruction to be measured is measured, and a universal counter that measures the execution time of the test program; An address that receives, decodes and latches an address strobe signal that outputs an instruction address code output from the test sample computer at almost the same timing as the test program, and outputs one of the binary levels. A decoder, and the output of the address decoder are input, and the instruction data code outputted from the specimen computer with a delay from the timing of the address code, the data strobe signal outputted at almost the same timing as this, and the clock signal are inputted. a binary gate signal that starts the universal counter when the instruction data code reaches one of the binary levels and stops the universal counter when the instruction data code reaches the other binary level; an instruction decoder having a logic circuit for output; a peripheral device for outputting the execution time of the instruction to be measured calculated by the measurement computer from the execution time measured by the universal counter; the measurement computer and the specimen. The test program includes a communication interface for interfacing between computers, and a measuring instrument interface for interfacing between the measurement computer and the universal counter, and the test program sends instructions to be measured to the specimen computer. set,
An initial value is set in the counter of the test object computer, the universal counter is commanded to start, the instruction to be measured is repeatedly executed, the counter of the test object computer is incremented according to the number of executions, and the counter of the test object computer is incremented according to the number of executions. a first test program configured to instruct the universal counter to stop when the number of repetitions has been reached; a first test program configured to set an initial value in a counter of the test specimen computer; instruct the universal counter to start; a second test program configured to increment a counter of the test object computer by the number of repetitions and instruct the universal counter to stop; and an execution time of the first and second test programs. A computer instruction execution time measuring device, characterized in that the measuring computer calculates the difference of the number of repetitions by dividing the difference by an amount directly proportional to the number of repetitions, thereby measuring the instruction execution time per arbitrary number of executions.
JP56113361A 1981-07-20 1981-07-20 Measuring device for execution time of computer instruction Granted JPS5816356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56113361A JPS5816356A (en) 1981-07-20 1981-07-20 Measuring device for execution time of computer instruction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56113361A JPS5816356A (en) 1981-07-20 1981-07-20 Measuring device for execution time of computer instruction

Publications (2)

Publication Number Publication Date
JPS5816356A JPS5816356A (en) 1983-01-31
JPS6248866B2 true JPS6248866B2 (en) 1987-10-15

Family

ID=14610327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56113361A Granted JPS5816356A (en) 1981-07-20 1981-07-20 Measuring device for execution time of computer instruction

Country Status (1)

Country Link
JP (1) JPS5816356A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856163A (en) * 1981-09-30 1983-04-02 Fujitsu Ltd Method for measuring instruction execution time
US5121501A (en) * 1989-12-27 1992-06-09 International Business Machines Corporation First processor inserting hooks into software and sending unique identifications to output bus and second processor associating data frames and time with these unique identifications

Also Published As

Publication number Publication date
JPS5816356A (en) 1983-01-31

Similar Documents

Publication Publication Date Title
GB2034993A (en) Method for high resolution and high accuracy time measurement
JPS6248866B2 (en)
JP2588195B2 (en) Pulse input device
JPH035801A (en) Programmable controller
JPH0271190A (en) Method for time calibration of computer system
CA1212770A (en) Method for propagating unknown digital values in a hardware based complex circuit simulation system
KR100207926B1 (en) Pulse width measuring method and its apparatus
JP2545234Y2 (en) Timing correction circuit
JP2761306B2 (en) Test method of interval timer
JPS60254340A (en) Device for measuring instruction execution time of information processor
JP2607113B2 (en) A / D conversion method
JPH10255489A (en) Microcomputer
JPH0296848A (en) Method for measuring execution time of instruction
JPS5933079Y2 (en) Data event measurement device
SU392535A1 (en) METHOD OF MEASURING ANGLE CORRECTION ERROR
JPH0450616B2 (en)
JPS59221710A (en) Measuring system for arithmetic processing time of sequence program
JPS6359021A (en) Analog-digital converter
JP2697695B2 (en) Adapter device
JPH055514Y2 (en)
JPH04178840A (en) Performance measuring system
JPH0619752A (en) Microcomputer
JPH02674B2 (en)
JPS61189472A (en) Testing method for integrating circuit
JPH04255047A (en) Method for measuring data transfer rate of channel processor