JP2793425B2 - Data processing device - Google Patents

Data processing device

Info

Publication number
JP2793425B2
JP2793425B2 JP4066642A JP6664292A JP2793425B2 JP 2793425 B2 JP2793425 B2 JP 2793425B2 JP 4066642 A JP4066642 A JP 4066642A JP 6664292 A JP6664292 A JP 6664292A JP 2793425 B2 JP2793425 B2 JP 2793425B2
Authority
JP
Japan
Prior art keywords
circuit
microprogram
data processing
register
measurement data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4066642A
Other languages
Japanese (ja)
Other versions
JPH06139370A (en
Inventor
昌彦 城市
知嗣 川平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI ENJINIARINGU KK
NEC Corp
Original Assignee
NIPPON DENKI ENJINIARINGU KK
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI ENJINIARINGU KK, Nippon Electric Co Ltd filed Critical NIPPON DENKI ENJINIARINGU KK
Priority to JP4066642A priority Critical patent/JP2793425B2/en
Publication of JPH06139370A publication Critical patent/JPH06139370A/en
Application granted granted Critical
Publication of JP2793425B2 publication Critical patent/JP2793425B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、マイクロプログラムに
より制御されるデータ処理装置に関し、特に、各種パラ
メータの測定機構を有するデータ処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processor controlled by a microprogram, and more particularly to a data processor having a mechanism for measuring various parameters.

【0002】[0002]

【従来の技術】図7は、従来のデータ処理装置の一例を
示すブロック図である。図7に示すように、本例は、マ
イクロプログラム制御回路1C、マイクロプログラムの
動作状態信号S、動作状態信号Sの出力端子12、プロ
ーブ13、周波数カウンタ14ストップウォッチ15に
より構成されている。
2. Description of the Related Art FIG. 7 is a block diagram showing an example of a conventional data processing device. As shown in FIG. 7, the present example includes a microprogram control circuit 1 </ b> C, an operation state signal S of the microprogram, an output terminal 12 of the operation state signal S, a probe 13, a frequency counter 14 and a stopwatch 15.

【0003】図7の従来のデータ処理装置では、各種パ
ラメータ(マイクロプログラムの使用率、特定の命令の
有効率等)の測定は、出力端子12と外部に備えられた
周波数カウンタ14とをプローブ13で結んでから周波
数カウンタ14がオーバフローを発生するまでの時間を
ストップウォッチ14で測定し、オーバフロー時のカウ
ンタ値を測定した時間で除算することにより行なわれて
いた。
In the conventional data processing apparatus shown in FIG. 7, measurement of various parameters (microprogram use rate, specific command effective rate, etc.) is performed by using an output terminal 12 and an externally provided frequency counter 14 as a probe 13. This is performed by measuring the time from when the frequency counter 14 generates an overflow after the connection by the stopwatch 14 and dividing the counter value at the time of overflow by the measured time.

【0004】[0004]

【発明が解決しようとする課題】上述した従来のデータ
処理装置は、各種パラメータの測定に際して、サンプル
タイミングと測定データとをアンドしたデータの出力端
子と周波数カウンタとの接続や実時間の測定を人手によ
る作業で行っているので、面倒な上に測定誤差が大きく
なるという問題点を有している。
In the conventional data processing apparatus described above, when measuring various parameters, the connection between the output terminal of the data containing the sample timing and the measured data and the frequency counter and the measurement of the real time are performed manually. However, there is a problem that the measurement is troublesome and the measurement error increases.

【0005】[0005]

【課題を解決するための手段】第1の発明のデータ処理
装置は、マイクロプログラムにより制御されるとともに
時刻回路からその時の時刻を読出せるデータ処理装置に
おいて、サンプル周期を格納するサンプル周期レジスタ
と、測定データを指定する測定データレジスタと、前記
サンプル周期レジスタの指定によりサンプルタイミング
を発生するサンプルタイミング発生回路と、前記測定デ
ータレジスタの指定により測定データを選択する切替回
路と、前記サンプルタイミング発生回路により発生した
サンプルタイミングと前記切替回路の出力との論理積を
出力するAND回路と、前記AND回路の出力を計数す
るカウンタと、前記カウンタのオーバフローを検出する
オーバフロー検出回路と、前記オーバフロー検出回路の
出力によりマイクロプログラムに割込みを発生させる割
込発生回路とを有して構成されている。
A data processing apparatus according to a first aspect of the present invention is a data processing apparatus controlled by a microprogram and capable of reading the time at that time from a time circuit. A measurement data register that specifies measurement data, a sample timing generation circuit that generates a sample timing by specifying the sample cycle register, a switching circuit that selects measurement data by specifying the measurement data register, and a sample timing generation circuit. An AND circuit that outputs a logical product of the generated sample timing and the output of the switching circuit; a counter that counts the output of the AND circuit; an overflow detection circuit that detects an overflow of the counter; and an output of the overflow detection circuit By microphone It is configured to include an interrupt generating circuit for generating an interrupt program.

【0006】また、第2の発明のデータ処理装置は、第
1の発明のデータ処理装置において、第1の発明のサン
プル周期レジスタの内容をマイクロプログラムにより格
納する手段を設けて必要に応じてその内容を変更するこ
とにより構成されている。
The data processing apparatus according to a second aspect of the present invention is the data processing apparatus according to the first aspect of the present invention, wherein a means for storing the contents of the sample period register according to the first aspect of the present invention by a microprogram is provided. It is configured by changing the contents.

【0007】さらに、第3の発明のデータ処理装置は、
第1または第2の発明のデータ処理装置において、第1
または第2の発明の測定データレジスタの内容をマイク
ロプログラムにより格納する手段を設けて必要に応じて
その内容を変更することにより構成されている。
Further, a data processing device according to a third aspect of the present invention
In the data processing device according to the first or second invention,
Alternatively, a means for storing the contents of the measurement data register of the second invention by a microprogram is provided, and the contents are changed as necessary.

【0008】[0008]

【実施例】次に、第1の発明について図面を参照して説
明する。図1は、第1の発明のデータ処理装置の一実施
例を示すブロック図である。図1に示すように、本実施
例は、マイクロプログラムの動作を制御するマイクロプ
ログラム制御回路1、サンプル周期を格納するサンプル
周期レジスタ2、サンプル周期レジスタ2の指示により
サンプルタイミングを発生するサンプルタイミング発生
回路3、測定データを格納する測定データレジスタ4、
測定データレジスタ4の指定によりマイクロプログラム
の動作状態を示す動作状態信号Sの切替えを行う切替回
路5、サンプルタイミング発生回路3と切替回路5の出
力との論理積を求めるAND回路6、AND回路6の出
力を計数して“1”を加算するカウンタ7、カウンタ7
のオーバフローを検出するオーバフロー検出回路8、オ
ーバフロー検出回路8がオーバフロー信号Fを出力した
ときにマイクロプログラムに対して割込みを発生する割
込発生回路11、時刻回路9、時刻回路9の値をマイク
ロプログラム制御回路1により読み出して記憶するRA
M10により構成されている。
Next, the first invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the data processing device of the first invention. As shown in FIG. 1, in the present embodiment, a microprogram control circuit 1 for controlling the operation of a microprogram, a sample cycle register 2 for storing a sample cycle, and a sample timing generator for generating a sample timing in accordance with an instruction from the sample cycle register 2 A circuit 3, a measurement data register 4 for storing measurement data,
A switching circuit 5 for switching the operation state signal S indicating the operation state of the microprogram according to the specification of the measurement data register 4; an AND circuit 6 for obtaining a logical product of the sample timing generation circuit 3 and the output of the switching circuit 5; 7 that counts the output of the counter and adds "1"
An overflow detecting circuit 8 for detecting an overflow of the microprogram, an interrupt generating circuit 11 for generating an interrupt to the microprogram when the overflow detecting circuit 8 outputs an overflow signal F, a time circuit 9, and a time circuit 9 RA read and stored by control circuit 1
M10.

【0009】図2は、第1の発明の動作の一例を示す流
れ図である。図2に示すように、まず、時刻回路9の値
をマイクロプログラム制御回路1により読み出してRA
M10に記憶する(ステップ21)。次に、サンプルタ
イミング発生回路3により発生したサンプルタイミング
と切替回路5で動作状態信号Sを選択したマイクロプロ
グラムの動作状態をAND回路6でアンドする(ステッ
プ22)。そして、AND回路6の出力結果が“0”で
ある場合に(ステップ23)、再度、サンプルタイミン
グとマイクロプログラムの動作状態をAND回路6でア
ンドする。“1”である場合に、カウンタ7に“1”を
加算する(ステップ24)。
FIG. 2 is a flowchart showing an example of the operation of the first invention. As shown in FIG. 2, first, the value of the time circuit 9 is read out by the microprogram
It is stored in M10 (step 21). Next, the AND circuit 6 ANDs the sample timing generated by the sample timing generation circuit 3 and the operation state of the microprogram whose operation state signal S is selected by the switching circuit 5 (step 22). When the output result of the AND circuit 6 is "0" (step 23), the AND timing of the sample timing and the operation state of the microprogram is again performed by the AND circuit 6. If it is "1", "1" is added to the counter 7 (step 24).

【0010】このときに、オーバフロー検出回路8の結
果がオーバフローを検出していなければ(ステップ2
5)、再度、サンプルタイミングとマイクロプログラム
の動作状態をAND回路6でアンドするところから始め
る。オーバフロー検出回路8の結果がオーバフロー信号
Fを検出していれば(ステップ25)、割込発生回路1
1がマイクロプログラム制御回路1に割込みを発生させ
る(ステップ26)。時刻回路9の値をマイクロプログ
ラム制御回路1により読み出し、その値からRAM10
に格納されている値を減算する(ステップ27)。割出
固定値であるカウンタ7の値を減算結果で除算した値を
結果とする(ステップ28)。
At this time, if the result of the overflow detection circuit 8 has not detected an overflow (step 2).
5) The operation is started again by ANDing the sample timing and the operation state of the microprogram by the AND circuit 6. If the result of the overflow detection circuit 8 detects the overflow signal F (step 25), the interrupt generation circuit 1
1 causes the microprogram control circuit 1 to generate an interrupt (step 26). The value of the time circuit 9 is read by the microprogram control circuit 1 and the value is read from the RAM 10
Is subtracted (step 27). The value obtained by dividing the value of the counter 7 which is the index fixed value by the subtraction result is set as the result (step 28).

【0011】次に、第2の発明について図面を参照して
説明する。図3は、第2の発明のデータ処理装置の一実
施例を示すブロック図である。図3に示すように、図1
にて説明した回路に加えて、マイクロプログラム制御回
路1Aのマイクロプログラムで指定された値をサンプル
周期レジスタ2Aに格納するサンプル周期信号Tが追加
されている。
Next, the second invention will be described with reference to the drawings. FIG. 3 is a block diagram showing one embodiment of the data processing device of the second invention. As shown in FIG.
In addition to the circuit described above, a sample period signal T for storing a value specified by the microprogram of the microprogram control circuit 1A in the sample period register 2A is added.

【0012】また、図4は、第2の発明の動作の一例を
示す流れ図である。図4に示すように、図2にて説明し
た動作を行う前に、マイクロプログラム制御回路1Aで
指定されたサンプル周期信号Tをサンプル周期レジスタ
2Aに格納する(ステップ41)動作が追加されてい
る。(なお、ステップ42,〜49は、ステップ21,
〜28と同様に動作する。) さらに、第3の発明について図面を参照して説明する。
図5は、第3の発明のデータ処理装置の一実施例を示す
ブロック図である。図5に示すように、図1にて説明し
た回路に加えて、マイクロプログラム制御回路1Bのマ
イクロプログラムで指定された値を測定データレジスタ
4Bに格納する測定データ信号Dが追加されている。
FIG. 4 is a flowchart showing an example of the operation of the second invention. As shown in FIG. 4, before performing the operation described in FIG. 2, an operation of storing the sample period signal T specified by the microprogram control circuit 1A in the sample period register 2A (step 41) is added. . (Note that Steps 42 and 49 are the same as Step 21,
It operates similarly to. Further, the third invention will be described with reference to the drawings.
FIG. 5 is a block diagram showing one embodiment of the data processing device of the third invention. As shown in FIG. 5, in addition to the circuit described in FIG. 1, a measurement data signal D for storing a value specified by a microprogram of the microprogram control circuit 1B in the measurement data register 4B is added.

【0013】また、図6は、第3の発明の動作の一例を
示す流れ図である。図6に示すように、図2にて説明し
た動作を行う前に、マイクロプログラム制御回路1Bで
指定された測定データ信号Dを測定データレジスタ4B
に格納する(ステップ61)動作が追加されている。
(なお、ステップ62,〜69は、ステップ21,〜2
8と同様に動作する。)
FIG. 6 is a flowchart showing an example of the operation of the third invention. As shown in FIG. 6, before performing the operation described in FIG. 2, the measurement data signal D specified by the microprogram control circuit 1B is transmitted to the measurement data register 4B.
(Step 61).
(Note that steps 62 and 69 are steps 21 and 2
8 operates in the same manner. )

【発明の効果】以上説明したように、本発明のデータ処
理装置は、サンプル周期レジスタ、測定データレジス
タ、サンプン周期レジスタの指定によりサンプルタイイ
ングを発生させるサンプルタイミング発生回路、測定デ
ータレジスタの指定により測定データを選択する切替回
路、サンプルタイミング発生回路により発生したサンプ
ルタイミングと切替回路の出力とをアンドするAND回
路、AND回路の出力を計数して“1”を加算するカウ
ンタ、カウンタのオーバフローを検出するオーバフロー
検出回路、オーバフロー検出回路の出力によりマイクロ
プログラムに割込みを発生する割込発生回路を内蔵する
ことにより、マイクロプログラム制御で自身の各種パラ
メータ(マイクロプログラムの使用率等)の測定を可能
にするという効果を有している。
As described above, the data processing apparatus of the present invention provides a sample timing generating circuit for generating sample tying by designating a sample cycle register, a measurement data register, and a sample cycle register, and a measurement by designating a measurement data register. A switching circuit for selecting data, an AND circuit for ANDing the sample timing generated by the sample timing generation circuit and the output of the switching circuit, a counter for counting the output of the AND circuit and adding "1", and detecting an overflow of the counter By incorporating an overflow detection circuit and an interrupt generation circuit that generates an interrupt to the microprogram based on the output of the overflow detection circuit, it is possible to measure its own various parameters (microprogram usage rate, etc.) under microprogram control. Effect It is.

【0014】さらに、本発明のデータ処理装置は、サン
プル周期や測定データをマイクロプログラムで指定する
手段を設けることにより、自動計測を可能とするという
効果を有している。
Further, the data processing apparatus of the present invention has an effect that automatic measurement is enabled by providing a means for designating a sample cycle and measurement data by a microprogram.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の発明のデータ処理装置の一実施例を示す
ブロック図である。
FIG. 1 is a block diagram showing one embodiment of a data processing device of the first invention.

【図2】第1の発明の動作の一例を示す流れ図である。FIG. 2 is a flowchart showing an example of the operation of the first invention.

【図3】第2の発明のデータ処理装置の一実施例を示す
ブロック図である。
FIG. 3 is a block diagram showing one embodiment of a data processing device of the second invention.

【図4】第2の発明の動作の一例を示す流れ図である。FIG. 4 is a flowchart showing an example of the operation of the second invention.

【図5】第3の発明のデータ処理装置の一実施例を示す
ブロック図である。
FIG. 5 is a block diagram showing one embodiment of a data processing device of the third invention.

【図6】第3の発明の動作の一例を示す流れ図である。FIG. 6 is a flowchart showing an example of the operation of the third invention.

【図7】従来のデータ処理装置の一例を示すブロック図
である。
FIG. 7 is a block diagram illustrating an example of a conventional data processing device.

【符号の説明】[Explanation of symbols]

1,1A,1B,1C マイクロプログラム制御回路 2,2A サンプル周期レジスタ 3 サンプルタイミング発生回路 4,4B 測定データレジスタ 5 切替回路 6 AND回路 7 カウンタ 8 オーバフロー検出回路 9 時刻回路 10 RAM 11 割込発生回路 12 出力端子 13 プローブ 14 周波数カウンタ 15 ストップウォッチ 1, 1A, 1B, 1C Microprogram control circuit 2, 2A Sample period register 3 Sample timing generation circuit 4, 4B Measurement data register 5 Switching circuit 6 AND circuit 7 Counter 8 Overflow detection circuit 9 Time circuit 10 RAM 11 Interrupt generation circuit 12 output terminal 13 probe 14 frequency counter 15 stopwatch

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) JICSTファイル(JOIS)Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) JICST file (JOIS)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 マイクロプログラムにより制御されると
ともに時刻回路からその時の時刻を読出せるデータ処理
装置において、サンプル周期を格納するサンプル周期レ
ジスタと、測定データを指定する測定データレジスタ
と、前記サンプル周期レジスタの指定によりサンプルタ
イミングを発生するサンプルタイミング発生回路と、前
記測定データレジスタの指定により測定データを選択す
る切替回路と、前記サンプルタイミング発生回路により
発生したサンプルタイミングと前記切替回路の出力との
論理積を出力するAND回路と、前記AND回路の出力
を計数するカウンタと、前記カウンタのオーバフローを
検出するオーバフロー検出回路と、前記オーバフロー検
出回路の出力によりマイクロプログラムに割込みを発生
させる割込発生回路とを有することを特徴とするデータ
処理装置。
1. A data processing device controlled by a microprogram and capable of reading a time at that time from a time circuit, a sample period register storing a sample period, a measurement data register designating measurement data, and the sample period register. , A switching circuit for selecting measurement data by specifying the measurement data register, and a logical product of the sample timing generated by the sample timing generation circuit and the output of the switching circuit An output circuit, a counter for counting the output of the AND circuit, an overflow detection circuit for detecting an overflow of the counter, and an interrupt generation circuit for generating an interrupt in the microprogram based on the output of the overflow detection circuit. A data processing device comprising:
【請求項2】 請求項1記載のサンプル周期レジスタの
内容をマイクロプログラムにより格納する手段を設けて
必要に応じてその内容を変更することを特徴とする請求
項1記載のデータ処理装置。
2. The data processing apparatus according to claim 1, further comprising means for storing the contents of the sample period register according to claim 1 by a microprogram, and changing the contents as necessary.
【請求項3】 請求項1または2記載の測定データレジ
スタの内容をマイクロプログラムにより格納する手段を
設けて必要に応じてその内容を変更することを特徴とす
る請求項1または2記載のデータ処理装置。
3. The data processing according to claim 1, further comprising means for storing the contents of the measurement data register according to claim 1 by a microprogram, and changing the contents as needed. apparatus.
JP4066642A 1992-03-25 1992-03-25 Data processing device Expired - Lifetime JP2793425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4066642A JP2793425B2 (en) 1992-03-25 1992-03-25 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4066642A JP2793425B2 (en) 1992-03-25 1992-03-25 Data processing device

Publications (2)

Publication Number Publication Date
JPH06139370A JPH06139370A (en) 1994-05-20
JP2793425B2 true JP2793425B2 (en) 1998-09-03

Family

ID=13321761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4066642A Expired - Lifetime JP2793425B2 (en) 1992-03-25 1992-03-25 Data processing device

Country Status (1)

Country Link
JP (1) JP2793425B2 (en)

Also Published As

Publication number Publication date
JPH06139370A (en) 1994-05-20

Similar Documents

Publication Publication Date Title
JP3334279B2 (en) Pitch display device
JP2793425B2 (en) Data processing device
US4255803A (en) Electronic timepiece equipped with alarm function
JPH02165055A (en) Speed detector
EP0137304B1 (en) Burst signal generator
JPH08136595A (en) Harmonics measuring apparatus
JPH0552886A (en) Setting method for sampling period for measurement of harmonic by use of memory recorder
JP2604562B2 (en) Pulse interval measuring device
JP2583305Y2 (en) Measuring instrument
JP4009925B2 (en) Digital oscilloscope
JPH05107281A (en) Frequency measuring circuit
JP2827446B2 (en) Motor speed detection method
JPH06317603A (en) Frequency converter
JPS6250922A (en) Fdd simulator
KR100212067B1 (en) Method and device of tone detection
JPS6146425Y2 (en)
KR880002625Y1 (en) A digital tester
JPH08292763A (en) Delay device
JPH0933579A (en) Frequency measuring circuit
JPH0667662A (en) Envelope processor
JP2560428C (en)
JPH01176923A (en) Temperature measurement system
JPH0772189A (en) Fast fourier transformation analyzer
JPH0654435B2 (en) Automatic rhythm tempo control device
JP2001221657A (en) Signal converter circuit and test system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980526