JP2560428C

JP2560428C -

Info

Publication number: JP2560428C
Authority: JP
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Publication date: 1998-12-02

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子楽器などにおいて使用される効果装置に関し、特に、楽音信
号を遅延することに基づき所定の効果を付与するものにおいて、遅延長を切り換
えたときに生ずるクリックノイズを除去するようにしたことに関する。〔従来の技術〕電子楽器などにおいて使用される効果装置においては、ディジタル遅延装置を
用いて「ディレイ」、「リバーブ」、「フェイザー」、「ビブラート」、「トレモロ」等の変調効果を付与するようにしたものがある（例えば、特開昭58−14191号、特
開昭58−14898号、特開昭58−50595号、特開昭58−108583号など）。〔発明が解決しようとする課題〕ディジタル遅延装置における遅延長は、楽音信号を処理している最中に、演奏
者の操作に応じてあるいはプログラム等に応じて自動的に変更されることがある
が、そのような場合、変更前の遅延出力信号と変更後の遅延出力信号の位相が不
連続になることによって、切り替わり部分でクリックノイズが発生するという不
都合があった。特に、リバーブのように、遅延出力信号が遅延装置の入力側に帰
還する効果の場合は、そのようなクリックノイズが循環してしまうので、問題が
大きい。この発明はそのようなクリックノイズを除去することができるようにした効果
装置を提供しようとするものである。〔課題を解決するための手段〕この発明は、入力した楽音信号を遅延出力し、この遅延長を遅延長指示データ
に従って切り替えることができる可変遅延手段を少なくとも具え、この遅延に基
づく効果を該楽音信号に対して付与する効果装置であって、前記楽音信号に対し
て付与する効果が選択可能であり、選択された効果に対応して前記遅延長指示デ
ータとそれとは異なる効果制御用データとを発生し、これらのデータに基づき前
記楽音信号に対して付与する効果を制御するようにした効果装置において、前記
遅延長指示データの変更を検出し、この検出に基づき、変更前の遅延長に対応す
る前記可変遅延手段の出力信号に対して減衰エンベロープを付与することを指示
する第１の指示手段と、前記第１の指示手段による指示の後、或る時間が経過し
たとき前記可変遅延手段の遅延長を変更することを指示すると共に、変更後の遅
延長に対応する前記可変遅延手段の出力信号に対して立上りエンベロープを付与
することを指示する第２の指示手段と、前記第１の指示手段による指示に応答し
て前記変更前の遅延長に対応する前記可変遅延手段の出力信号に対して減衰エン
ベロープを付与し、また、前記第２の指示手段による指示に応答して前記変更後
の遅延長に対応する前記可変遅延手段の出力信号に対して立上りエンベロープを
付与するエンベロープ付与手段とを具え、遅延長を変更するときに生じるクリックノイズを除去したことを特徴とするものである。後述する実施例との対応を示すと、可変遅延手段はデイジタルメモリ１２に、
第１の指示手段は変化検出回路３２及びその出力Ｓ１に、第２の指示手段は遅延
タイマ３３及びその出力Ｓ２に、エンベロープ付与手段は制御信号発生回路３４
及び乗算器１８に、夫々概ね対応する。前記第２の指示手段は、前記第１の指示手段による指示の後、前記減衰エンベ
ロープに基づく信号のレベルが所定レベル以下となったことを検出し、該所定レ
ベル以下となったことが検出されたことに基づいて前記可変遅延手段の遅延長を
変更することを指示すると共に、変更後の遅延長に対応する前記可変遅延手段の
出力信号に対して立上りエンベロープを付与することを指示するようにしたもの
であってもよい。その場合は、第２の指示手段は実施例における所定レベル以下
検出回路３５及び立上り微分回路３６及びその出力Ｓ２’の部分に概ね対応して
いる。〔作用〕遅延長を変更すべきとき、遅延長指示データの変更検出に基づき、変更前の遅
延長に対応する可変遅延手段の出力信号に対して減衰エンベロープが付与され、
その後、変更後の遅延長に対応する可変遅延手段の出力信号に対して立上りエン
ベロープが付与される。従って、可変遅延手段の遅延長が実際に変更されるとき
だけ、変更前の遅延長に対応する可変遅延手段の出力信号が徐々に減衰し、それ
から可変遅延手段の出力が変更後の遅延長に対応する信号に切り替わって徐々に
立ち上がる、という処理が行われる。これにより、変更前の遅延長に対応する可
変遅延手段の出力信号の位相と変更後の遅延長に対応する可変遅延手段の出力信
号の位相とが合っていなかったとしても、その切り替わり部分の信号レベルが減
衰特性とそれに引き続く立上り特性とによって抑制されるので、クリックノイズ
が除去される。〔実施例〕以下、添付図面を参照してこの発明の実施例につき詳細に説明しよう。第１図においては、電子楽器のリバーブ効果装置に適用した実施例が示されて
いる。鍵盤１０で押圧された鍵に対応する楽音信号がディジタルで楽音信号発生回路１１から発生される。ＲＡＭからなるディジタルメモリ１２は、可変遅延装置に相当するものであり
、楽音信号発生回路１１から発生されたディジタル楽音信号ＤＧＳが加算器１３
及び乗算器１４を経由して該ディジタルメモリ１２のデータ入力ＩＮに与えられ
る。ディジタルメモリ１２の出力ＯＵＴが可変遅延装置の遅延出力に相当し、こ
の遅延出力は乗算器１８，１５を経由して加算器１３に与えられ、可変遅延装置
の入力側に帰還される。また、遅延出力は乗算器１８，乗算器１６を経由して加
算器１９に与えられ、乗算器１７を経由して該加算器１９に与えられる入力楽音
信号と加算される。この加算器１９の出力が出力レジスタ２０にラッチされ、リ
バーブ効果の付与されたディジタル楽音信号として更にディジタル／アナログ変
換器２１に入力され、アナログ変換された後、サウンドシステム２２に至る。乗
算器１４〜１７の係数入力にはリバーブ効果を設定するのためのパラメータＣ１
〜Ｃ４が与えられる。乗算器１８の係数入力には、この発明に従ってエンベロー
プを付与するためのエンベロープ信号ＣＥが与えられる。このエンベロープ信号
ＣＥは通常時は係数１に相当する一定値であり、ディジタルメモリ１２の読出し
出力信号は該乗算器１８を通過する。タイミング信号発生回路２３は、ディジタルメモリ１２の読み書きを制御する
信号Ｒ／ＷＳを発生する。ディジタル楽音信号ＤＧＳのサンプリング周期に同期
してサンプリングクロックパルスＳＣＫが、楽音信号発生回路１１から発生され
、タイミング信号発生回路２３に与えられる。タイミング信号発生回路２３では
、このサンプリングクロックパルスＳＣＫとシステムクロックパルスφに基づき
、サンプリング周期の前半期間で書込みを指示し、後半期間で読み出しを指示す
る読み書き制御信号Ｒ／ＷＳを発生する。また、サンプリング周期の最後の１／
４期間で取り込み信号ＳＬを発生する。これらのパルスのタイミングチャートの
一例は第２図に示されている。読み書き制御信号Ｒ／ＷＳはディジタルメモリ１２の読み書き制御入力Ｒ／Ｗ
に与えられ、前述のように、ディジタル楽音信号ＤＧＳの１サンプリング周期の
前半期間でデータ入力ＩＮに加わる該ディジタル楽音信号サンプル値データを書
込み、後半期間で読出しを行う。書込みアドレスと読出しアドレスはセレクタ２４からディジタルメモリ１２のアドレス入力ＡＤに与えられるデータによって指
定される。取り込み信号ＳＬは出力レジスタ２０の取り込み制御入力に与えられ
、加算器１９から与えられる効果演算済みの１サンプル点分のディジタル楽音信
号データを該出力レジスタ２０に取り込む。アドレスカウンタ２５は、サンプリングクロックパルスＳＣＫを順次カウント
することにより、書込みアドレスデータを作成する。このアドレスカウンタ２５
のカウント出力がセレクタ２４のＡ入力に与えられ、読み書き制御信号Ｒ／ＷＳ
が“０”のとき、つまりサンプリング周期の前半期間の書込みモードのとき、該
セレクタ２４で選択されてディジタルメモリ１２のアドレス入力ＡＤに書込みア
ドレス指定データとして与えられる。従って、入力されたディジタル楽音信号の
サンプル値データは、その時間順序に従って、ディジタルメモリ１２の順次アド
レスに順番に書き込まれる。ディジタルメモリ１２においては、こうして順次アドレスに順番に書き込んだ
ディジタル楽音信号の読出しアドレスを、書込みアドレスからずらす（オフセッ
トする）ことにより、そのオフセットアドレス量に応じた遅延を行う。そのため
のオフセットデータはオフセットデータ発生回路２６から発生される。効果セレクタ２７はリバーブ効果を選択するためのものであり、ここで選択さ
れたリバーブ効果に応じて係数発生回路２８では係数Ｃ１〜Ｃ４を発生し、前記
乗算器１４〜１７に与える。また、選択されたリバーブ効果に応じて遅延長設定
部２９では遅延長を指示するデータを発生する。オフセットデータ発生回路２６
は、この遅延長設定部２９で指示された遅延長に応じたオフセットデータを発生
する。なお、遅延長設定部２９は、効果セレクタ２７に連動していない、手動操
作型の遅延長設定器であってもよい。このオフセットデータはラッチ回路３０でラッチされ、演算器３１に与えられ
る。演算器３１の他の入力には、アドレスカウンタ２５のカウントデータが入力
されており、例えばこのカウントデータからオフセットデータを引算することに
より、その演算結果として読出しアドレスデータを作成する。演算器３１から出
力される読出しアドレスデータはセレクタ２４のＢ入力に与えられ、読み書き制
御信号Ｒ／ＷＳが“１”のとき、つまりサンプリング周期の後半期間の読出しモードのとき、該セレクタ２４で選択されてディジタルメモリ１２のアドレス入力
ＡＤに読出しアドレス指定データとして与えられる。変化検出回路３２は、ディジタルメモリ１２における遅延長を変更すべきであ
ることが指示されていることを検出するためのものである。すなわち、遅延長設
定部２９の出力データが変化したことを検出することにより、遅延長を変更すべ
きであることを検出する。変化検出回路３２で変化が検出されると、パルスＳ１
が出力され、これが遅延タイマ回路３３と制御信号発生回路３４に入力される。制御信号発生回路３４では、第３図に例示するように、パルスＳ１の入力に応
じて減衰エンベロープ波形を発生し、これをエンベロープ信号ＣＥとして出力す
る。この減衰エンベロープ特性のエンベロープ信号ＣＥにより、乗算器１８にお
いて、ディジタルメモリ１２から出力される遅延出力信号に対して減衰エンベロ
ープが付与され、該遅延出力信号の音量が減衰する。遅延タイマ回路３３は入力されたパルスＳ１を所定時間Ｔだけ遅延してパルス
Ｓ２として出力する。このパルスＳ２はラッチ回路３０の取り込み制御入力と制
御信号発生回路３４に入力される。ラッチ回路３０では、パルスＳ２に応じてオフセットデータ発生回路２６から
のオフセットデータつまり変更後の遅延長を設定するオフセットデータをラッチ
する。制御信号発生回路３４では、第３図に例示するように、パルスＳ２の入力に応
じて立上りエンベロープ波形を発生し、これをエンベロープ信号ＣＥとして出力
する。この立上りエンベロープ特性のエンベロープ信号ＣＥにより、乗算器１８
において、ディジタルメモリ１２から出力される遅延出力信号に対して立上りエ
ンベロープが付与され、該遅延出力信号の音量が徐々に増大する。こうして、ディジタルメモリ１２における遅延長を変更すべきであることが指
示されても、変更後の遅延長を設定する新たなオフセットデータはラッチ回路３
０に直ちにはラッチされず、遅延タイマ回路３３の遅延時間Ｔの分だけ遅らされ
る。その間に、変更前の遅延長に対応する遅延出力信号に対して減衰エンベロー
プが付与され、該遅延出力信号が徐々に減衰する。その後、新たなオフセットデ
ータがラッチ回路３０にラッチされ、変更後の遅延長に対応する遅延出力信号がディジタルメモリ１２から出力されるようになると、該変更後の遅延長に対応す
る遅延出力信号に対して立上りエンベロープが付与され、該遅延出力信号の音量
が徐々に立ち上がる。これにより、変更前の遅延長に対応する遅延出力信号の位
相と変更後の遅延長に対応する遅延出力信号の位相とが合っていなかったとして
も、その切り替わり部分の信号レベルが減衰特性とそれに引き続く立上り特性と
によって滑らかに抑制されるので、クリックノイズを除去することができる。なお、パルスＳ１とＳ２の時間差つまり遅延タイマ回路３３の遅延時間Ｔは、
変更前の遅延長に対応する遅延出力信号の音量が減衰するのに十分な時間に設定
する。例えば、３０〜５０ms程度である。上記実施例では、変更前の遅延長に対応する遅延出力信号に対して所定時間Ｔ
の間減衰エンベロープを付与するようにしているが、これに限らず、所定レベル
以下に減衰するまで減衰エンベロープを付与するようにしてもよい。そのためには、第１図における遅延タイマ回路３３と制御信号発生回路３４の
関連部分を第４図のように変更すればよい。第４図の例では、第１図における遅
延タイマ回路３３が省略されており、所定レベル以下検出回路３５と立上り微分
回路３６が設けられている。制御信号発生回路３４から出力されるエンベロープ
信号ＣＥが所定レベル以下検出回路３５に与えられ、そのレベルが十分な減衰を
示す所定レベル以下になったとき、そのことが検出される。この所定レベル以下
検出回路３５の検出出力に応じて立上り微分回路３６からパルスＳ２’を発生し
、前記パルスＳ２の代わりに、ラッチ回路３０の取り込み制御入力と制御信号発
生回路３４に入力する。なお、変化検出回路３２では、単に遅延長の変更を検出するだけでなく、変更
量の大小を検出し、遅延長の変更量があまり大きくない場合は、この発明による
制御を行わないようにしてもよい。上記実施例において、可変遅延装置としてＲＡＭ（ランダムアクセスメモリ）
が用いられているが、その他のディジタル遅延回路例えばシフトレジスタなどを
用いてもよい。また、可変遅延装置の構成は、演算回路とＲＡＭとを組み合わせてマイクロプ
ログラミングにより信号処理を行うことにより多機能効果を実現するようにしたＤＳＰ（ディジタル・シグナル・プロセッサ）方式のものであってもよい。上記実施例はリバーブ効果装置においてこの発明を適用した例であるが、これ
に限らず、「ディレイ」、「フェイザー」、「ビブラート」、「トレモロ」効果等の可
変遅延装置を使用する効果装置においてこの発明を適用することができる。また、この発明の効果装置は、電子楽器組み込み型に限らず、単体装置であっ
てもよい。〔発明の効果〕以上の通り、この発明によれば、遅延長指示データの変更検出に基づき、実際
に遅延長が変更されるときだけ、変更前の遅延長に対応する遅延出力信号を徐々
に減衰し、その後変更後の遅延長に対応する遅延出力信号に切り替えて該遅延出
力信号を徐々に立ち上げるようにしたので、切り替わり部分の信号レベルが減衰
特性とそれに引き続く立上り特性とによって抑制され、その部分で生ずるクリッ
クノイズを除去することができる、という優れた効果を奏する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an effect device used in an electronic musical instrument or the like, and more particularly, to an effect device for giving a predetermined effect based on delaying a tone signal. And click noise generated when switching is performed. 2. Description of the Related Art In an effect device used in an electronic musical instrument or the like, a digital delay device is used to impart modulation effects such as "delay", "reverb", "phaser", "vibrato", and "tremolo". (Eg, JP-A-58-14191, JP-A-58-14898, JP-A-58-50595, JP-A-58-108583, etc.). [Problems to be Solved by the Invention] The delay length of a digital delay device may be automatically changed in response to a player's operation or a program while processing a tone signal. However, in such a case, the phase of the delay output signal before the change and the phase of the delay output signal after the change become discontinuous, so that there is an inconvenience that click noise occurs at the switching portion. In particular, in the case of the effect that the delayed output signal is fed back to the input side of the delay device as in the case of reverb, such a click noise circulates, which is a serious problem. An object of the present invention is to provide an effect device capable of removing such click noise. [Means for Solving the Problems] According to the present invention, an input tone signal is output with a delay, and the delay length is represented by delay length instruction data.
Comprising at least a variable delay means can be switched according to a effective device for imparting an effect based on the delay with respect to the musical tone signal, to said musical tone signal
The effect to be given by selecting the delay length indication data in accordance with the selected effect can be selected.
Data and effect control data different from that data, and based on these data
In effect device so as to control the effect given to the serial tone signal, the
First instruction means for detecting a change in delay length instruction data, and instructing, based on this detection, to apply an attenuation envelope to an output signal of the variable delay means corresponding to the delay length before the change; After a certain time has passed after the instruction by the first instruction means, it is instructed to change the delay length of the variable delay means, and the output signal of the variable delay means corresponding to the changed delay length is changed. Second instructing means for instructing to give a rising envelope, and an attenuation envelope for an output signal of the variable delay means corresponding to the delay length before the change in response to an instruction from the first instructing means. And an envelope for giving a rising envelope to an output signal of the variable delay unit corresponding to the changed delay length in response to an instruction from the second instruction unit. Comprising the application means, it is characterized in that the removal of the click noise generated when changing the delay length. As shown in correspondence with the embodiment described later, the variable delay means is provided in the digital memory 12.
The first instruction means is for the change detection circuit 32 and its output S1, the second instruction means is for the delay timer 33 and its output S2, and the envelope providing means is the control signal generation circuit 34.
And the multiplier 18 respectively. After the instruction by the first instruction means, the second instruction means detects that the level of the signal based on the attenuation envelope has fallen below a predetermined level, and detects that the signal level has fallen below the predetermined level. And instructing to change the delay length of the variable delay means on the basis of the fact that the output signal of the variable delay means corresponding to the changed delay length has a rising envelope. May be done. In that case, the second instruction means generally corresponds to the portion below the predetermined level detection circuit 35 and the rising differentiation circuit 36 and the output S2 'thereof in the embodiment. [Operation] When the delay length is to be changed, an attenuation envelope is added to the output signal of the variable delay means corresponding to the delay length before the change , based on the detection of the change in the delay length instruction data ,
Thereafter, a rising envelope is given to the output signal of the variable delay means corresponding to the changed delay length. Therefore, when the delay length of the variable delay means is actually changed
Only, the output signal of the variable delay means corresponding to the delay length before the change is gradually attenuated, and then the output of the variable delay means is switched to the signal corresponding to the changed delay length and gradually rises . . Accordingly, even if the phase of the output signal of the variable delay unit corresponding to the delay length before change and the phase of the output signal of the variable delay unit corresponding to the delay length after change do not match, the signal at the switching portion Since the level is suppressed by the attenuation characteristic and the subsequent rising characteristic, click noise is removed. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment applied to a reverb effect device of an electronic musical instrument. A tone signal corresponding to a key pressed on the keyboard 10 is digitally generated from a tone signal generation circuit 11. The digital memory 12 composed of a RAM corresponds to a variable delay device, and the digital tone signal DGS generated from the tone signal generation circuit 11 is added to the adder 13.
And a data input IN of the digital memory 12 via the multiplier 14. The output OUT of the digital memory 12 corresponds to the delay output of the variable delay device, and this delay output is provided to the adder 13 via the multipliers 18 and 15 and is fed back to the input side of the variable delay device. The delayed output is supplied to an adder 19 via a multiplier 18 and a multiplier 16, and is added to an input tone signal supplied to the adder 19 via a multiplier 17. The output of the adder 19 is latched by an output register 20 and further input to a digital / analog converter 21 as a digital tone signal to which a reverb effect has been applied. The coefficient C1 for setting the reverb effect is input to the coefficient inputs of the multipliers 14 to 17.
To C4. The coefficient input of the multiplier 18 is provided with an envelope signal CE for applying an envelope according to the present invention. Normally, the envelope signal CE has a constant value corresponding to a coefficient 1, and the read output signal of the digital memory 12 passes through the multiplier 18. The timing signal generation circuit 23 generates a signal R / WS for controlling reading / writing of the digital memory 12. A sampling clock pulse SCK is generated from the tone signal generation circuit 11 in synchronization with the sampling cycle of the digital tone signal DGS, and supplied to the timing signal generation circuit 23. The timing signal generation circuit 23 generates a read / write control signal R / WS for instructing writing in the first half period of the sampling cycle and reading in the second half period based on the sampling clock pulse SCK and the system clock pulse φ. In addition, the last 1 /
The capture signal SL is generated in four periods. An example of a timing chart of these pulses is shown in FIG. The read / write control signal R / WS is a read / write control input R / W of the digital memory 12.
As described above, the digital tone signal sample value data applied to the data input IN is written in the first half period of one sampling cycle of the digital tone signal DGS, and is read in the second half period. The write address and the read address are specified by data supplied from selector 24 to address input AD of digital memory 12. The capture signal SL is supplied to a capture control input of the output register 20, and the digital tone signal data of one sample point subjected to the effect operation provided from the adder 19 is captured in the output register 20. The address counter 25 creates write address data by sequentially counting the sampling clock pulses SCK. This address counter 25
Is output to the A input of the selector 24, and the read / write control signal R / WS
Is "0", that is, in the write mode in the first half period of the sampling period, the data is selected by the selector 24 and supplied to the address input AD of the digital memory 12 as write address designation data. Therefore, the input sample value data of the digital tone signal is sequentially written to the sequential addresses of the digital memory 12 in accordance with the time sequence. In the digital memory 12, the read address of the digital musical tone signal sequentially written at the address is shifted (offset) from the write address, so that a delay corresponding to the offset address amount is performed. The offset data for this is generated from the offset data generation circuit 26. The effect selector 27 selects the reverb effect. The coefficient generator 28 generates coefficients C1 to C4 according to the selected reverb effect, and supplies the coefficients C1 to C4 to the multipliers 14 to 17. Further, the delay length setting unit 29 generates data indicating the delay length according to the selected reverb effect. Offset data generation circuit 26
Generates offset data corresponding to the delay length specified by the delay length setting unit 29. Note that the delay length setting unit 29 may be a manually operated delay length setting device that is not linked to the effect selector 27. This offset data is latched by the latch circuit 30 and applied to the arithmetic unit 31. The other input of the arithmetic unit 31 receives the count data of the address counter 25. For example, by subtracting the offset data from the count data, the read address data is created as the operation result. The read address data output from the arithmetic unit 31 is applied to the B input of the selector 24, and is selected by the selector 24 when the read / write control signal R / WS is "1", that is, in the read mode in the latter half period of the sampling cycle. Then, it is supplied to the address input AD of the digital memory 12 as read address designation data. The change detection circuit 32 is for detecting that it is instructed that the delay length in the digital memory 12 should be changed. That is, by detecting that the output data of the delay length setting unit 29 has changed, it is detected that the delay length should be changed. When a change is detected by the change detection circuit 32, the pulse S1
Is output to the delay timer circuit 33 and the control signal generation circuit 34. The control signal generation circuit 34 generates an attenuated envelope waveform in response to the input of the pulse S1, and outputs this as an envelope signal CE, as illustrated in FIG. With the envelope signal CE having the attenuated envelope characteristic, the multiplier 18 applies an attenuated envelope to the delayed output signal output from the digital memory 12 to attenuate the volume of the delayed output signal. The delay timer circuit 33 delays the input pulse S1 by a predetermined time T and outputs it as a pulse S2. The pulse S2 is input to the latch control input of the latch circuit 30 and the control signal generation circuit 34. The latch circuit 30 latches the offset data from the offset data generation circuit 26, that is, the offset data for setting the changed delay length, in accordance with the pulse S2. The control signal generation circuit 34 generates a rising envelope waveform in response to the input of the pulse S2, and outputs this as an envelope signal CE, as illustrated in FIG. The multiplier 18 uses the envelope signal CE having the rising envelope characteristic.
, A rising envelope is added to the delayed output signal output from the digital memory 12, and the volume of the delayed output signal gradually increases. Thus, even if it is instructed that the delay length in the digital memory 12 should be changed, new offset data for setting the changed delay length is stored in the latch circuit 3.
It is not immediately latched to 0, and is delayed by the delay time T of the delay timer circuit 33. In the meantime, an attenuation envelope is given to the delay output signal corresponding to the delay length before the change, and the delay output signal gradually attenuates. Thereafter, the new offset data is latched by the latch circuit 30, and when the delay output signal corresponding to the changed delay length is output from the digital memory 12, the delay output signal corresponding to the changed delay length is output. On the other hand, a rising envelope is provided, and the volume of the delayed output signal gradually rises. As a result, even if the phase of the delay output signal corresponding to the delay length before the change and the phase of the delay output signal corresponding to the delay length after the change do not match, the signal level of the switching portion has the attenuation characteristic and the Since it is smoothly suppressed by the subsequent rising characteristic, click noise can be removed. The time difference between the pulses S1 and S2, that is, the delay time T of the delay timer circuit 33 is
The time is set to a time sufficient for the sound volume of the delay output signal corresponding to the delay length before the change to attenuate. For example, it is about 30 to 50 ms. In the above embodiment, the predetermined time T is applied to the delay output signal corresponding to the delay length before the change.
Although the attenuation envelope is applied during the period, the invention is not limited to this, and the attenuation envelope may be applied until the attenuation falls below a predetermined level. For this purpose, the relevant parts of the delay timer circuit 33 and the control signal generation circuit 34 in FIG. 1 may be changed as shown in FIG. In the example of FIG. 4, the delay timer circuit 33 in FIG. 1 is omitted, and a detection circuit 35 below a predetermined level and a rising differentiation circuit 36 are provided. The envelope signal CE output from the control signal generation circuit 34 is applied to a predetermined level or lower detection circuit 35, and when the level falls below a predetermined level indicating sufficient attenuation, this is detected. The rising differential circuit 36 generates a pulse S2 'in response to the detection output of the detection circuit 35 below the predetermined level. The change detection circuit 32 not only detects the change in the delay length, but also detects the magnitude of the change amount. If the change amount of the delay length is not so large, the control according to the present invention is not performed. Is also good. In the above embodiment, a RAM (random access memory) is used as the variable delay device.
However, other digital delay circuits such as a shift register may be used. Also, the configuration of the variable delay device may be of a DSP (digital signal processor) type in which a multi-function effect is realized by performing signal processing by microprogramming by combining an arithmetic circuit and a RAM. Good. The above embodiment is an example in which the present invention is applied to a reverb effect device. However, the present invention is not limited to this. For an effect device using a variable delay device such as a “delay”, “phaser”, “vibrato”, “tremolo” effect, or the like. The present invention can be applied. Further, the effect device of the present invention is not limited to the electronic musical instrument built-in type, but may be a single device. [Effects of the Invention] As described above, according to the present invention , based on detection of a change in delay length indication data,
Only when the delay length is changed, the delay output signal corresponding to the delay length before change is gradually attenuated, and thereafter, the delay output signal is switched to the delay output signal corresponding to the delay length after change, so that the delay output signal gradually rises. As a result, the signal level at the switching portion is suppressed by the attenuation characteristic and the subsequent rising characteristic, and an excellent effect that click noise generated at the switching portion can be removed is achieved.

【図面の簡単な説明】第１図はこの発明に係る効果装置を適用した電子楽器の一実施例を示すブロッ
ク図、第２図は第１図におけるディジタルメモリの読み書き制御タイミングの一例を
示すタイミングチャート、第３図は第１図のディジタルメモリの遅延長の変更時において変更前後の遅延
出力信号に対して付与するエンベロープの一例を示す図、第４図は第１図の変更例を示すブロック図、である。１０…鍵盤、１１…楽音信号発生回路、１２…ディジタルメモリ、１４〜１８
…乗算器、２９…遅延長設定部、３２…変化検出回路、３３…遅延タイマ回路、
３４…制御信号発生回路、３５…所定レベル以下検出回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of an electronic musical instrument to which an effect device according to the present invention is applied, and FIG. 2 is a timing chart showing an example of read / write control timing of a digital memory in FIG. FIG. 3 is a diagram showing an example of an envelope added to a delay output signal before and after the change when the delay length of the digital memory of FIG. 1 is changed, and FIG. 4 is a block showing a modification of FIG. FIG. Reference numeral 10: keyboard, 11: tone signal generation circuit, 12: digital memory, 14-18
... Multiplier, 29 ... Delay length setting unit, 32 ... Change detection circuit, 33 ... Delay timer circuit,
34: a control signal generation circuit, 35: a detection circuit below a predetermined level.

Claims

Claims (1) At least a variable delay means for delaying an input tone signal and switching the delay length in accordance with delay length instruction data is provided, and an effect based on the delay is provided. An effect device for applying to the tone signal, wherein the effect device is applied to the tone signal.
An effect can be selected, and the delay length indication data and the
And effect control data different from the above, and the tone signal is generated based on these data.
In the effect device configured to control the effect given to, the change of the delay length instruction data is detected, and based on this detection, the output signal of the variable delay unit corresponding to the delay length before the change is detected . First instruction means for instructing to apply an attenuation envelope; and, after an instruction by the first instruction means, instructing to change the delay length of the variable delay means when a certain time has elapsed, Second instruction means for instructing to give a rising envelope to the output signal of the variable delay means corresponding to the changed delay length; and responding to the instruction by the first instruction means, An attenuation envelope is given to an output signal of the variable delay unit corresponding to the delay length, and the variable envelope corresponding to the changed delay length is responded to an instruction by the second instruction unit. Comprising the envelope imparting means for imparting a rising envelope for the output signal of the extending means, the effect device, characterized in that the removal of the click noise generated when changing the delay length. (2) The second instructing means includes means for measuring the elapse of a predetermined time from when the change in the delay length instruction data is detected , and based on the elapse of the predetermined time, the change of the delay length and the rise 2. The effect device according to claim 1, wherein the instruction is to give an envelope. (3) At least variable delay means for delaying the input tone signal and switching the delay length in accordance with the delay length instruction data , and providing an effect based on the delay to the tone signal. An effect device for applying to the musical tone signal.
An effect can be selected, and the delay length indication data and the
And effect control data different from the above, and the tone signal is generated based on these data.
In the effect device configured to control the effect given to, the change of the delay length instruction data is detected, and based on this detection, the output signal of the variable delay unit corresponding to the delay length before the change is detected . First instruction means for instructing to apply an attenuation envelope, and after the instruction by the first instruction means, detecting that the level of the signal based on the attenuation envelope has fallen below a predetermined level, and detecting the predetermined level. Along with instructing to change the delay length of the variable delay means based on the fact that the following has been detected, a rising envelope is output to the output signal of the variable delay means corresponding to the changed delay length. A second instructing means for instructing the variable delay means to provide an output signal corresponding to the delay length before the change in response to an instruction from the first instructing means. Envelope providing means for providing a rising envelope to the output signal of the variable delay means corresponding to the changed delay length in response to an instruction from the second instruction means. An effect device wherein click noise generated when changing the delay length is removed.