JPH0257037A - 最適識別レベル制御方式 - Google Patents

最適識別レベル制御方式

Info

Publication number
JPH0257037A
JPH0257037A JP20908388A JP20908388A JPH0257037A JP H0257037 A JPH0257037 A JP H0257037A JP 20908388 A JP20908388 A JP 20908388A JP 20908388 A JP20908388 A JP 20908388A JP H0257037 A JPH0257037 A JP H0257037A
Authority
JP
Japan
Prior art keywords
level
identification
circuit
discrimination
vref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20908388A
Other languages
English (en)
Inventor
Hisako Watabe
渡部 弥子
Tomoyuki Otsuka
友行 大塚
Haruo Yamashita
治雄 山下
Masaaki Kawai
正昭 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20908388A priority Critical patent/JPH0257037A/ja
Publication of JPH0257037A publication Critical patent/JPH0257037A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 識別すべき信号の変化に応じた識別レベルの最適な制御
を可能にした最適識別レベル制御方式に関し。
識別すべき信号のマーク率が変動しても識別しヘルの最
適な制御を可能にすることを目的とし基準識別レベルを
用いて識別を行う主識別回路と、前記基準識別レベルよ
り高いレベルの第1副識別レベル及び低いレベルの第2
副識別レベルを用いて識別を行う副識別回路と、前記副
識別回路の出力の各々を用いて、誤りを求める誤り検出
回路と、前記誤り発生数が等しくなるように制御信号を
形成する制御信号発生回路と、前記制御信号に従って前
記基準識別レベル及び第1・第2副識別レベルを設定す
る識別レベル電圧発生回路とを備えた信号識別レベル制
御回路において、前記主識別回路の出力を用いてマーク
率を求めるマーク率検出回路と2前記誤り発生数の各々
を前記マーク率を用いて補正するマーク率変動補償回路
とを設け2補正された誤り発生数が互いに等しくなるよ
うに、前記制御信号発生回路が前記制御信号を形成する
ように構成する。
〔産業上の利用分野〕
本発明は最適識別レベル制御方式に関し、更に詳しくは
、識別すべき信号の変化に応じた識別レベルの最適な制
御を可能にした最適識別レベル制御方式に関する。
近年の広帯域l5DN(ディジタル統合網)等のニュー
メディア通信の需要に伴い1通信機や再生中継器等の低
コスト化、無調整化、高信頼化が要求されている そして、ディジタル信号を電気信号や、光ケーブルの長
い伝送路を介して伝送する場合、電気信号と光信号のい
ずれの場合にも温度変動、設置条件等に応じて信号に含
まれるノイズや信号レベルが変動するので、それに応じ
てディジタル値の識別に誤りが発生する確率が高くなる
。これに対処するため従来の方法では温度補償を行った
り、伝送路符号を工夫したり、システムマージンを大き
く取って装置を作る等の方法を採用していたがそのよう
な方法では十分な信頼性が得られず、出荷時の調整のた
めの工数を多く要した。
そのため、再生中継器等の信号識別回路の識別レー・ル
の調整を無クシ、調整工数を削除することにより低コス
ト化を図り、温度変動、経年変化等に対しても高い信頼
度を達成できる識別レベル制御回路の実現が望まれてい
る。
〔従来の技術〕
こうした、識別レベル制御に対する無調整化温度変動や
経年変化等に対する高信頼度といった要求に応じるため
に2本願出願人は、先に1特願昭63−39282号に
おいて、第7図に示す如き構成による最適識別レベル制
御方式を提案している。
第7図は前記先願に係る技術の説明図であり。
同図において、1は主識別回路、2及び3は第1及び第
2副識別回路、4及び5は第1及び第2誤り検出回路、
6は制御信号発生回路、7は識別レベル電圧発生回路で
ある。
主識別回路1からは、基準識別レベルVrefを用いて
識別された出力が得られる。
一方、第1及び第2副識別回路2及び3は、各々2第1
及び第2副識別レベルVref+ΔV及び”Jref−
八■を用いて識別した信号を出力する。この第1及び第
2副識別回路2及び3の出力を受けて、第1及び第2誤
り検出回路4及び5は各々、ハイレベルをロウレベルと
誤る誤り及びロウレベルをハイレベルと誤る誤りを求め
て出力する。
制御信号発生回路6は、前記2つの誤り発生数が等しく
なるように基準識別レベルVrefを設定するための制
御信号を形成する。この制御信号を受けて、識別レベル
電圧発生回路7は基準識別レベルVrefを最適な値に
設定する。
〔発明が解決しようとする課題〕
前述の技術によれば、誤り発生数は全信号に対する割合
として求められる。このため ハイレベル信号(又はロ
ウレベル信号)の全信号に対する割合(マーク率)自体
が変わると、2つの誤り発生数が共に変動してしまう。
例えば、2つの誤り発生数が等しい状態、即ち。
基準識別レベルVrefが望ましい値に設定された状態
にある場合でも、マーク率が変わると2っの誤り発生数
が等しくなくなってしまう。従ってマーク率が変わると
適当な値に設定、制御されていた基準識別レベルVre
fがその値からずれてしまうという問題があることが1
本発明者の研究の結果、明らかとなった。
本発明は、識別すべき信号のマーク率が変動しても識別
レベルの最適な制御を可能にした最適識別レベル制御方
式を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理構成図であり1本発明による信号
識別レベル回路を示している。
第1図において、■は主識別回路、2及び3は第1及び
第2副識別回路、4及び5は第1及び第2誤り検出回路
、6は制御信号発生回路、7は識別レベル電圧発生回路
、8はマーク率検出回路9及び10は第1及び第2マー
ク率変動補償回路である。
主識別回路1からは、基準識別レベルVrefを用いて
識別された出力が得られる。主識別回路1は、基準識別
レベルVrefに比べて入力信号が高いレベルの場合及
び低いレベルの場合に、各々、ハイレベル及びロウレベ
ルを出力する識別回路である。
主識別回路1と同様の識別回路である第1及び第2副識
別回路2及び3は、各々2第1及び第2副識別レベルV
ref+ΔV及びVref−ΔVを用いて識別した信号
を出力する。即ち、第1及び第2副識別回路2及び3は
、その識別レベルとして主識別回路1の基準識別レベル
Vrefより所定の稙ΔVだけ高いレベル及び低いレベ
ルを用いる。この第1及び第2副識別回路2及び3の出
力を受けて、第1及び第2誤り検出回路4及び5は、各
々、ハイレベルをロウレベルと誤る誤り及びロウレベル
をハイレベルと誤る誤りを求めて出力する。このため、
第1及び第2誤り検出回路4及び5には9判別入力9例
えば、入力信号又は主識別回路1の出力が与えられる。
マーク率検出回路8は、識別されてその信号レベルが明
確になった主識別回路1の出力を用いてそのマーク率を
求める。
第1及び第2マーク率変動補償回路9及び10は、第1
及び第2誤り検出回路4及び5からの誤り発生数をマー
ク率を用いて補正する。この時。
第1及び第2マーク率変動補償回路9及び10には、2
つの誤り発生数に対してマーク率に応じた重み付けを行
うために、異なる値の重み付は信号が供給される。これ
により、2つの補正された誤り発生数は、マーク率に依
存しないものとなる。
制御信号発生回路6は、前記2つの補正された誤り発生
数が等しくなるように基準識別レベルVrefを設定す
るための制御信号を形成する。この制御信号を受けて、
識別レベル電圧発生回路7は基準識別レベル■refを
最適な値に設定、制御し、併せて第1及び第2副識別レ
ベルVref十ΔV及びVref−ΔVを設定、制御す
る。
〔作 用〕
マーク率変動補償回路9は、第1誤り検出回路4がハイ
レベルをロウレベルとして出力した数の全信号に対する
割合(誤り発生数)を、全信号に対するハイレベルの反
転信号、即ちロウレベル信号の割合を示す重み付は信号
(マーク率)を考慮して補正する。従って、その出力で
ある補正された誤り率をマーク率に依存しないものとす
ることができる。第2マーク率変動補償回路10につい
ても同様である。
従って1例えば、基準識別レベルVrefが望ましい値
に設定された状態でマーク率が変動しても、これによっ
て基準識別レベルがその値からずれてしまうことはない
。即ち、識別すべき信号のマーク率が変動しても、これ
に影響されることなく、基準識別レベルの最適な制御が
できる。
〔実施例〕
まず2本発明の原理的な考え方について、第2図及び第
3図を参照して説明する。
第2図(alの2つの波形100,110は2値のディ
ジタル信号(2値)を雑音ガウスにより模式的に示すも
のであり9図の縦軸は信号レベルを、横軸は発生確率を
表す。
波形100は2値の内の“H″ (ハイレベル論理“1
”に対応させる)の確率分布、波形110は“L″ (
ロウレベル、論理“0”に対応させる)の確率分布を表
し5両者が重なる位置の波形120は”H”または′L
”のいずれかが発生ずる確率分布を表す。この波形は、
当該技術分野において、アイ (Eye)開口と称され
ることが知られている。
また2図のHighのレベルに“H″の最大確率があり
2図のLowのレベルにL″の最大確率があり、Hig
hとT−o wのレベルが離れて。
しかも両波形が急峻な角度を形成していれば、識別レベ
ルとして中間の基準識別レベルVrefで人力付刃を識
別すると、誤りの発生が抑制される。
ところが、実際には同図(alの右側に示すように雑音
が各“H”および“L ”の信号に乗ったり前述した温
度変化、経年変化、受信信号の変化や雑音の変化に対応
して確率分布が変動してアイ開口が変化して、識別レベ
ルが最適値からずれることにより誤りが発生する。
そこで、基準識別レベルVrefで識別する主識別回路
1の他に、基準識別レベルVrefの上下に所定のレベ
ル差ΔVだけ離れた副識別レベルを設定し、ΔVだけ高
いレベルを第1副識別レベルとし、八■だけ低いレベル
を第2副識別レベルとしてそれぞれの副識別レベルで識
別する第1と第2の副識別回路2,3を設けた。
この副識別回路2.3は、信号レベルがVref十ΔV
とVrefの間にある時は、主識別回路1から“H”の
識別出力(Vrefより大きい電圧だから)が発生し、
第1副識別回路2から“L ″ の識別出力(V r e f+ΔVより低いから)が発
生する。このような識別結果の場合は“H”−“L”の
誤り(第1副識別回路2の出力が誤り)として判定入力
と比べることにより第1誤り検出回路4で検出する。
また、信号レベルがVrefと■ref−ΔVの間にあ
る時、主識別回路1からI、”の識別出力が発生し、第
2副識別回路3から“H”の識別出力が発生ずる。この
ような識別結果の場合は“L”−“I]”の誤りとして
判定入力と比べることにより第2誤り検出回路5で検出
する。なお。
判別入力としては、入力信号または主識別回路1の出力
を用いる。
これらの第1誤り検出回路4と第2誤り検出回路5でそ
れぞれ検出した誤りの数の分布(誤り数の積算値または
平均値)は、第2図(alの斜線を施したエリアAとエ
リアBの面積に比例する。
そして、基準識別レベルと第1と第2の副識別レベルが
同図(alに示す位置にある場合は、2つのエリアAと
Bの面積がほぼ等しいので、第1の誤りの数と第2の誤
りの数がほぼ等しくなる。
ところが、第2図(b)に示すように、Highの信号
レベルが低下した場合には、各識別レベルを同図(a)
と同じ値にしておくと、明らかにエリアAの面積が増大
し、エリアBの面積が減少する。この状態では’ H”
−“′L”の誤りが増加し、第1図の第1誤り検出回路
4による検出数が増大して第2誤り検出回路5の検出数
が減少することにより判別される。そこで、基本的には
第1.第2誤り検出回路4.5の両出力を比較すること
により識別レベルを全体に下降させるよう指示する信号
を発生する。この制御信号は識別レベル電圧発生回路7
に供給されて、制御信号に応じた最適な識別レベルVr
ef十ΔV、Vref、VrefΔVを発生する。
第2図(C1の場合は、LOWの信号レベルが上昇する
レベル変動が生じた場合であり、この時は明らかにエリ
アへの面積が減少し、エリアBの面積が増大する。この
状態では“L”−“H”の誤りが増加し、第2誤り検出
回路5による検出数が増大して、第1誤り検出回路4の
検出数が減少する。
この場合、誤り検出回路4.5の出力を比較して各識別
レベルを全体に高めるよう指示する信号を発生し、識別
レベル電圧発生回路7からそれに対応する各識別レベル
信号を発生して最適な識別レベルとする。
ところで、主識別回路1の出力信号は、第3図のように
1通常、そのマーク率が1/2(ハイレベルとロウレベ
ルの数が同し)であるとは限らない。
今、基準識別レベルVrefが最適レベルとされている
としζ2例えば、ある期間の全信号(データ)数がTで
、当該期間内のハイ及びロウレベル信号の数がno及び
nt  (T=n、、→−nt)であったとする。
この時、第1副識別回路2が仮に全ハイレベル信号をロ
ウレベルと識別した( H−Lの誤り)とすると、マー
ク率による補正なしでは、第1誤り検出回路4の出力は
積算値ではnH+++値ではn H/Tとなる。同様に
、誤り検出回路5の出力ばnt又はnL/Tとなる。こ
の結果、基準識別レベルVrefが望ましい値に設定さ
れた状態にも拘わらず+nll≠nlであれば、第1及
び第2誤り検出回路4及び5の出力のみでは基準識別レ
ベルVrefがn ++ / T = n L/ Tと
するように変動してしまう。
そごで、マーク率検出回路8は全信号に対するハイレベ
ル、ロウレベル信号の数nlI/TlnL/Tを求め、
第1及び第2マーク率変動補償回路9及び10に対して
、各々、nL/T及びn H/ Tに相当する信号を送
る。即ち■]→L(L・H)の誤りの検出側には元のH
(L)の反転信号であるL (H)のマーク率を送る。
この結果、マーク率変動補償回路9.10の出力は、共
に、nH−nL/T2とされ2等しくなるので、基準識
別レベルVrefの変動が防止できる。
(a)  一実施例の説明 第4図は一実施例構成図であり、最適識別レベル制御回
路を示している。
第4図において、81はマーク率検出回路8を構成する
インバータ回路、91及び101は第1及び第2マーク
率変動補償回路9及び10を構成する乗算器である。
実施例の各部の具体的構成は、第5図に示す如くにされ
る。
第5図(alには識別回路1ないし3の構成が示され、
このような入力信号レベルと識別レベルを比較する回路
を差動増幅器(オペレーションアンプ)により構成する
ことは周知であり、この比較出力はD形フリップフロッ
プ回路(F、F、)に供給されてクロック周期の間保持
され2次の誤り検出回路4及び5 (第1.第2副識別
回路2及び3の場合)または出力信号(主識別回路1の
場合)として送出される。
次に第5図(blに示す誤り検出回路4及び5とその動
作波形につき説明すると、排他的論理和(EXORで表
示)回路により行われ、その動作波形に示すように、入
力1と入力2が不一致の場合“H”出力が発生する。
第5図(C)には制御信号発生回路6の例が示され。
この場合も比較動作と比較結果に応じて異なるレベルの
出力を発生ずる機能を差動増幅器により構成したもので
ある。
第5図(d)に識別レベル電圧発生回路7の例が示され
、この回路も制御信号発生回路の出力を一方の入力とし
て受取り、他方の入力として基準電圧を受取って、制御
信号の入力に応じて異なる出力を発生する回路を差動増
幅器により構成し、その差動増幅器の出力をトランジス
タに入力し、そのエミッタ側から分圧抵抗により所定の
電圧差を有する3つの識別レベルVref+ΔV、Vr
ef。
Vref−ΔVを得ることができる。
基準識別レベルVrefの制御のための第1及び第2誤
り検出回路4.5の出力は9例えば5誤り発生数に比例
した電圧とされる。また、インバータ回路81の出力も
マーク率(確率)に比例した9例えば、電圧とされる。
これらを乗算器91及び101に入力することにより、
その出力として、補正された誤り発生数をある電圧の形
で得ることができる。
このために、インバータ回路81は、実際は。
マーク率を得るための反転機能の他に、マーク率をこれ
に比例した電圧とするための機能を併せ持つものである
。インバータ回路81は、その反転機能により9例えば
、第1誤り検出回路4の出力(本来のハイレベルをロウ
レベルとした割合)には本来のロウレベル信号の割合に
応じた出力を供給する。
これにより2乗算器91及び101の出力はマーク率の
変動に影響されないものとなる。
前述の如く、ある期間の全信号(データ)数がTで、当
該期間内のハイ及びIロウレベル信号の数がno及びn
L (T=nH十n、、)であったとする。
この時、副識別回路2が仮に全ハイレベル信号をロウレ
ベルと識別したとすると、誤り検出回路4の出力はn 
、l/Tとなる。同様に、誤り検出回路5の出力をnL
/Tと仮定する。一方1乗算器91及び101へ入力さ
れるマーク率は、各々nL/T及びn、/]”となる。
従って1乗算器91及び101の出力は、共にn8 ・
nL/T2となる。この関係は+r1M及びnLが変動
しても成立する。
識別レベルVrefが望ましい値に設定された状態で、
nlI#nLであれば、誤り検出回路4及び5の出力の
みでは識別レベルVrefが変動してしまう (nl、
I/Tent /T)、しかし、木実施例では、インバ
ータ回路81によって反転した信号(マーク率)により
重み付けして誤り発生数を補正することができるので、
識別レベルVrefは変動しない。
第1.第2誤り検出回路4.5は、一定の繰り返し周期
(クロック周期)で誤り検出を行うが。
検出出力をそれぞれの回路内で積算するか、または平均
化することにより所定の時間内での2つの誤り検出の分
布値を出力することにより、統計的な傾向を得ることが
できる。
前記の誤り検出出力を積算する場合はカウンタを用い、
平均化を行う場合は所定の時定数の充放電特性を存する
コンデンサーにより誤り検出出力パルスを印加して電荷
量により誤り状態を表す等の従来公知の技術を用いるこ
とができる。
(bl  その他の実施例の説明 この実施例では、第1及び第2誤り検出回路4゜5の判
別入力として、主識別回路1の出力ではなく、入力信号
自体を用いている。この実施例の誤り検出回路は排他的
論理和回路でも構成できるが差動増幅器を用いた比較回
路により所定以上の差を検出した場合に出力を発生ずる
回路により実現できる。
〔発明の効果〕
以上、説明したように9本発明によれば、入力された信
号について識別レベルを用いて信号識別を行う場合の信
号識別レベル制御において、入力信号のマーク率の変動
に対しては、当該マーク率を考慮して識別レベルの設定
2制御を行うため。
マーク率に依存しない識別レベルの制御を行うことがで
き、信号識別の信頼度を向上することができる。
第7図は従来技術説明図。
■は主識別回路、2及び3は副識別回路、4及び5は誤
り検出回路、6は制御信号発生回路、7は識別レベル電
圧発生回路、8はマーク率検出回路、9及び10はマー
ク率変動補償回路。

Claims (1)

  1. 【特許請求の範囲】 基準識別レベル(Vref)を用いて識別を行う主識別
    回路(1)と、 前記基準識別レベル(Vref)より高いレベルの第1
    副識別レベル(Vref+ΔV)及び低いレベルの第2
    副識別レベル(Vref−ΔV)を用いて識別を行う副
    識別回路(2、3)と、前記副識別回路(2、3)の出
    力の各々を用いて、誤りを求める誤り検出回路(4、5
    )と、 前記誤り検出回路(4、5)からの誤り発生数が互いに
    等しくなるように前記基準識別レベル(Vref)及び
    第1・第2副識別レベル(Vref+ΔV、Vref−
    ΔV)を設定するための制御信号を形成する制御信号発
    生回路(6)と、 前記制御信号に従って前記基準識別レベル(Vref)
    及び第1・第2副識別レベル(Vref+ΔV、Vre
    f−ΔV)を設定する識別レベル電圧発生回路(7)と
    を備えた最適識別レベル制御回路において、 前記主識別回路(1)の識別された出力を用いてマーク
    率を求めるマーク率検出回路(8)と、前記誤り検出回
    路(4、5)からの誤り発生数の各々を前記マーク率を
    用いて補正するマーク率変動補償回路(9、10)とを
    設け、 前記マーク率変動補償回路(9、10)からの補正され
    た誤り発生数が等しくなるように、前記制御信号発生回
    路(6)が前記制御信号を形成することを特徴とする最
    適識別レベル制御方式。
JP20908388A 1988-08-23 1988-08-23 最適識別レベル制御方式 Pending JPH0257037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20908388A JPH0257037A (ja) 1988-08-23 1988-08-23 最適識別レベル制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20908388A JPH0257037A (ja) 1988-08-23 1988-08-23 最適識別レベル制御方式

Publications (1)

Publication Number Publication Date
JPH0257037A true JPH0257037A (ja) 1990-02-26

Family

ID=16566986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20908388A Pending JPH0257037A (ja) 1988-08-23 1988-08-23 最適識別レベル制御方式

Country Status (1)

Country Link
JP (1) JPH0257037A (ja)

Similar Documents

Publication Publication Date Title
EP0467446B1 (en) Method of adaptively setting decision thresholds in a receiver for multilevel digital signals
US9237047B1 (en) Circuits for and methods of receiving data in an integrated circuit
US4385328A (en) Data extracting circuit
JPH01286656A (ja) 最適識別レベル制御方式
US20020181601A1 (en) Receiver with baseline wander correction and correction method thereof
US5426389A (en) System for DC restoration of serially transmitted binary signals
JP2003032187A (ja) 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム
US7091793B2 (en) Variable decision threshold apparatus
US20050201489A1 (en) Adaptive reference voltage method and system
US6271690B1 (en) Discriminator
US2316044A (en) Electronic apparatus
JPH0746788B2 (ja) 自動線路等化器
JPH0454043A (ja) 受信データ識別回路
US20070252622A1 (en) A System for Threshold Reference Voltage Compensation in Pseudo-Differential Signaling
US20050026581A1 (en) Differential signal squelch detection circuit and method
JPH0257037A (ja) 最適識別レベル制御方式
US5557638A (en) Transmission system for multivalued digital symbols
JP4946353B2 (ja) オフセット・キャンセル回路及びオフセット・キャンセル方法
US5471167A (en) Circuit for use with a feedback arrangement
JP2002141956A (ja) 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器
US7055084B2 (en) Method and system for regulating the decision threshold and the sampling clock phase of a data regenerator for a binary signal
US20020149813A1 (en) Line quality monitoring apparatus and method
JPS62123853A (ja) 自動しきい値制御回路
JPH0213969B2 (ja)
JPS61196613A (ja) 自動等化器制御方式