JPH025695A

JPH025695A - 時分割スイッチングシステム

Info

Publication number: JPH025695A
Application number: JP1013889A
Authority: JP
Inventors: Gerard Vergnaud; ジエラール・ベルノー; Gerard Thomas; ジエラール・トーマス
Original assignee: Alcatel NV
Current assignee: Alcatel Lucent NV
Priority date: 1988-01-22
Filing date: 1989-01-23
Publication date: 1990-01-10
Also published as: FR2626426A1; ES2040387T3; KR890012499A; US4984234A; CA1289650C; EP0325220B1; EP0325220A1; DE68905199T2; ATE86819T1; KR0125573B1; FR2626426B1; DE68905199D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は時分割スイッチングシステム、特にマルチサー
ビス形キーテレホン又はＰΔ８Ｘシステムに係わる。

先ｊ」１迷− この種のシステムは、これらのシステムに接続された電
気通信端末の間での情報伝送を要求に応じて選択的に実
施せしめる。これらのシステムは個別に、又は複数の同
一もしくは類似システムからなる電気通信網の一部分と
して機能し得る。

これらのシステムはいずれも内部スイッチングネットワ
ークを有し、このスイッチングネットワークの人力及び
出力には別のシステムとの相互接続を行う電話リンク及
び／又は情報通信端末用の成端装置（ｔｅｒｍｉｎａｔ
ｉｏｎｓ）が接続される。公知の時分割スイッチングシ
ステムのスイッチングネットワークは当該システムによ
ってスイッチされる情報を一時的に記憶し、そのためこ
れらの情報は複数の連続的サンプルの形態に分割される
。

前記スイッチングネットワークによるサンプルの記憶及
び伝送はタイムベースによって同期される。

成端装置相互間の通信は、スイッチングネットワークを
介して制御論理回路により実現される。

この制御論理回路は通常少なくとも１つの管理用プロセ
ッサを含み、このプロセッサには当該システムの機能に
関連した様々なタスクを行う専用補助装置が接続される
。

前記補助装置は特定機能を実行するプロセッサをしばし
ば含み、これらのプロセッサはそのために特別の構造を
有することがある。

このような構造では、システムがハードウェアの面でも
ソフトウェアの面でも冗長性及び異常性を生じ易くなる
。これらの冗長性及び異常性は使用者の要求の変化に対
応して行われる適合調整に関連して時間と共に増加する
ため、同一構造の複数のシステムが時間と共に多様化し
、機能が低下していくことになる。

元旦ｆｌｕ星− 本発明は、成端装置の間での情報交換を要求に応じて選
択的に実施するための時分割スイッチングシステムであ
って、電気通信端末に直接接続されるか、又は当該シス
テムと同一の、もしくは少なくとも類似の別のスイッチ
ングシステムへのリンクを介して接続されるように構成
されており、前記成端装置と、当該システムの操作を同
期するプであってもよいプロセッサと直接アドレス指定
できるメモリとを含み、このメモリがプログラムとデジ
タル信号のビットを含めた総てのデータとを記憶し且つ
制御操作全体に関する記憶、特に前記成端装置とリアル
タイムで機能するバスリンクとを介して交換される情報
のスイッチングに関する記憶を行い、前記成端装πが前
記バスリンクを介して前記プロセッサに並列接続され、
前記成端装置が前記端末又は別のシステムとの間のリン
クから受信した信号を前記プロセッサによって受信でき
且つ前記バスリンクによって伝送できるデジタル形態に
変換すると共に、その逆の変換も行うようになっている
時分割スイッチングシステムに係わる。

本発明の特徴及び利点は、添付図面に基づく以下の非限
定的具体例の説明から明らかにされよう。

１１１１江第１図に示した時分割スイッチングシステムは、情報通
信端末１をこれらの端末の要求に応じて選択的に相互接
続するように設計されている。前記相互接続操作は、前
記端末が第１図の端末１＾、ＩＢ、ＩＣのように当該シ
ステムに接続されている場合には直接的に行われ、前記
端末が相互接続電話リンクを介して当該システムに接続
された別のシステムに接続されている場合には間接的に
実施される。

第１図には、遠隔システムとの相互接続を行う前記リン
ク２も示されている。

情報通信端末１は、人間又は機械から受信した情報を信
号に変換する。これらの信号は即刻又は後で符号化又は
コード変換されて、伝送及びスイッチングが可能なフォ
ーマットを与えられる。前記端末は通常は、当該システ
ムから受信した信号を人間が理解できる及び／又は機械
が使用できる情報に逆変換する機能も有する。

従って、情報通信端末の中には、ＣＣＩＴＴの推奨する
ところに従い「ＳＯ」又は「Ｚ」タイプのインタフェー
スを介してスイッチングシステムに接続されるようなも
のが含まれる。これらの端末としては、例えばアナログ
もしくはデジタル形電話機、キーテレホンシステム、フ
ァクシミリ機械、留守番電話、通信用パーソナルコンピ
ュータ、相互作用ビデオグラフィク端末、テレアクショ
ン端末等が挙げられる。

相互接続リンク２は一般的なアナログタイプのセントラ
ルオフィスラインであってもよいが、好ましくは時分割
多重リンクである。

当該システムに接続される端末１及び相互接続れる。こ
れらの成端装置は複数の端末又は複数のリンクに共有さ
れることもあり、且つそのうちの少なくとも幾つかは１
つの端末に接続され得るか又は、例えば第３図に詳細に
示した成端装置３ｘのように１つの相互接続リンクに接
続され得る。

該具体例の時分割スイッチングシステムの成端装置は総
て同様にインタフェース４ｘ、４Ｙ、４Ｚのような専用
インタフェース４と標準インタフェース５とを含む、専
用インタフェース４には端末とシステム間の相互接続を
行うリンクとが接続され、標準インタフェース５は当該
時分割スイッチングシステムの中枢部で前記専用インタ
フェースに並列接続される。

成端装置の標準インタフェース５は、シグナル情報（ｓ
ｉｇｎａｌｉＢ　ｉｎｆｏｒｍａｔｉｏｎ）が当該シス
テムの中枢部と均一に交換されるように構成されている
。

従って、各標準インタフェースは、これを含む成端装置
とシステムの中枢部との間でシグナル情報の送受信を行
う。

専用インタフェース４、例えば４ｘ、４Ｙ、４Ｚは、シ
グナルの場合には標準インタフェース５を介して、端末
又は相互接続リンクとシステムの中枢部との間における
情報伝送に必要な変換を行い、且つ端末の使用に応じて
端末間に存在する差異及び相互接続リンクの様々な変形
例の間に存在する差異に関連して必要なレベルの変更、
フォーマットの変更及び／又は変換を行う。

合理化は専用インタフェースとの接続にも必要である。

専用インタフェース、例えば４ｘ及び４ＹはＣＣＴＴＴ
の推奨するところに従い、各々がｒｓｏ／ＴＯＪタイプ
のインタフェースで構成される。このインタフェースは
相互接続リンク２へのアクセスポー１・とじて使用され
るように、又は当該時分割スイッチングシステムをＩＳ
ＤＮ（ｉｎｔｅｇｒａｔｅｄ　ｓｅｒｖｉｃｅｄｉｇｉ
ｔａｌ　ｎｅｔｕ＋ｏｒｋ）の化部で使用する場合、従
って対応基準に従って使用する場合には、端末へのアク
セスポートとして使用されるように構成できる。

専用インタフェース、例えば４Ｚは端末ＩＢ及びＩＣを
構成するアナログ電話機の場合には「Ｚ」タイプのイン
タフェースである。

本発明では、時分割スイッチングシステムの成端装置の
専用インタフェース及び標準インタフェースがバスリン
ク６を介してプロセッサ７の直列データ人力−出力ポー
ト０に並列接続される。前記プロセッサのメモリは、時
分割スイッチングのために、端末１及び相互接続リンク
２がら成端装置３を介して受信した更に先へ伝送すべき
信号を一時的に記憶する。

該具体例では、バスリンク６が２つの時分割多重リンク
ＶＭＥ及びＶＭＲを相互に接続する。これらのリンクの
うちリンクＶＭＥは成端装置からプロセッサ６に向けて
送信される信号に使用され、リンクＶＨＲは逆方向に送
信される信号に使用される。

小規模システムの場合、前記バスリンクは例えば２，０
４８８ｂｉｔ／ｓのリンクＨＩＣからなる。

バスリンク６は、成端装置とプロセッサ６との間で情報
交換が行われるように、同期ユニット８によって各成端
装置に定期的且つ選択的に割り当てらる。

前記同期ユニット８は、使用される成端装置に応じてＰ
ＣＭチャンネルを配置構成するシーケンサ１０に接続さ
れたタイムベース９を含む。そのために前記成端装置は
、システムが初期化される毎に指示を１つずつ送信する
。タイムベース９は、システムが個別に機能する場合、
又は主システムである場合には内部クロックによって制
御され、システムがこれと接続された別のシステムに従
属する場合には外部クロックによって制御される。該具
体例では、遠隔システムから発信された制御クロック信
号が相互接続リンク２によって伝送され、相互接続リン
ク２上の能動回路により成端装置３Ｘ及び主クロツクリ
ンクＨＭを介してタイムベース９に送られる。

タイムベース９は例えば、被電圧制御発振器によって制
御されるカウンタサブシステムを含み、該具体例では特
定時点の復号も行う。

タイムベース９はクロック信号Ｈ及び同期信号ＳＹを、
バスリンク６上のデータの送受を行うプロセッサ７に送
る一方で、位相同期システム１２、即ち前記プロセッサ
又は成端装置レベルでのデータ回収を容易にすべく伝送
データの位相を調節するシステムにも送信する。前記シ
ステム１２は複数のフリップフロップをベースとする一
般的システムである。

タイムベース９はまた、シーケンサ１０に反復信号を送
る。シーケンサはこれに基づいて、バスリンク６を介す
るデータの送受を行うべく作動する成端装置内の回路を
選択する６タイムベース９は更に、当該システムを後述のように機
能せしめるべく、周期的割込み信号ｌＮＴｌ、ＩＮＴ２
、ＩＮＴ３をリンクｌＮＴｌ、ＩＮＴ２、ＩＮＴ３を介
してプロセッサに送る。

プロセッサ７は、小規模システムの場合には１０旧ＰＳ
を上回るような処理能力をもつ信号処理プロセッサであ
る。

このプロセッサは例えば、ＴＥＸＡＳ　ｌＮ５ＴＲＵＨ
ＥＮＴＳ社のマイクロプロセッサＴＭＳ　３２０　Ｃ２
５である。このマイクロプロセッサは）ＩＡＲＶＡＲＤ
タイプの内部構造、即ちプログラム及びデータが別個の
アドレス指定スペースに記憶され、該プロセッサの外が
らアクセスできるアドレスバス及びデータバスがメモリ
に接続されるような構造を有する。

前記マイクロプロセッサ算術論理ユニットを２つ含み、
そのうちの１つがアドレス処理に使用され、もう１つが
データ処理に使用される。

プロセッサ７は周波数４０ＭＨｚの信号を送出する独立
した外部クロック１３によって制御される。

プロセッサ７に接続されたメモリシステムはうンダムア
クセスメモリ及びリードオンリーメモリからなる内部サ
ブシステム１４＾と、やはりランダムアクセスメモリ及
びリードオンリーメモリからなる外部サブシステム１４
Ｂとを含む。外部メモリは標準的アクセス時間をもつ。

これらのメモリの分配及び配置は様々な方法で行うこと
ができ、本発明では余り重要な問題ではない。

外部メモリサブシステム１４Ｂは例えば当該システムを
管理するプログラムと、特に前述のアクセスポートＳＯ
及びＴＯを管理する高レベルプログラム、又はアナログ
電話機に特異的なインクフェース用の電話操作プログラ
ムとを含む。

例えば＋１　Ｄ　Ｌ　Ｃタイプの操作、Ｑ２３タイプの
コードの検出、コンフェランスコールの処理に係わる低
レベルプログラム及び信号処理プログラムは内部サブシ
ステム１４＾に記憶され、ランダムアクセスメモリをデ
ータ領域として使用する。

ランダアクセスメモリの少なくとも一部分は、例えば電
池によるバックアップ給電手段を具備するのが好ましい
。

前記ランダムアクセスメモリの少なくとも１つの領域は
２つのプロセッサ６で共有でき、そのため多くのスイッ
チングシステムで一般的に見られるように、プロセッサ
の安全性が二重に確保される。

この時分割スイッチングシステムで実施される機能の大
部分は、ソフトウェアでプロセッサ７及びその周辺装置
からなる管理ユニット１５によって実施される。前記周
辺装置は主にクロック１３、同期ユニット８及び外部メ
モリサブアセンブリ１４Ｂからなる。

このシステムの機能について述べる前に、ここで他の構
成部材を説明しておく。

第２図は標準インタフェース５の一具体例を示している
。前述のように、このインタフェースはアクセスバスリ
ンクの線ＶＭＥ及びＶＭＲを介してプロセッサ７の直列
人力−出力ポートに接続される。

各標準インタフェース５は共通リンク１６を介して同期
ユニット８に接続される。前記リンク１６はこれに属す
る複数の線でタイムベース９からのクロック信号Ｈ１、
Ｈ２と、シーケンサ１０がらのタイムスロット保持信号
ＩＴＳ＾、ＩＴＳＤとを運ぶ。

管理ユニット１５と該ユニット１５に制御される成端装
置３との間でデータの二方向伝送を行うためには少なく
とも２つのタイムスロットが必要とされ、一方のタイム
スロットＩＴＳ＾が当該標準インタフェース５のアドレ
ス伝送に、もう一方のタイムスロットＩＴＳＤが管理ユ
ニット８と当該成端装置との間のシグナルデータ二方向
伝送に使用される。これら２つのタイムスロットは異な
るフレーム内に含まれていてよい。

アドレス／データレジスタ１７は信号ＩＴｓ＾、ＩＴＳ
Ｄを受信して、リンクＶＭＲにより該レジスタ１７に逐
次送られるシグナルデータがらアドレスデータを区別す
る。このレジスタはまた、前記データを捕捉すべくクロ
ック信号＋１２も受信する。

アドレス比較器１８はリンクＶＭＲを介して受信したア
ドレスをハードワイヤード標準インタフェースアドレス
ＭＣＩと比較する。アドレスが確認されると比較器１８
の出力が入力選択器１９及び２つのバッファレジスタ２
０．２１を作動させる。

入力選択器１９は信号ＩＴＳ八、ＩＴＳＤを受信すると
共に、１つのタイムスロットの間にリンクＶＭＲを介し
て与えられる８つのデータビットのうち４つを平行に受
信する。この選択器は１つの再呼信号ＩＮＴと、１つの
監査指令ＯＢＳと、２つのシグナルタイムスロット指示
ＩＴＳＯ１ＩＴＳＩとを、同一成端装置３内の専用イン
タフェース４につながる夫々の対応線に送る。

書込みバッファレジスタ２０は１つのタイムスロットの
間にリンクＶＭＲを介して送られる８つのデータビット
を平行に受信し、比較器１８と書込み／読取り用局部タ
イムベース２２から送信された書込み指令とによって作
動する。

前記レジスタは、これと対応専用インタフェース４とを
つなぐリンクＢＵの線に前記データビットを平行に送出
する。

局部タイムベース２２は、これを含む成端装置３に関す
るシグナルデータを捕捉し且つ伝送すべく、リンク１６
の対応線を介して同期ユニット８から信号Ｈ１、Ｈ２、
ＩＴＳ＾、ＩＴＳＤを受信する。

読取りレジスタ２１は並列入力−直列出力タイプのレジ
スタであり、入力がリンク８０の線に接続され、該レジ
スタを含む標準インタフェース５に接続された専用イン
タフェース４から前記リンクを介してシグナルデータを
受信する。このレジスタは読取り制御線を介して局部タ
イムベース２２に制御されると共に、対応専用インタフ
ェース４から受信して一時的に記憶しておく直列出力シ
グナルデータによって制御される。読取りレジスタ２１
とリンクＶＨＲとの間には３つの状態を有する一般的ア
クセスゲート２３が挿入され、このゲートはタイムベー
ス２２の制御下で、当該成端装置の信号伝送に使用され
るタイムスロットの開作動する。

第３図は標準インタフェース５と専用インタフェース４
（第１図のインナタフエース４ｘ又は４Ｙ）とを含むｌ
５ＤＮ用又は端末用成端装置の一具体例を示している。

専用インタフェース４、例えばインタフェース４ｘ又は
４Ｙは、これを含む成端装置の標準インタフェース５と
平行して、同期ユニットからのリンク１６とバスリンク
６の線ＶＭＥ、ＶＨＩ’ｔとに接続される。

標準インタフェース５はリンク１６から信号Ｈ１、＋１
２、ＩＴＳΔ、ＩＴＳＤを受信し、線ＶＭＥ及びＶＨＲ
に接続され、このインタフェースを含む成端装置をシス
テムの中枢部に対して識別（アイデンティファイ）する
ハードワイヤードアドレス指示ＮＣＩを受信し、信号Ｉ
ＮＴ及びＯＢＳを送信し、またリンクＢＵの線を介して
当該成端装置のその他の素子との間でシグナルデータを
交換することもできる。

専用インタフェース４は、線ＶＨＥ及びＮＭＲを介して
システムの中枢部との間でデータ交換が行われるように
、タイムベース９からクロック信号Ｈ１を受信し且つシ
ーケンサ１０から成端装置選択指令ＳＥ１を受信する選
択器２４を含む０選択器２４はそのために、線ＶＭＥへ
の送信モードアクセス及び線ＶＭＲからの受信モードア
クセスを提供する一連のアクセスゲート２５．２６．２
７．２８を制御する。

ゲート２５．２６は、これらのゲートを含む成端装置に
割り当てられた１つ以上のタイムスロットの間リンク５
ＥＬＬを介して選択器２４に制御される。これらのゲー
トは、線ＶＭＥ及びＶＭＲと４つのｌ５ＤＮ線路又は端
末ワイヤ＾０、ＢＯ１八ｌへ　８１とを、インタフェー
スモジュール３０と直列に配置されたセントラルオフィ
スライン回路又は端末回路２９を介して接続する。

端末１＾もしくはｌ５ＤＮアクセス線２の回路２９は通
常２つの変圧器を含み、各変圧器がワイヤ対△０、ＢＯ
又はΔ１．　Ｂｌのいずれが一方に対応する。前記回路
２９は更に、末端用重信電源と、ワイヤ対電圧監視回路
と、保護手段と、入力フィルタとを含む。

この線路回路もしくは末端回路２９は要求に応じて自由
に構成し得、４つの線（ワイヤ）を介してインタフェー
スモジュール３０に接続されると共に、２つの線を介し
て状態シグナル回路３１に接続される。

前記回路３１は送信のためにゲート２８を介して線ＶＨ
Ｅに接続される一方で、アクセスゲート３２を介してリ
ンクＢＵの線の１つに接続される。

状態シグナル回路３１はまた、信号Ｈ２及び選択器２４
からの選択指令５ＥＬａも受信する。ゲート２８及び３
２は夫々選択器２４からの選択指令５ＥＬ２及び対応標
準インタフェース５からの監査指令ＯＢＳによって制御
される。

インタフェースモジュール３０はゲート２５．２６と線
Δ０、ＢＯ１Δ１、Ｂ１との間でのデータ交換を実施せ
しめる。

このモジュールは例えばＴ）！０Ｍ５ＯＮ　ＴＳ５４２
０又はＳＩＥＭＥＮＳ　ＰＥ８２０８０タイプのレベル
「１」の回路であり、端末構成「ＳＯ」の場合にはｒＮ
ＴＪ主モードで構成され、セントラルオフィスライン構
成「ＴＯ」の場合にはｒＮＴＪ従モードで構成される。

クロック信号は「ＴＯ」構成の場合にはセントラルオフ
ィスラインから抽出される。これらの信号は、当該シス
テムのタイムベース９を遠隔システムの主クロックで制
御させるべく、ゲート２７を介して主クロツクリンクＨ
Ｈに与えられる。この場合、前記主クロックはセントラ
ルオフィスライン２の線＾０、ＢＯ１Δ１、Ｂ１を介し
て伝送される。

ゲート２７は論理回路３３によって作動する。この回路
３３はリンクＢＵに接続され、選択指令５ＥＬ２と対応
標準インタフェース５からの指令ＩＮＴとを受信し、遠
隔主タロツクの信号をタイムベース９方向へ伝送する。

論理回路３３はまた、時分割スイッチングシステム全体
を必要に応じオペレータの指令に従って、又はリンクＢ
Ｕを介する管理ユニッＩ〜からの遠隔制御によって、リ
セット回路３４を介してリセットする。尚、該システム
の関連素子との間のリンクは図示しなかった。

同期回路３５はインタフェースモジュール３０による信
号の送信を同期する。この回路はまた、そのために具備
されたリンク１６を介してタイムベース９に接続される
。

第４図は端末用の成端装置の別の具体例を示している。

この成端装置は、２線式加入者線を介して市内交換に接
続されたアナログ電話機用の成端装置である。

電話機に接続された前記２線式加入者線は通常ラインイ
ンタフェース回路３６又は３６′に接続される。ライン
、インタフェース回路３６．３６″及び選択器３７は専
用インタフェースを構成し、このインタフェースが標準
インタフェースと組合わせられてアナログ電話機の成端
装置４′を構成する。第４図ではアナログ電話機が２つ
あり、一方が線へ、Ｂに、他方が線＾°、Ｂ′に接続さ
れる。

成端装置４″の標準インタフェース５は、成端装置を識
別するためのアドレスＮＣ３を有し、他の標準インタフ
ェースと同様にリンク１６と線ＶＭＥ、　ＶＭＲとに接
続される。

各ラインインタフェース回路３６．３６°は線ＶＭＥ、
ＶＭＲに接続され、リンク１６からのクロック信号Ｈ２
と、選択器３７からの送信指令ＶＭＩＣと、同期信号Ｆ
ＳＣもしくはＦＳＣ’とを受信する。そのために選択器
３７はシーケンサ１０から成端装置）１択信号ＳＥ２を
受信し且つリンク１６を介してタイムベース９からクロ
ック信号Ｈ１を受信する。

線ＶＭＥ及びＶＭＲはＣ０ＦＩＤＥＣタイ７”ノＤＯ路
３８ニ接続される。この回路は各ラインインタフェース
回路３６．３６゛内で、装置３６の場合はリンクＦＳＣ
を介して受信され装置３６′の場合はリンクＦＳＣ’を
介して受信される同期信号によって決定されるリズムに
合わせて、線へ、Ｂ又は八゛、Ｂ′によりアナログ形態
で伝送される信号をＰＣＭサンプルに変換し、且つその
逆の変換も行う。

３つの状態を有するアクセスゲート３９は各ラインイン
タフェース回路のＣｏＦＩＤＥＣ回ｉ￥８３８を線１／
ＨＥに接続する。このゲートは、当該成端装置４′に割
り当てられたフレームタイムスロットの間リンクＶＭＩ
Ｃを介して選択器３７の制御により作動する。

線路回路４０はＣｏＦＩＤＥＣ回路３８と線＾、Ｂとの
間のインタフェースを構成する。

この線路回路は通常、線＾、Ｂに接続された電話機の給
電、インピーダンス整合、呼出し音の発生及び注入、ル
ープ検出及び２線７４線分雛を行う。

種々の信号は当該成端装置４′の標準インタフェース５
を通って送出される。

そのために各線路回路は、標準インタフェースによって
制御されるアクセスゲート４１を介してすンクＢＵの線
の１つに接続される。

そのために、前記アクセスゲート４１の制御入力に接続
された出力をもつフリップフロップ４２が監査指令ＯＢ
Ｓを受信し、且つ当該線路回路と各スーパーフレーム内
で該回路の信号発生に割り当てられたフレームタイムス
ロットとに固有の選択指令ＩＴＳ又はＩＴＳ’を受信す
る。

管理ユニット１５から線路回路に向けて送信される信号
は、＾ＮＤゲート４２をフリップフロップ４４に接続す
る少なくとも１つの論理素子を介して伝送される。フリ
ップフロップ４４はリンクＢＵの線の１つを介して前記
信号を受信し、信号ＩＴＳもしくはＩＴＳ’と、該フリ
ップフロップを含む成端装置の標準インタフェース５を
介して与えられる再呼信号ＩＮＴとを同時に受信すると
、ゲート４３がらの信号によって作動を開始する。

ハードウェアで一般に行われている操作に関して得られ
る集績度は以上の説明から明らがであり、物理的レベル
の操作だけがハードウェアで実施され続ける。

管理ユニット１５は、データ入力及びデータ出力に関す
るタスク、例えば時分割接続（該具体例では３２．６４
又は１２８Ｋｂｉｔ／ｓの潜在的同時伝送速度で行われ
る）、規格化Ｑ２３コードの信号の検出、信号のＰ波、
ｌ５ＤＮ線路及び端末のチャンネルＤの信号ＨＤ　Ｌ　
Ｃの処理、呼出し音の発生、コンフェランスコールの処
理等を、成端装置３及びプロセッサ７を相互接続する直
列リンク６を介してリアルタイムで行う。この管理ユニ
ットはまた、アプリケーション及び電話管理というタス
クも実行する。

図示はしなかったが、プロセッサ７にはユニバーサル非
同期送受信装置り八ＲＴも具備される。これは、管理装
置又は保守装置を例えばＶ２４又はＶ２８タイプの規格
伝送リンクを介して個々に接続できるようにするためで
ある。このようにすれば、前記リンクを介してデータを
送受できるコンピュータ又はキーボード／スクリーン端
末を介してプロセッサのメモリにアクセスすることが可
能になる。

プロセッサ７は線ＶＨＥを介して成端装置から信号を受
信し、特に電話線路のループ状態に関する情報、デジタ
ル電話線路の成端装置によって復調された信号に関する
情報、ｌ５ＤＮ成端装置によって与えられる指示に関す
る情報、及び前記成端装置のＤチャンネルを介して受信
されるデータに関する情報を受信する。

このプロセッサ７は監査信号、再呼信号、及びフレーム
データＩＩＤＬｃを線ＶＭＲを介して成端装置方向へ送
信する。

線ＶＭＥ、　ＶＨＲはまた、プロセッサ７がデジタル化
通話信号と当該時分割スイッチングシステムを通るデー
タとにアクセスできるようにする。

プロセッサ７はインバンド信号を翻訳し、且つこの種の
信号を合成して成端装置に送る。このプロセッサはまた
、スイッチング及びコンフェランスコール操作も行う。

リンク６は成端装置に割り当てられたタイムスロットを
運ぶ。管理ユニット１５は、操作が開始され且つ任意の
変更又はシャットダウンが行われた後で、各成端装置か
らそのタイプ及びモジュラリティ（ｍｏｄｕ　ｆａｒ　
ｉ　ｔｙ）に関して与えられる情報に基づき、前記リン
クに接続された成端装置に応じてフレームを自動的に構
成する。

ソフトウェアは、システムソフトウェア（プロセッサ７
で実行される）、信号処理ソフトウェア及びアプリケー
ション専用ソフトウェアに夫々対応する３つのレベルを
有する。

システムソフトウェアはマルチタスク管理、インタータ
スク保護、リソースの共有、同期及びタスク間の連絡に
係わる。このソフトウェアはまた、メモリ管理、遅延（
ｔｏｎｎｅ−ｄｅｌａｙ）、入力／出力及びクロックと
いう機能を与えるプロセッサ７システムサービスにも係
わる。

システムソフトウェアは特に、リアルタイムで生じるイ
ベントの較正に係わり、且つ自動的信号発生機能を得る
ために、密にまとまったマイクロイベントの組合わせの
復号にも係わる。

信号処理ソフトウェアは迅速にアクセスできるように大
部分がプロセッサの内部メモリサブシステム１４＾に記
憶される。このソフトウェアは信号発生、即ち状態変化
の検出と実際の信号処理タスク（例えば、フラッグの検
出、）ＩＩ）ＬＣタイプフレームのスタッフビットの抽
出、コンフエランスコールの場合に受信されるリアルタ
イム信号の加算）とに係わる。

アプリケーションソフトウェアは電話管理ソフトウェア
であり、アクセス速度は重要ではないためプロセッサの
外部メモリサブシステム１４Ｂに記憶される。

この電話管理ソフトウェアは２つの層、即ち管理ユニッ
ト１５に接続されている成端装置３のタイプには左右さ
れない管理層と、これら成端装置の固有の特性に係わる
成端層とに分割される。

成端層は特に物理／論理（ｐｈｙｓｉｃａｌ／ｌｏｇｉ
ｃａｌ）変換、翻訳、監視、補助装置の管理、タイミン
グ及び通話管理に係わる。

操作層は成端装置間のリンクの状態を検出し、成端層か
らの応答及び確認に基づいて前記状態を変えるのに使用
される。

プログラムと成端装置で実施される動作との間の対話は
、この対話のデータが書き込まれたプロセッサの内部又
は外部ランダムアクセスメモリによって実施される。プ
ロセッサ７はデジタル高速リアルタイムサンプルを処理
する速度、例えばＰＣＨ符号化タイムスロットによって
伝送される［ＩＴＭＦ信号を処理する速度を有する。こ
のプロセッサはまた、外部サブシステム１４Ｂに記憶さ
れた内部電話管理配線によって、低速周辺装置と協働す
ることもできる。

プロセッサ７の動作はタイムベース９から周期的に発生
する割り込み信号に合わせて実行される。

外部割り込みレベルは３つあつく第５図の１４Ｖ１、Ｎ
Ｖ２、ＮＶ３）、各レベルは異なる割り込みサイクルに
対応する。

レベルＮｖ１のハードワイヤード優先割り込み信号ｌＮ
Ｔｌは１２５マイクロ秒毎に生じる。この時間は該具体
例のフレームＴＲの持続時間に等しい。この割り込み信
号は信号処理タスクを開始させ、且つその優先性を、そ
のために具備された一組のマスクを介して引き渡す。こ
の信号はソフトウェアの高レベルによって書き込まれた
コマンドテーブル４５（第６図参照）を用いて処理され
る。該具体例では、各出タイムスロツト毎に３つの線が
前記テーブルに割り当てられる。第１の線は要求された
操作（例えば接続、Ｑ２３信号検出、呼出し音の発生、
コンフェランスコール、等）を行うプログラムをアドレ
ス指定する。コマンドテーブルはその機能が直列リンク
の動作に関連した問題によって妨害されることがないよ
うに二重になっている。特に、１つのフレームの間のテ
ーブルの書込み及び読取りは前記テーブルの異なる部分
で実施される。

第２の線は当該タイムスロットのアドレスを出タイムス
ロツトテーブル４６に与える。このテーブルも前記と同
じ理由で二重になっている。

第３の線はタスクによって変化するパラメータを規定す
る。このパラメータは、接続タスクの場合には、二重入
りタイムスロットテーブル４７内のタイムスロットのア
ドレスである。テーブル４６及び４７はレジスタ４９及
び５０によって別個にアドレス指定される。

割り込み信号ＩＴＩはコマンドテーブル４６の第１の線
を読取り、その結果実施すべき第１のタスクへの接続が
得られる。そのために、これらの割り込み信号は前記コ
マンドテーブルの線を指定する専用アドレスレジスタ４
５を使用する。

タスクは、専用アドレスレジスタ４８を増分させ、前記
アドレスレジスタで指定されたアドレスの内容を累積器
に書込み、且つ前記県債器内のアドレスに接続すること
によって、総て同様に終了する。

割り込み信号ｌＮＴｌはまた、より速いサイクルをもつ
レベルＮＶ２の割り込みＩＮＴ２信号に関するワーキン
グポインタの初期化も行う６割り込み信号ＩＮＴ２はプ
ロセッサ７の３つのアドレスレジスタ、即ち入りタイム
スロットの入力テーブルのアドレス指定に使用されるレ
ジスタ、出タイムスロットの出力テーブルのアドレス指
定に使用されるレジスタ、及びワーキングレジスタとし
て使用されるレジスタに作用する。

そのために、割り込み信号ＩＮＴＺは割り込み信号ｌＮ
Ｔｌの発生から数えて８マイクロ秒毎に生じ、従って直
列リンク１６の線ＶＭＥ＝　ＶＭＲ上のデータの入力／
出力を管理する。

この具体例のプロセッサ７は、各々が４マイクロ秒の持
続時間をもつ２つのタイムスロットの内容に対応する１
６ビツトプロセツサである。

割り込みｌＮＴｌによる優先的保護及び初期化処理が終
了すると、割り込み信号ＩＮＴ２によって要求される処
理が開始され、割り込み信号ＩＮＴ３及び低レベルルー
ズによって行われる処理も同様に実施される。

レベルＮＶ３の割り込み信号ＩＮＴ３は８ミリ秒毎に発
生し、電話管理システムのリアルタイムタスク、例えば
ダイヤリングの同期を行うのに使用される。

割り込み信号によって要求される優先的タスクの処理が
終わると、プロセッサ７が非優先タスクを処理する。総
てのタスクが終了して低レベルＮＶ３状態になると（第
５図）、プロセッサ７は第５図のレベルＮＶＩに対応す
る休止状態をとり得る。

【図面の簡単な説明】

第１図は本発明の時分割スイッチングシステムのブロッ
ク図、第２図は本発明の時分割スイッチングシステムの
成端装置の標準インタフェース回路の一具体例を示すブ
ロック図、第３図は線路又はｒｓＤＮ端末用成端装置の
一具体例を示すブロック図、第４図はアナログ電話機用
成端装置の一具体例を示すブロック図、第５図は本発明
のシステムにおける割り込みの相互関係を示すタイミン
グ説明図、第６図は本発明のシステムのプロセッサの部
分的メモリ装置の構成を示す簡略説明図である。３Ｘ、３Ｙ、３Ｚ・・・・・・成端装置、７・・・・・
・プロセッサ、９・・・・・・タイムベース、１５・・
・・・・プログラムされた管理用論理回路。

Claims

【特許請求の範囲】

（１）成端装置の間での情報交換を要求に応じて選択的
に実施するための時分割スイッチングシステムであって
、電気通信端末に直接接続されるか、又は当該システム
と同一の、もしくは少なくとも互換性の別のスイッチン
グシステムへのリンクを介して接続されるように構成さ
れており、前記成端装置と、当該システムの操作を同期
するタイムベースと、プログラムされた管理用論理回路
とを含み、前記管理用論理回路が同時送受タイプであっ
てもよいプロセッサと直接アドレス指定できるメモリと
を含み、このメモリがプログラムとデジタル信号のビッ
トを含めた総てのデータとを記憶し且つ制御操作全体に
関する記憶、特に前記成端装置とリアルタイムで機能す
るバスリンクとを介して交換される情報のスイッチング
に関する記憶を行い、前記成端装置が前記バスリンクを
介して前記プロセッサに並列接続され、前記成端装置が
前記端末又は別のシステムとの間のリンクから受信した
信号を前記プロセッサによって受信でき且つ前記バスリ
ンクによって伝送できるデジタル形態に変換すると共に
、その逆の変換も行うようになっている時分割スイッチ
ングシステム。
（２）片送信、片受信、場合によっては同時送受タイプ
であり得るプロセッサを１つ含むプログラムされた管理
用論理回路を含み、前記プロセッサが、前記成端装置を
介して、当該システムに直接又は間接的に接続された前
記端末との間で交換され、場合によっては前記リンクを
介して別のスイッチングシステムとの間で交換される総
ての情報を処理する請求項１に記載の時分割スイッチン
グシステム。
（３）前記プロセッサが、接続すべき総ての情報及び交
換すべき総ての信号が前記成端装置と該プロセッサとの
間を通る時に通過するポートを有する請求項２に記載の
時分割スイッチングシステム。
（４）前記プログラムされた管理用論理回路がタイムベ
ースとこれに接続されたシーケンサとを含み、前記シー
ケンサが、前記バスリンク上の各成端装置に割り当てら
れたタイムスロットの位置及び数を初期化時に当該成端
装置から前記プロセッサに伝送される指示に基づいて規
定することによって、時分割フレームを前記プロセッサ
の制御下で該プロセッサに接続された成端装置のタイプ
及びモジュラリティに応じて構成するように設計されて
おり、前記バスリンクが時分割多重リンクタイプである
請求項１に記載の時分割スイッチングシステム。
（５）前記タイムベースが前記プログラムされた管理用
論理回路のプロセッサの動作のタイミングを、３つの周
期的割り込み、即ち −信号処理に係わり且つ１つのシステム時分割フレーム
の持続時間に等しい期間をもつ優先的割り込み、 −前記成端装置と前記プロセッサとの間の接続を介して
入力／出力を管理し、１つのフレームタイムスロットの
持続時間に関連した期間をもつ周期的割り込み、並びに −電話タスクのリアルタイム管理に係わる周期的割り込
みを用いて行う請求項２に記載の時分割スイッチングシス
テム。
（６）片送信、片受信、場合によっては同時送受タイプ
であり得るプロセッサを１つ含むプログラムされた管理
用論理回路を含み、前記プロセッサが前記成端装置によ
って受信される高速信号をリアルタイムで処理するソフ
トウェアを実行すると共に、３レベル形管理ソフトウェ
ア、即ちプロセッサの操作ソフトウェアと信号処理ソフ
トウェアと電話管理に係わるアプリケーションソフトウ
ェアとを組み合わせたソフトウェアを実行するように構
成されており、前記アプリケーションソフトウェアが２
つの層、即ち接続された成端装置とは無関係の操作層と
前記成端装置の固有の特性を考慮する層とに分割されて
いる請求項４に記載の時分割スイッチングシステム。
（７）前記プロセッサに組み込まれた内部及び外部メモ
リサブシステムも含み、前記アプリケーションソフトウ
ェアが前記プロセッサの前記外部メモリサブシステムに
記憶され、前記信号処理ソフトウェアが前記プロセッサ
の前記内部メモリサブシステムに記憶される請求項５に
記載の時分割スイッチングシステム。
（８）各成端装置が当該成端装置と前記プロセッサとの
間の信号交換に係わる標準インタフェースと、当該シス
テムに接続される少なくとも１つの端末又はリンクタイ
プ装置に接続されるように構成された専用インタフェー
スとを含み、この専用インタフェースが前記成端装置に
接続された前述のごとき１つ以上の装置と前記プロセッ
サとの間の交換に係わる請求項１に記載のＰＡＢＸタイ
プの時分割スイッチングシステム。
（９）−成端装置の間での情報交換を要求に応じて選択
的に実施するためのスイッチングサブシステムであって
、電気通信端末に直接接続されるか、又は当該システム
と同一の、もしくは少なくとも互換性の別のスイッチン
グシステムへのリンクを介して接続されるように構成さ
れており、前記成端装置と、当該サブシステムの操作を
同期するタイムベースと、プログラムされた管理用論理
回路とを含み、前記管理用論理回路が同時送受タイプで
あってもよいプロセッサと直接アドレス指定できるメモ
リとを含み、このメモリがプログラムとデジタル信号の
ビットを含めた総てのデータとを記憶し且つ制御操作全
体に関する記憶、特に前記成端装置とリアルタイムで機
能するバスリンクとを介して交換される情報のスイッチ
ングに関する記憶を行い、前記接続が前記バスリンクを
介して前記プロセッサに並列接続され、前記成端装置が
前記端末又は別のシステムとの間のリンクから受信した
信号を前記プロセッサによって受信でき且つ前記バスリ
ンクによって伝送できるデジタル形態に変換すると共に
その逆の変換も行うようになっているスイッチングサブ
システムを少なくとも２つ含み、且つ −前記サブシステムを相互に接続すべく、各サブシステ
ムの成端装置につながる逆伝送可能な少なくとも１つの
リンクを含む時分割スイッチングシステム。