JPH0256191A - Ｍｕｓｅデコーダの静止表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＭＵＳＥ方式のテレビジョン受像機内に設置
されるＭＵＳＥデコーダの静止表示制御回路に関するも
のである。

（従来の技術） 現在、放送衛星を利用するハイビジョン（高品位テレビ
ジョン）方式の最有力候補であるＭＵＳＥ（Ｍｕｌｔｉ
ｐｌｅ　５ｕｂ−ｎｙｑｕｉｓｔ　Ｓａｍｐｌｉｎｇ　
Ｅｎｃｏｄｉｎｇ）方式のテレビジョン放送の実験が開
始されている。

このＭＵＳＥ方式では、帯域幅２２　ＭＨｚの輝度信号
と帯域幅７　Ｍ、ＨｚＯ色信号とを含むベースバンド信
号を周波数変調し、これを衛星放送の帯域幅２７　Ｍ　
！１　ｚの１チヤンネルを用いて伝送するために、上記
ベースバンド信号が約８ＭＨｚに帯域圧縮される。この
帯域圧縮は、原映像信号から抽出した完全なサンプリン
グ魚群を所定の規則に従って間引くことによって行われ
る。このサンプリング点の間引きに際しては、画面上の
斜め方向の解像度が上下、左右方向よりも低下するとい
う視聴者の生理的特性を利用してフィールド間オフセッ
ト・サンプリングが行われる。また、動きのある領域で
は解像度が多少低下してもそれほどの画質劣化を感じな
いという視聴者の生理的特性も利用される。

受信側のデコーダでは、送信側のエンコーダで間引かれ
たサンプリング点が実際に送出され受信された前後のサ
ンプリング魚群をもとに再生され、欠落個所に挿入され
る。この欠落サンプリング点の再生と挿入の処理は、内
挿処理と称される。この内挿処理には、同一フィールド
内の隣接サンプリング魚群を利用して行うフィールド内
内挿と、隣接フィールドの対応の位置のサンプリング魚
群を利用して行うフィールド間内挿とがある。この内挿
処理にあたっては、受信画面から動き領域と静止領域と
が検出され、動き領域についてはフィールド内内挿が行
われ、静止領域についてはフィールド間内挿が行われる
。上記フィールド間内挿の特殊なものとしてフレーム間
内挿処理も併用される。

ＮＥＣ技９１　Ｖｏｌ、４１　Ｎｏ、３　／１９８８　
　に掲載されたｒＭＵＳＥデコーダ」と題する本発明者
らの論文には、第３図の構成ブロック図に示すＭＵＳＥ
デコーダが記載されている。

第３図のＭＵＳＥデコーダにおいて、入力端子ＩＮに入
力した映像信号はＡ／Ｄ変換部１でディジタル映像信号
に変換され、前処理部２でデイエンファシスなどの前処
理が施されたのち、フレーム間内挿部４においてフレー
ム間内挿と雑音低減処理が施される。このフレーム間内
挿と雑音低減処理の終了した映像信号は、輝度信号処理
部１０と、色信号処理部２０とにおいて種度信号と色信
号ごとに内挿処理、周波数変換、濾波などの各種処理が
施されたのち、マトリクス部８でＲ，Ｇ。

Ｂの三原色信号に変換され、Ｄ／Ａ変換部９ａ〜９ｃで
アナログＲ，Ｇ、Ｂ信号に変換されて出力端子ＯＩ〜０
３に出力される。

第３図のフレーム間内挿部４は第４図に示すように、２
段構成のフィールドメモリ４］、４２で構成されるフレ
ームメモリと、演算回路４３，４４と、非直線回路４５
と、スイッチ４６とを備えている。

加算回路４４から出力端子０に出力される信号は、第５
図（Ａ）に示すように、雑音軒滅済みの現フィールドの
画素信号「０」と、この現フィールドよりも２フイール
ド前（ｌフレーム前）の画素信号ｒ−２Ｊとが画素（ド
ツト）単位で交番しながらライン上に配列されることに
よりフレーム間内挿されたものとなっている。この信号
（Ａ）は、２段に縦列接続されたフィールドメモリ４１
と４２とを通過することにより、第５図（Ｃ）に示すよ
うに更に２フイー・ルド（１フレーム）遅延された信号
Ｃとなって、減算回路４３の一方の入力端子に供給され
、他方の入力端子に供給される現フィールドの信号から
減算される。この結果、減算回路４３からは、現フィー
ルドの信号からその４フイールド前（２フレーム前）の
信号が減算されたものと、現フィールドの信号からその
２フイールド前（１フレーム前）の信号が減算されたも
のが画素単位でライン方向に交番される信号が出力され
る。

画素ごとに切替えられるスイッチ４６は、減算回路４３
の出力のうち現フィールドの信号からその４フイールド
前の信号を減算したものについては非直線回路４５を経
て、また現フィールドの信号からその２フイールド前の
信号を減算したものについては非直線回路４５を経るこ
となく直接加算回路４４の一方の入力端子に供給する。

スイッチ４６を経て加算回路４４の一方の入力端子に供
給された信号ば、他方の入力端子に供給される現フィー
ルドの信号と加算される。非直線回路４５は、減算回路
４３の出力を画面内の雑音成分と見做し、小振幅の成分
のみを選択的に通過させる。

従って、加算回路４４からは、現フィールドの信号から
非直線回路４５で抽出された雑音成分が除去された現フ
ィールドの信号　「０」が出力される。加算回路４４か
らは、上記出力「０」と１画素ずれて、演算回路４３．
４４における現フイールド信号との減算と加算を経てフ
ィールドメモリ４２からの読出し時点の信号に戻された
２フイールド前（１フレーム前）の信号「−２」も出力
される。

フレーム間内挿部４の出力は、後段の輝度信号処理部１
０と色信号処理部２０とに供給される。

輝度信号処理部１０は、低域通過濾波回路１１、周波数
変換回路１２及びフィールド間内挿回路１３から成る静
止領域処理系と、サンプリングスイッチ１４、フィール
ド内内挿回路１５及び周波数変換回路１６から成る動き
領域処理系とに分離されている。上記輝度信号処理部１
０内の静止領域処理系と動き領域処理系の出力は、適応
合成部エフにおいて動き検出回路５による動き検出結果
に応じた合成比率で合成される。

画素周波数で開閉されるサンプリングスイッチ１４は、
前段のフレーム間内挿部４で内挿された２フイールド前
で１フレーム前）の画素信号の通過を阻止することによ
り、第６図（Ａ）に示すような雑音低減処理済みの信号
「０」のみから成る信号をフィールド間内挿部１５に供
給する。

（発明が解決しようとする課題） 上記従来のＭＵＳＥデコーダでは、フレーム間内挿部４
のフレームメモリ　（２段構成のフィールドメモリ４１
．４２）の入出力間にループを形成することにより、表
示画面を所望の時点で静止させる静止表示機能の付加が
予定されてきた。

しかしながら、フレーム間内挿部４のフレームメモリの
入出力間にループを形成して表示画面を静止させようと
した場合、隣接フィールド間で動きが存在すると、静止
画にフィールド周期のフリッカが発生するという問題が
ある。

すなわち、第４図のフレーム間内挿部４のサンプリング
スイッチ４６を下側に固定して非直線回路４５を除くこ
とにより静止表示モードに移行する。この時点では、フ
ィールドメモリ４１には第５図（Ａ）に示すような信号
が書込まれており、またフィールドメモリ４２にはそれ
よりも１フイールド遅延した第５図（Ｂ）に示すような
信号が書込まれている。第５図（Ａ）、（Ｂ）のような
信号は、サンプリングスイッチ１４を経て、それぞれ第
６図（Ａ）と（Ｂ）のような信号となってフィールド内
内挿部１５に繰り返し供給され、フィールド内内挿処理
が施された静止画となる。

従って、現フィールドの信号ｒＯＪと１フイールド前の
信号「−１」との間に変化があれば、静止表示画面にお
いてフィールド周期のフリッカが生じ、これに伴う画質
の劣化が問題となる。

また、静止表示専用のフィールドメモリを追加すれば、
ハードウェア量が増大してＭＵＳＥデコーダの価格を押
し上げるという問題もある。

（課題を解決するための手段） 本発明に係わるＭＵＳＥデコーダの静止表示制御回路は
、静止表示開始前は輝度信号処理部及び色信号処理部に
共通の動き領域処理系内のフィールド内内挿処理後又は
フィールド内内挿処理前の最新の１フィールド分の画面
をフィールドメモリに保持させ、静止表示の開始後は前
記フィールドメモリに保持中の１フィールド分の画面を
毎フィールド読出して出力する手段とを備えている。

（作用） 本発明の静止表示制御回路は、フィールド内内挿処理の
前後の最新の１フィールド分の画面をメモリ内に蓄積し
、これを周期的に読出すことにより、フィールド間に動
きが存在する場合でもフリッカを伴わない高画質の静止
画の表示を可能としている。

また、本発明の実施例によれば、フィールド内内挿処理
の前後の最新の１フィールド分の画面を静止表示中には
必ず不要となるフレーム間内挿用や動き検出用のフレー
ムメモリ、あるいは種度信号処理部のフィールド間内挿
処理用のフィールドメモリと共用する構成であるから、
静止表示専用のメモリが不要になり、ＭＵＳＥデコーダ
の低廉化が実現される。

以下、本発明の更に詳細な内容を実施例と共に説明する
。

（実施例） 第１図は、本発明の一実施例の静止表示制御回路を含む
ＭＵＳＥデコーダの主要部の構成の一例を示すブロック
図である。

このＭＵＳＥデコーダにおいて、ＩＮは受信アナログ映
像信号の入力端子、１はＡ／Ｄ変換部、２は前処理部、
４はフレーム間内挿部、５は動き検出部、６は同期検出
部、７はコントロール信号検出部、８はマトリクス部、
９はＤ／Ａ変換部、ＯＵＴ、〜ＯＵＴ、は処理済みＲ，
Ｇ、Ｂ映像信号の出力端子、１０は輝度信号処理部、２
０は色信号処理部である。

入力端子ＩＮに出現するＭＵＳＥ映像信号は、Ａ／Ｄ変
換変換部台いて１６．２　　ＭＨｚのサンプリング周波
数でｌＯビット幅のディジタル信号に変換される。この
Ａ／Ｄ変換されたディジタル映像信号に対し、前処理部
２でノンリニア・デイエンファシスや逆ガンマ補正など
の前処理が行われる。

同期検出部６は、Ａ／Ｄ変換されたディジタル映像信号
から各種の同期信号を抽出し、この抽出済み同期信号か
ら１６．２Ｍｌ１ｚ、　３２．４　ＭＨｚ、　４８．６
Ｍ）ｌｚのクロック信号を再生して各部に供給する。コ
ントロール信号検出部７は、Ａ／Ｄ変換されたディジタ
ル映像信号から動きベクトル信号やサブサンプル位相情
報などを含むコントロール信号を抽出し、これらをフレ
ーム間内挿部４、輝度信号処理部１０、色信号処理部２
０などに供給する。また、図示は省略しているが、この
ＭＵＳＥデコーダ内には音声信号の分離・デコード部な
ども設置されている。

前処理部２から出力された映像信号は、第４図に示す構
成のフレーム間内挿部４において、フレーム間内挿処理
される。動き検出部５は、フレーム間内挿処理前後の映
像信号について１フレームや２フレーム前のフレーム間
差信号の大きさから画面中の動きの大きさを検出し、輝
度信号処理部１０と色信号処理部２０内の適応合成回路
１７と２５に供給する。

フレーム間内挿済みの映像信号に含まれる輝度信号の静
止領域は、通過帯域０〜１２　ＭＨｚの低域通過濾波回
路１１と、３２．４　ＭＨｚから４８．６ＭＨ２への周
波数変換回路１２と、フィールド間内挿回路１３とで構
成される静止領域処理系において処理される。また、フ
レーム間内挿済みの映像信号に含まれる動き領域は、サ
ンプリングスイッチ１４と、フィールド内内挿回路１５
と、周波数変換１６とで構成される動き領域処理系にお
いて処理される。このため、静止表示制御回路３０は、
静止画表示モード以外の通常の動作時には、フィールド
内内挿回路１５の出力をそのまま周波数変換回路１６に
通過させるように構成されている。また、上記輝度信号
処理部１０の動き領域処理系内のサンプリングスイッチ
１４とフィールド内内挿回路１５とは、色信号処理部２
０の動き処理系との共通部分を構成している。

フィールド間内挿済みの輝度信号とフィールド内内挿済
みの輝度信号とは、適応合成回路１７において、動き検
出部５で検出済みの動きの大きさに応じて適応制御され
る合成比率に従って合成される。この合成済みの輝度信
号は、低域置換部１８で低域置換処理を受けたのち、テ
ンポラリ・フィルタ１９に供給される。このテンポラル
・フィルタ１９は、静止領域と動き領域の境界での解像
度の変化を軽減するためのものであり、現フィールドの
信号の高域成分、１フレーム前の信号の高域成分及びこ
れらの平均値のうち絶対値が最小のものを現フレームの
信号の低域成分に加算する処理を行う。このテンポラル
・フィルタ１９の出力は、マトリクス部８に供給される
。

色信号処理部２０内の時間軸伸長回路２１と２３とにお
いて時間軸が４倍に伸長された色信号についても同様に
、フィールド間内挿回路２２とフィールド内内挿回路２
３とでそれぞれ静止領域と動き領域に応じた内挿処理が
施される。内挿済みの各色信号は適応合成回路２５にお
いて、動き検出回路５で検出済みの動きの大きさに応じ
て適応制御される合成比率に従って合成される。この合
成済みの色信号には、（Ｒ−Ｙ）信号と（Ｂ　−Ｙ）信
号が１ラインおきに交互に出現するデータ圧縮が施され
ている。、この色信号は、線順次デコーダ２６において
、ライン内挿によるライン連続の色信号に変換されたの
ち、周波数変換回路２７と２８のそれぞれにおいて１６
．２　ＭＨｚから４８．６　ＭＨｚに周波数変換され、
マトリクス部８に供給される。

マトリク・ス部８は、輝度信号処理部１０と色信号処理
部２０から供給された輝度信号Ｙと色信号（Ｒ−Ｙ）、
　　（Ｂ−Ｙ）とからＲ，Ｇ、Ｂ三原色信号を生成し、
Ｄ／Ａ変換部９を介して出力端子ＯＵＴ’＋　、０ＵＴ
ｚ　、０ＵＴｓのそれぞれに供給する。

静止表示制御回路３０は、第２図に示すように、フィー
ルド内内挿済みの輝度信号を受ける入力端子■１と、第
１図のＡ／Ｄ変換部１からディジタル映像信号を受ける
入力端子■２と、静止画モードへの移行指令を受ける入
力端子■、と、同期検出部６からドツトクロック信号を
受ける入力端子■４と、フィールドメモリ３１と、制御
回路３２と、スイッチ３３．３４と、フレームパルス検
出回路３５と、ドツトカウンタ３６と、ラインカウンタ
３７と、デコーダ３８と、アドレスカウンタ３９と、映
像信号の出力端子０．と、制御信号の出力端子０２とを
備えている。

第１図の入力端子１３に静止表示動作の指令信号が出現
していない通常動作モードにおいては、スイッチ３３が
閉じられと共にスイッチ３４が図中の上側に切替えられ
る。これに伴い、入力端子■１に供給されるフレーム内
内挿済みの信号がそのまま出力端子ＯＩに供給されると
共に、フィールドメモリ３１内に書込まれる。従って、
このフィールドメモリ３１には最新の１フィールド分の
映像信号が常に保存される。

このフィールドメモリ３１への映像信号の書込みとここ
からの映像信号の読出しは、アドレスカウンタ３９から
供給されるアドレスの歩進と、制御回路３２から供給さ
れるリード／ライト指令Ｒ／Ｗ及びメモリイネーブル信
号ＥＮに同期して行われる。デコーダ３８は、ドツトカ
ウンタ３６とラインカウンタ３７のカウント値をデコー
ドし、アドレス歩進とメモリアクセスのタイミング信号
をアドレスカウンタ３９と制御回路３２に供給する。ド
ツトカウンタ３６とラインカウンタ３７のカウント値は
、フレームパルス検出回路３５においてフレームパルス
が検出され冬たびにリセ、７トされる 一方、入力端子１３に静止表示動作の指令信号が出現す
ると、制御回路３２はスイッチ切替え指令ＳＷを発生し
て、スイッチ３３を開くと共に、スイッチ３４を図中の
下側に切替える。これに伴い、フィールドメモリ３１へ
の新たなフィールドの書込みが停止されると共に、この
フィールドメモリに保存済みの表示モード変更直前の１
フィールド分の映像信号が繰り返し読出され、スイッチ
３４を経て出力端子ＯＩに供給される。制御回路３２は
、上記スイッチ３３と３４の切替えと並行して、出力端
子０□を介して適応合成部１７．２５と低域置換回路１
８とに制御信号ＣＴを供給する。

この制御出力ＣＴを受けた適応合成部１７と２５は、動
き検出回路５からの動き検出信号を無視して、それぞれ
の動き領域処理系からの輝度信号や色信号のみで合成信
号を作成し、出力する。また、制御出力ＣＴを受けた低
域置換回路１８は、低域置換処理を停止して適応合成部
１７の出力をそのままテンポラル・フィルタ１９に供給
する。

このようにして、静止表示制御回路３０内のフィールド
メモリに保持済みの１フィールド分の画面が毎フィール
ド繰り返し読出される。このため、動きによって隣接フ
ィールド間の信号が変化していても、これに伴うフリッ
カを生じない安定なフィールド静止画面が表示される。

以上、静止表示制御部３０内のフィールドメモリを静止
表示専用として使用する構成を説明した。

しかしながら、静止表示モード時には不要となる各部内
のフレームメモリやフィールドメモリ、例えば、フレー
ム間内挿部４内のフレームメモリ、動き検出部５内のフ
レームメモリ、あるいは輝度信号処理部１０のフィール
ド間内挿回路１３内のフィールドメモリなどと共用させ
る構成とすることができる。

すなわち、通常の表示モード下ではそれらの共用メモリ
を本来の処理に使用し、静止表示モード下では不要とな
る各共用メモリを静止表示用のフィールドメモリに転用
することにより、高価な大容量のフィールドメモリの所
要個数を節減することができる。

また、輝度信号処理部と色信号処理部に共通の動き領域
処理系内のフィールド内内挿回路１５の後段に静止表示
制御回路３０を設置する構成を例示した。しかしながら
、この静止表示制御回路３０をフィールド内内挿回路１
５の前段に設置する構成とすることもできる。

更に、フレーム間内挿回路４の出力をサンプリングスイ
ッチ１４を介してフィールド内内挿回路１５に供給する
構成を例示した。しかしながら、フレーム間内挿回路４
の入力端子上の信号をサンプリングスイッチ１４を介し
てフィールド内内挿回路１５と静止表示制御回路３０と
の縦列接続回路に供給する構成としてもよい。

（発明の効果） 以上詳細に説明したように、本発明に係わるＭＵＳＥデ
コーダの静止表示制御回路は、静止表示開始前は輝度信
号処理部及び色信号処理部に共通の動き領域処理系内に
おけるフィールド内内挿処理の前後の最新の１フィール
ド分の画面をフィールドメモリに保持させ、静止表示の
開始後はフィールドメモリに保持中の１フィールド分の
画面を毎フィールド読出して出力する手段と、上記動き
領域処理系の出力のみによって輝度信号及び色信号の合
成を行うことを適応合成部に指示する手段とを備えるフ
ィールド静止の構成であるから、フリッカのない静止画
が表示できるという効果が奏される。

また、本発明の実施例によれば、上記静止表示用のフィ
ールドメモリを静止表示モード下では不要となる他の処
理部内のフレームメモリやフィールドメモリと共用する
ことにより、高価なフィールドメモリの所要個数を節減
する構成であるから、ＭＵＳＥデコーダの低廉化を実現
できる。

【図面の簡単な説明】

第１図は本発明の一実施例の静止表示制御回路３０を含
むＭＵＳＥデコーダの一構成例を示すブロック図、第２
図は第１図の静止表示制御回路３０の構成を示すブロッ
ク図、第３図は従来のＭＵＳＥデコーダの構成を示す部
、第４図は第３図のフレーム間内挿部４の構成を示すブ
ロック図、第５図と第６図はフレーム間内挿ブロック４
の動作とこれを用いた静止表示制御の問題点を説明する
ための概念図である。 ＩＮ・・・受信映像信号の入力端子、１・・・Ａ／Ｄ変
換部、２・・・前処理部、４・・・フレーム間内挿部、
５・・・動き検出部、１０・・・輝度信号処理部、２０
・・・色信号処理部、３０・・・静止表示制御部、３１
・・・フィールドメモリ、３２・・・制御回路、ＩＩ　
　・・・フレーム内内挿済み映像信号の入力端子、■２
　・・・Ａ／Ｄ変換済み映像信号の入力端子、■３　・
・・静止表示指令の入力端子、０ｌ−−−映像信号の出
力端子、０□　・・・制御信号の出力端子。 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (4)

【特許請求の範囲】
1. （１）静止表示開始前は輝度信号処理部及び色信号処理
   部に共通の動き領域処理系内のフィールド内内挿処理後
   又はフィールド内内挿処理前の最新の１フィールド分の
   画面をフィールドメモリに保持させ、静止表示の開始後
   は前記フィールドメモリに保持中の１フィールド分の画
   面を毎フィールド読出して出力する手段と、 前記動き領域処理系の出力のみによって輝度信号及び色
   信号の合成を行うことを適応合成部に指示する手段とを
   備えたことを特徴とするＭＵＳＥデコーダの静止表示制
   御回路。
2. （２）前記フィールドメモリは、フレーム間内挿用のフ
   レームメモリと共用されることを特徴とする特許請求の
   範囲第１項記載のＭＵＳＥデコーダの静止表示制御回路
   。
3. （３）前記フィールドメモリは、動き検出用のフレーム
   メモリと共用されることを特徴とする特許請求の範囲第
   １項記載のＭＵＳＥデコーダの静止表示制御回路。
4. （４）前記フィールドメモリは、前記輝度信号処理部の
   静止領域処理系内のフィールド間内挿処理用のフィール
   ドメモリと共用されることを特徴とする特許請求の範囲
   第１項記載のＭＵＳＥデコーダの静止表示制御回路。