JPH02504339A - ガロア体における乗算器‐加算器及びディジタル信号処理プロセッサにおけるその使用 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ガロア体における乗算器−加算器及びディジタル信号処理プロセッサにおけるそ の使用 技術分野 この発明はディジタル電気通信の分野に関し、特にこの形式の応用において必要 なディジタル信号処理に関する。

背景技術 ディジタル電気通信は、妨害を想定して誤り検出及び訂正符号を用い、符号化す ることにより情報を効果的に保護することが必要である。

この種の誤り検出及び訂正符号に特に適している符号は、実施の複雑さと効率と の間で合理的なバランスが得られるリード・ソロモン（Ｒ５）又はＢＣＨ形式の 符号である。これらの符号はガロア体の値により多項式の処理を利用している。

本出願人の名によるフランス特許出願筒８６１４６７７号は、ガロア体における 多項式の演算子と、このような演算子を用いたディジタル信号処理プロセッサと を説明している。このような演算子の中心要素は、ガロア体において多項式の乗 算及び加算処理を実行する乗算−加算器の回路である。前記特許出願で説明され ている乗算器−加算器は計算に必要な論理レベルの数や、演算子の領域に関して 最適化されておらず、その結果、計算時間が長が過ぎ、かつ計算量も多過ぎるも のとなっている。

更に、コンピュータに関するＩＥＥＥ学会報告、１９７１年１２月１２月、第　 Ｃ２０巻第１２号第１５７５〜１５７８頁にｒＧＦ（２ｍ）のセル状アレー乗算 器」と題したローズ・ジュニア（ＬＡＷＳ　Ｊｒ）他による論文によって、正方 マトリックス構造により反復計算を実行する多項式処理Ｐ・（Ａ＊Ｂ）ゎ。１ｌ ｕｌ。。＋Ｃの分解を利用したマトリックス形式の乗算器−加算器が知られてい る。

発明の開示 この発明の目的は、簡単にして、かつパラメータを適用することができる乗算器 −加算器にあり、ガロア体においてプログラミングが可能であり、かつ高速の処 理速度を有するものである。その演算子は、Ｎを設計者により最初決定されるも のとしたときに、ＣＧ（２’）までの全てのガロア体を処理することができろ。

この発明によれば、Ｎを予め定められた整数とし、＊及び十をそれぞれ乗算及び 加算としたときに、生成多項式Ｇのガロア体ＣＧ＜２”″）でモジュロＧを実行 した、次数ｍのガロア体ＣＧ（２’″）における多項式演算Ｐ：Ｐ＝（Ａ叶）＋ Ｃに対するＮより小さい、次数ｒｒｒ−１の多項式の被演算数Ａ、Ｂ及びＣの係 数を受は取るようにした３重入力と、複数のパラメータを印加することができる デ−少入力とを有し、この生成多項式について、−ｊ＝ｏ〜Ｎ−１の順に配列さ れたｌラインの同一のＮ個の基本セルＣＤＪからなり、生成多項式Ｇ（Ｎ：Ｏ） の係数を受は取ると共に、前記生成多項式の最高次数Ｇ（Ｎ−１：０）を有する 係数を除（前記生成多項式の複数の係数と、前記生成多項式の論理的な組み合わ せから導出された有意係数を有する多項式とを送出し、選択したガロア体ＤＧ（ Ｎ−１：０）の次数ｍを表わすデコーダと、−ｐラインの同一の基本計算セルか らなり、ｐステップの多項式計算を実行すると共に、最後のラインのセルが合成 多項式Ｐの次数（１−ｍ−１の項を供給する計算マトリックスとを備えたＣＧ（ ２Ｎ）までのガロア体のうちの一つの乗算器 一加算器において、ｐ＝２Ｎ−１ステツプの計算について、前記計算マトリック スはツリー構造により接続され、ＣＯ〜２（Ｎ−１）の２Ｎ−１ライン及びｊ＝ ０〜Ｎ−１のＮ列のセルＣＭ、、、を備えると共に、非接続の入力が論理“０” レベルを受は取り、各基本計算セルＭＣ，，，は、−前の同一列のセルの垂直出 力に接続され、次数ｊ、Ｇ　（ｊ）ＤＧ　（ｊ）　、　Ｂ　（ｊ）の生成多項式 、次数多項式及び多項式Ｂの項と、次数ｉ−ｊの多項式Ａの項と、次数ｊの中間 結果ｚ’−’（ｊ）の項とを受は取ると共に、２つの横方向入力が次数ｊ−１の 前記中間結果ｚ’−’（ｊ）の項と、次数（ｉ＋１−ｊ）、Ａ（ｉ＋１−ｊ）の 多項式Ａの項を同一ラインの低階数の列のセルから受は取る５つの垂直入力と、 −同一ラインの高階数のセルに印加するようにされ、前記中間結果ｚ”（ｊ）の 項と、次数ｉ−ｊ　、　Ａ　（ｉ−ｊ）の前記多項式Ａの項を供給する２つの横 方向出力とを備えているものである。

この発明の他の目的は、ディジタル信号処理プロセッサにおいてガロア体により プログラム可能な前記乗算器−加算器を用いることにある。

図面の簡単な説明 この発明は添付する図面を参照して行なう以下の説明によって更によ（理解され 、他の特徴も明らかとなる。

第１図はガロア体における一形式のガロア体のブロック図、 第２図は生成多項式のデコーダのブロック図、第３図は前記デコーダの基本セル のブロック図、第４図は従来技術による計算マトリックスの一実施例のブロック 図、 第５図は対応する基本論理セルのブロック図、第６図はこの発明による計算マト リックスにおいて用いられる基本論理セルのブロック図、第７図はこの発明によ る計算マトリックスのブロック図である。

発明を実施するための最良の形態 ガロア体はその大きさ、即ち処理すべきビット数、従って得られた結果のオペラ ンドのビット数により、かつその生成多項式により定義される。Ａ、Ｂ及びＣが ガロア体の３つの多項式であり、Ｇがその生成多項式であるとすると、Ｇは対応 する次数ｍのガロア体の生成二進多項式であり、多項式処理が実行されるガロア 体の大きさを固定するものである。Ａ、Ｂ及びＣも次数ｎ＋−１の二進多項式体 である。２が次数ｍの生成多項式Ｇの根であるガロア体の生成要素であるとする と、０要素及びｉ：Ｏ〜２ζ２のｚｌはガロア体ＣＧ（２ｆｆｉ）の２”要素で あり、かつ伝送に用いるｍビットのＭ−２３シンボルである。このガロア体にお ける全ての処理は、必然的にガロア体の要素を発生させ、一般にこれら処理は以 下のように表わされる。

Ｐ＝　（ＡｍＢ）、。。１゜。＋Ｃ ただし、本は基本論理の論理積処理を用いたガロア体における乗算であり、＋は ガロア体における加算（排他的論理和処理）である。

例えば、前記論文において説明されているように、多項式Ａ、Ｂ、Ｃ及びＧは単 に分解することにより以下のように表わされる。

最高次数ｍの生成多項式Ｇの係数は常に１に等しい。即ち、ｇ、＝　１ 従って、結果Ｐを以下のように表わすことができる。

従って、得られた結果ｐは、 ｐ　：ｂｏＡｏ＋ｂ＋Ａ＋＋　”・ｂ＋Ａ＋＋　＋＋・ｋ）＋５−ｌＡｍ−１積 の計算は連続的な部分積の総和に分解される。

ｐ−、＝ｃ Ｐｏ”Ｐ−＋＋ｔ）ｏＡ。

Ｐ＋”Ｐｏ＋ｂ＋Ａ＋　　　　　　　　　　　（１）Ｐｌ＝ＰＩ−＋＋ｂＩＡｔ Ｐ＋ａ−＋＝Ｐ＋ｍ−＊＋ｂｍ−＋Ａｓ＋−＋：ＰＡ８項の計算は以下のシーケ ンスにより実行される。

Ａｏ”　Ａ ＡＩ＝　（ＡＺ）ＩＩ。。、。。

Ａｔ”　（ＡＺ”）ｍｅａｎｔａ　ｏ　＝（Ａ、ｚ）ｍｅａｎｔ。。

Ａ＋”　（Ａｚ）ｍｅａｎｔ。ｏ　”　ＣＡＺ’−’Ｚ＞ｍｅａｎｔ。。

”　　（ＡＺｔ−＋Ｚ）＋＋＋ｏａｕ＋。ａ−最高次数の項は０に等しいときは 、 ＡＩ”　ＡＩ−ＩＺ −最高次数の項は０に等しくないときは、ＡＩ”　Ａｔ−＋ｚ＋Ｇ これらの２式を同時に次式のように表わすことができる。

ＡＩ”　Ａｔ−＋Ｚ＋（Ｇ　ＡＮＤ　Ａｔ−＋（ｍ−１）　　　　　　　　（２ ）ただし、ＡＩ　−１（ｍ−１）は多項式ＡＩ−＋における最高次数における項 の係数である。

一般に、乗算器−加算器はガロア体ＣＧ　（２”）における符号化及び復号化に 必要な処理を実行するために前述の式を用いる。ただし、ｍはマトリックス構造 によりｍ＝Ｎまでプログラム可能である。第１図はこのような乗算器−加算器の ブロック図である。第１１図は基本的に２つの部分、即ちＮを乗算器−加算器が 作動可能なガロア体の最大次数とすると、入力として０とＮとの間の次数ｍの生 成多項式Ｇ（Ｎ＋１本）の入力と、出力として計算に必要でない最上位ビットな しに、同一の生成多項式、即ち（Ｎ本線）上でＧ（Ｎ−１：０）と、他の入力と して使用しているガロア体において次数ｍの生成多項式の項を示す次数多項式Ｄ Ｇとを有するデコーダ１０と、入力として多項式オペランドＡ、Ｂ及びＣ、デコ ーダ１０の出力としてＧ　（Ｎ−１：　Ｏ）及び［）Ｇ（Ｎ−１：０）　、並び に出力としての結果Ｐを有し、その可変人力及び出力がＮ！！結合である計算マ トリックス２０とに分割される。

記号Ｇ（Ｎ：Ｏ）はＯ−Ｈに番号付けされたＮ＋１を有し、生成多項式Ｇの種々 の係数を伝送する結合を示す。記号Ｇ（ｉ）は一つの結合を表わし、次数ｉの生 成多項式Ｇの係数を伝送する１本の線を有する。この記号は、以下で用いられ、 図では回路の種々の入出力のために用いられる。

生成多項式のデコーダｌＯは第２図に詳細に示されている。デコーダｌＯは同一 のＮ個の要素セルＣＤ、、　ＣＤ、。

、、、、ＣＤ、、　、、、、ＣＤＮ−１から形成され、その機能は前述のように 、次数ｍ−１〜０の生成多項式Ｇを伝送すること、及びこの次数の生成多項式を 検出することにある。

デコーダの次数ｊ、ＣＤ、のセルは、第３図に詳細に示されている。この要素セ ルは次数ｊの生成多項式Ｇ（ｉ）ｌの係数を入力する入力と、隣接する次のｊ＋ １゜Ｇ（ｊ＋１）及びＤＤ（ｊ＋１）のセルの出力に接続されている２人力とを 有する。デコーダのセルは、一方でこれらの３人力によりｊ、Ｇ（ｊ）の係数を 低次階数ＣＤ、　＋　、のデコーダのセルに伝送し、他方で計算マトリック２０ に印加させる出力に伝送している。デコーダ１０はオア・ゲー）−１１により　 ＤＤ（ｊ）項を形成し、その２人力が接続線ＤＤ（ｊ＋１）及びＧ（ｊ＋１）に 接続され、かつその出力がＤＤ（ｊ）に接続されている。また、デコーダ１０は アンド・ゲートにより　ＤＧ（ｉ）項を形成しており、アンド・ゲートの一方の 入力はＧ（ｊ＋１）を入力し、その他方の反転入力はＤＤ（ｊ＋１）を入力して いる。その出力において、次数を表示するためにＤＧ（Ｎ−１：Ｏ）を１にセッ トしたビットは、生成多項式のデコーダの階数ｍのセルから取ったＧにおける階 数ｍのビットである。生成多項式１）Ｇ（Ｎ−１：０）は１に等しい階数ｍ−１ の係数のみを有し、Ｇ（Ｎ−１）は階数Ｎの係数を除き、Ｇ　（Ｎ　：　０）と 同一である。

Ｘは計算を実行するガロア体に従属する０又は１を表わす０例えばＣＧ（２’） 、即ちｍ＝４．　Ｇ＝（１００１１）の場合、これは多項式形式でＧ（ｘ）＝Ｘ ’＋Ｘ＋１及びＤＧ＝　（０１０００）とも表わされる。

前記論文により公知の一実施例では、計算マトリックス２０はＮラインのＮセル における同一の基本セルのアッセンブリに形式され、Ｎ列を形成し、自動的にマ トリックスによりセルを相互接続する。

このような計算マトリックスの図を第４図に示す。

第４図において、セルＣＣ，，、は従属する階数のラインの位置及び列によって 指定される。水平ラインはワード即ち多項式を処理する。この水平ラインは前の 階数ｉ−１のラインから前記定義の中間結果Ａｌ−１及びＰＩ−１と、生成多項 式ＤＧ（Ｎ−１：Ｏ）と、ＤＧ　（Ｎ−１：　０）の次数とを受は取り、次のラ インＡ、、　Ｐ、及びＤＧに供給する。多項式ＢのビットＢ、は水平ラインＢ＋ （ｉ）によりそれぞれ分配されている。

ラインｉの各セルは１ビツトを処理する０階数ｉのライン及び階数ｊの列に位置 するセルＣＣ１，Ｊは、前のラインｉ−１の隣接するセルから、階数ｊの多項式 Ａ　Ｉ　−１＋多項式ＤＧ、多項式Ｇ及び多項式ＰＩ−１即ちラインＡＩ−＋　 （ｊ）、　ＤＧ（ｊ）、Ｇ（ｊ）及びＰＩ−１（Ｊ）のビットを受は取る。これ は、列ｊ−１の隣接するセルからＡｔ−＋（ｊ−１）項を受は取り、列ｊ＋ｌの 隣接するセルにＡＩ−＋（ｊ）を送出する。最後に、水平ラインはＢ、Ｂ（ｉ） の階数ｉの項をそのラインの全てのセルに送出し、他のラインＲ＋は以下で説明 する情報を同一ラインの全てのセルに供給する。

計算マトリックスのこのような一実施例の基本セルを第５図に示す。セルに印加 した種々のビットを以下のように５つの基本ゲートにより論理的に組み合わせる 。即ち、 一３ステート・ゲート２１はＡＩ（ｊ）を受は取り、その検査入力はＤＧ（ｊ） を受は取る。このゲートは列ｊ＝　ｍ−１についてのみその出力にビット　Ａｔ −＋（ｊ−ｉ）を配置する。ただし、ＤＧ（ｊ）＝１．即ちＡＩ−＋　（ｍ−１ ）　；　３ステート・ゲート２１の出力はラインｉのセル間の結合Ｒ，に接続さ れている。

−ＮＡＮＤゲート２２及び反転排他的論理和ゲート２３はＡｉ　（ｊ）　”　Ａ ｉ−＋　（ｊ−１）＋Ｇ（ｊ）Ａｉ−＋　（ｍ−１）の結果を出力する。これは 、完全なラインの場合に前述の式（２）に対応する。このために、ＮＡＮＤゲー ト２２の入力はラインＧ（ｊ）及びＲ１に接続され、その出力は排他的論理和ゲ ート２３の入力に接続され、排他的論理和ゲート２３の他方の入力はＡｔ−＋（ ｊ−ｔ）を受は取る。排他的論理和ゲート２３の出力はＡｉ（ｊ）を供給する。

−ＮＡＮＤゲート２４及び反転排他的論理和ゲート２５はＰ＋（ｊ）　＝Ｐ＋− ＋（ｊ）＋Ｂ（ｉ）Ａｔ（ｊ）の結果を発生する。これは、完全なラインの場合 に、前記式（１）に対応する。このために、ＮＡＮＤゲート２４はその２人力に Ｂ、及びＡｉ　（ｊ）を受は取り、その出力は排他的論理和ゲート２５の入力に 接続され、その他方の入力はｐｉ−＋（ｊ）を受は取る。

ビット（Ｇｊ）及びＤＧ（ｊ）は同一列の隣接する次のセルに送出される。

前述のように、ｐ−、＝ｃ　、即ち第１のライン（階数０）のセルの入力ＰＩ− １は、第４図に示す多項式Ｃの項Ｃ（ｊ）を受は取る。最後に、第Ｎラインのセ ルの出力Ｐ（Ｎ−１：０）は合成出力となる。

マトリックスの最終ラインに得られる計算の結果が有意となるためには、全ての オペランドＡ、Ｂ、Ｃが多項式Ｇの次数より厳密に低い次数を有することが必要 である。

このような形式の乗算器−加算器の本質的な特性、例えば前述の第１の実施例に よる結果は、高々Ｎに等しい次数の生成多項式をデコードし、同一の基本セルの マトリックスを用いた後は、ＣＧ（２Ｎ）までの全てのガロア体において計算を 実行することができることである。この実施例はＮｘＮの基本セルのマトリック スを用いており、セルの論理図は３ステート・ゲートと、２つのＮＡＮＤゲート と、２つの排他的論理和ゲートと、前述のようなセル間の相互接続とを有する。

しかし、この公知形式の実施例では、生成多項式が各ステップでＡ１項の計算に おいて用いられ、計算時間が長くなってしまう。

この発明の目的は、処理速度を特権的にガロア体にパラメータを適用することが できる乗算器−加算器にある。この演算子は異なるに解析に基づき、第６図及び 第７図を参照して以下で説明される。

積Ｐ＝　（Ａ参Ｂ）、。。１゜６＋（を以下のように表わすことができる。

ただし、Ｚｏ＝ａｏｌ）。

Ｚｌ”　　ａｏｂ＋＋ａ＋ｂ。

Ｚｘ”　ａａｌ）ｚ＋ａ＋ｔ）＋＋　２ａｋ）。

Ｚ＋＋＋−１＝　ａ＋＋＋−１ｂｍ−１２′項の計算は以下のように実行される 。

Ｚ０＝１ 最上項がＯのとき　（Ｚ’）１１０１１１１１゜ａ　”　ｚ−ｚ’−’＋Ｇ最上 項がＯでないとき　（Ｚ’）Ｉｌｏｄｕｌ。ｏ　＝　ｚ−ｚ’−’＋Ｇ２、項の 計算は、計算に有用なセルが編成され、かつツリー構造に接続されている基本セ ルのマトリックスにより直接実行され、従って各ラインｉ及び中間結果Ｚ、が得 られると共に、以下で説明するようにマトリックスによりライン及び列間の結線 領域を備えている。

用いた基本セルＭＣ１，Ｊの論理図を第６図に示す、計算マトリックスは第６図 に示すようなＮ列及び２Ｎ−１ラインのセルのマトリックスを用いている。

列ｊ（０〜Ｎ−１間のｊ）の基本セルＭＣ，、、は、それぞれＢ（ｊ）、　ｚ” 、　ＤＧ（ｊ）、　Ｇ（ｊ）、　Ａ（ｉ−ｊ）の５垂直入力を有する。入力ｚ　 ′−１は、水平出力により列ｊ＋１の隣接するセルＭＣ（，４＊＠に用いられ、 一方セルは列ｊ−１の隣接するセルＭＣ１，Ｊ−１からｚ’−’（ｊ−１）を受 は取る。

先に説明した基本計算セルのように、３ステート・ゲート２１は前の場合のＡｉ −＋（ｊ）のようにｚ’−’（ｊ）を受は取り、ＤＧ　（ｊ）により活性化され る。活性化された唯一のゲートは生成多項式ｍ−１の最高次数に対応したもので あり、水平方向の結合Ｒｔ上にｚ’−’（ｍ−１）を転送し、ラインｉの全ての セルを通過する。この出力はＮＡＮＤゲート２２の入力に接続されており、その 他方の入力はＧ（ｊ）を受は取り、その出力は反転排他的論理和ゲート２３のの １の入力に接続されている。反転排他的論理和ゲーののは他方の入力が同一ライ ンの前の階数のセルからＺｌのの−１）を受は取り、垂直出力ｚ’　（ｊ）を送 出する。

更に、各セルはＡ　（ｉ−ｊ）Ｂ　（ｊ）項を計算するために垂直人力Ａ（ｉ− ｊ）及びＢ（ｊ）に接続されたアンド・ゲート２６と、排他的論理和ゲート２７ とを備えている。排他的論理和ゲート２７の入出力は、垂直に第１の中間セル結 線領域に取り込まれており、この領域は水平方向かつセルの底に位置し、中間結 果 −Ａ（ｉ−ｊ）Ｂ（ｊ）−カら部分積２．＝Σ　Ａ（ｉ−ｊ）Ｂ（ｊ）を計算す る。

一更に、各セルは同一形式により、第２のアンド・ゲート２８を有し、その一方 の入力はＺ・（ｊ）を供給する反転排他的論理和ゲート２３の出力に接続され、 その他方の入力は水平結線領域にある同一ラインの中間結合Ｚｉに接続されてい る。更に、アンド・ゲート２８の出力は垂直結線領域に取り出され、この領域で は一つの列についてＰ（ｊ）＝　Σ　ｚ＋ｚ’（ｊ）を計算することができる、 このために、各セルは更に排他的論理和ゲート２９を備えており、排他的論理和 ゲート２９は垂直結線領域から入力を取り込み、８カをこの結線領域に戻してい る。

一最後に、セルには２つの“斜め”結合が設けられている。一方の結合は垂直人 力Ａ（ｉ−ｊ）から来るものであり、同一ラインｉの階数ｊ＋１のセルに水平出 力を接続することにより、このビットＡ（ｉ−ｊ）を送出している。また、他方 の結合は水平入力上の同一ラインの前のセルから来るＡ（ｉ＋１−ｊ）入力から のビットをセルＭＣ１，Ｊ−１の垂直出力Ａ（ｉ＋１−ｊ）に送出し、同一列の ＭＣ＋−＋、１の次のセルに入力させている。これらの結合は、第７図に示すよ うに説明された基本計算セル相互接続に有用なツリー構造を構築させる。

この第７区はＮ＝４の実施例の場合に対応する計算マトリックスを示す。即ち、 この計算マトリックスはＮ＝４列（即ちｊ＝０〜４）及び２Ｎ−１＝７　（即ち Ｏ〜６）ラインの基本計算セルと、同一ライン又は同一列との間の水平及び垂直 相互接続とを備えている。簡単にするために、セル間の結合は全く示されていな い。示された唯一の結合は斜めの結合であり、この結合は積ａ＋−，ｂ、を計算 するマトリックスのツリー構造と、−合成積Ｐ（Ｎ−１：０） の計算のために確保された水平結線領域及び垂直結線領域に発生するセル間の結 合とを示す。

ａｌ−ｊｋ）Ｊ形式の記号は最初に定義したような多項式の係数を用いており、 またＡ　（ｉ＋１−ｊ）Ｂ　（ｊ）形式の記号は先に定義したようなマトリック スの入力に存在する係数により実行された演算に対応する。これらの記号は、最 大可能次数より低次数のガロア体において機能するときほぼ等しく、形式Ａ（ｉ ）、　Ｂ（ｊ）、　Ｃ（ｊ）の入力のみがＯ係数を受は取る。

産業上の利用可能性 以上で述べたことから、ある基本計算セルはａｌ−、項の計算に有用ではないと いう結果となる。これは、ｊより小さいｉ、かつ、５＋４より大きい又は等しい ｉに対する基本計算セルλＩＣ１，Ｊの場合である。これらの入力を不活性レベ ルに結線することにより、基本的なゲートを不動作にさせない限り、マトリック スに厳密な再現性をもたせ、対応する製造方法を容易にするために、これらのセ ルを除去することはなかった。

従って、前述の説明により明らかにされたように、生成多項式によりパラメータ を乗算器−加算器に印加することができる。その多項式の値は、ｍが高々Ｎに等 しいときに、多項式演算を実行するｍ次のガロア体を符号化するものである。

従って、オペレータは、大きさがパラメータＮの関数である計算マトリックスを 用いる。即ち、この計算マトリックスは計算に一個の基本的なセルを用い、ガロ ア体を特徴付けるデータを受は取り、ここでそれ自体が単体形式のセルから形成 されているＩＸＮマトリックスにより演算を実行する。

ＰＩＮ−１１Ｐ（Ｎ−２）　　　　　　　　　　Ｐす）　　　　　　　　　　Ｐ （０）ＦＩＧ　　４ ＡＩ−、す）　　　ＤＧ（ｊ）　　　　Ｇ（ｊ）　　　　Ｐ　　（Ｊ）ト」 Ａ、す）　　　ＤＧす）　　　　Ｇ（ｊ）　　　　Ｐ、　（ｊ）国際調査報告

Claims (4)

【特許請求の範囲】
1. １．Ｎを予め定められた整数とし、＊及び＋をそれぞれ乗算及び加算としたとき に、生成多項式Ｇのガロア体ＣＧ（２ｍ）でモジュロＧを実行した、次数ｍのガ ロア体ＣＧ（２ｍ）における多項式演算Ｐ：Ｐ＝（Ａ＊Ｂ）＋Ｃに対するＮより 小さい、次数ｍ−１の多項式の被演算数Ａ，Ｂ及びＣの係数を受け取るようにし た３重入力と、複数のパラメータを印加することができるデータ入力とを有し、 この生成多項式について、 −ｊ＝０〜Ｎ−１の順に配列された１ラインの同一のＮ個の基本セルＣＤｊから なり、生成多項式Ｇ（Ｎ：０）の係数を受け取ると共に、前記生成多項式の最高 次数Ｇ（Ｎ−１：０）を有する係数を除く前記生成多項式の複数の係数と、前記 生成多項式の論理的な組み合わせから導出された有意係数を有する多項式とを送 出し、選択したガロア体ＤＧ（Ｎ−１：０）の次数ｍを表わすデコーダ（１０） と、−ｐラインの同一の基本計算セルからなり、ｐステップの多項式計算を実行 すると共に、最後のラインのセルが合成多項式Ｐの次数０〜ｍ−１の項を供給す る計算マトリックス（２０）と を備えたＣＧ（２Ｎ）までのガロア体のうちの一つの乗算器−加算器において、 ｐ＝２Ｎ−１ステップの計算について、前記計算マトリックスはツリー構造によ り接続され、ｉ＝０〜２（Ｎ−１）の２Ｎ−１ライン及びｊ＝０〜Ｎ−１のＮ列 のセルＣｍｉ、ｊを備えると共に、非接続の入力が論理“０”レベルを受け取り 、各基本計算セルＭＣｉ、ｊは、 −前の同一列のセルの垂直出力に接続され、次数ｊ，Ｇ（ｊ）ＤＧ（ｊ），Ｂ（ ｊ）の生成多項式、次数多項式及び多項式Ｂの項と、次数ｉ−ｊの多項式Ａの項 と、次数Ｊの中間結果ｚｉ−ｊ（ｊ）の項とを受け取ると共に、２つの横方向入 力が次数ｊ−１の前記中間結果ｚｊ−１（ｊ）の項と、次数（ｉ＋１−ｊ），Ａ （ｉ＋１−ｊ）の多項式Ａの項を同一ラインの低階数の列のセルから受け取る５ つの垂直入力と、−同一ラインの高階数のセルに印加するようにされ、前記中間 結果ｚｉ−１（ｊ）の項と、次数ｉ−ｊ，Ａ（ｉ−ｊ）の前記多項式Ａの項を供 給する２つの横方向出力とを備えていることを特徴とする乗算器−加算器。
2. ２．請求項１による乗算器−加算器において、デコーダ（１０）の各基本セルＣ Ｄｊは、ｊ次の生成多項式Ｇ，Ｇ（ｊ）の項のための垂直入力と、高階数ＣＤｊ のセルから入力され、それぞれ次数ｊ＋１のＧ，Ｇ（ｊｊ＋１）の項及び次数検 出ビットＤＤ（ｊ＋１）と呼ぶビットを受け取る２つの横方向入力とを有し、２ つの横方向入力の一方がアンド・ゲート１２の直接及び反転入力に接続されてそ の垂直出力に生成多項式ＤＧ（ｊ）の次数を表わす次数ｊの前記多項式の項を供 給し、かつその他方が論理オア・ゲート（１１）に接続されて、その第１の横方 向出力に次のセルＤＤ（ｊ）へ次数検出ビットを供給すると共に、前記セルによ り次数ｊのＧ，Ｇ（ｊ）の項を垂直出力及び第２の横方向出力に送出し、低階数 のセルに印加させるようにし、最高階数ＣＤＮ−１のセルがその横方向入力ＤＤ （ｊ＋１）にＧ（Ｎ）及び０を受け取ることを特徴とする乗算器−加算器。
3. ３．請求項２による乗算器−加算器において、各基本計算セルＭＣｉ，ｊの論理 計算回路は、−入力ｚｉ−１（ｊ）に接続されてＤＧ（ｊ）により制御され、そ の出力がラインｉの全てのセルにｚｉ−１（ｍ−１）を送出するように同一ライ ンのセルＲ１間の接続ラインに接続されている３ステート・ゲート２１と、−ラ インＡｉ（ｉ−１）Ｂ（ｊ）Ｇを算出するアンド・ゲート（２６）と、ｚｉ（ｊ ）＝ｚｉ−１（ｊ−１）＋Ｇ（ｊ）ｚｉ−１（ｍ−１）を算出するＮＡＮＤゲー ト（２２）及び反転排他的論理和ゲート（２３）と、一方の入力がＺｉ（ｊ）を 受け取り、他方の入力Ｚｉ＝▲数式、化学式、表等があります▼が連続する２つ のライン間に伸延するライン結線領域から取り出されるアンド・ゲート（２８） とを備え、更に各セルはｚｉの計算のために、ライン結線領域における入力及び 出力を有する排他的論理和ゲート（２７）と、Ｚｉｚ１（ｊ）を供給する前記ア ンド・ゲートの出力を接続する連続的な２つの列間に伸延する列結線領域とを備 え、各セルは更にＰ（ｊ）＝Σｚｉｚ１（ｊ）＋Ｃ（ｊ）の計算のために中間列 結線領域における入力及び出力を有する排他的論理和ゲート（２９）を備え、前 記項Ａ（０）はセルＭＣｏ，ｏの入力Ａ（ｉ−ｊ）に印加され、ｉ＝１〜ｍ−１ のときのＡ（ｉ）はそれぞれｉ＝０〜ｍ−２のときのセルＭＣｉ，ｏの入力Ａ（ ｉ＋１−ｊ）に印加されていることを特徴とする乗算器−加算器。
4. ４．請求項１から請求項３までのいずれか一つの項に記載のガロア体にける乗算 器−加算器の利用において、情報を符号化し、かつ復号化するディジタル信号処 理プロセッサでは、前記ガロア体の値を有する誤り検出及び訂正符号を用いるこ とを特徴とするガロァ体における乗算器−加算器。