JP3959076B2 - 有限体の二乗演算方法及び二乗演算装置 - Google Patents
有限体の二乗演算方法及び二乗演算装置 Download PDFInfo
- Publication number
- JP3959076B2 JP3959076B2 JP2004178700A JP2004178700A JP3959076B2 JP 3959076 B2 JP3959076 B2 JP 3959076B2 JP 2004178700 A JP2004178700 A JP 2004178700A JP 2004178700 A JP2004178700 A JP 2004178700A JP 3959076 B2 JP3959076 B2 JP 3959076B2
- Authority
- JP
- Japan
- Prior art keywords
- square
- odd
- finite field
- result
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Description
有限体GF(2)は、次の式1のような加算、積算規則を有し、その要素が2進数0、1だけの数値系である。
有限体GF(2n)(n>1)は2n個の要素を含む数値系であるが、この数値系における加算及び積算はGF(2)の係数を有するn次多項式のモジュロ演算に対応する。この多項式を有限体決定多項式とし、この多項式の一根をαとするとき、有限体の一要素は、次の式2のような標準表現を有する。
有限体GF(2n)の決定多項式を次の式3のように表現し、αを決定多項式の根とする。
有限体の要素Aに対してA=(α0,α1,α2,・・・,αn-1)∈GF(2n)であれば、要素Aの二乗A2は、次の式4のように要素A及び要素Aのαに関する多項式積算後、f(α)によるモジュロ演算で決定される。
非特許文献4は、正規基底を使用するので、再配置によって二乗演算が行われる。しかし、要求される基底変換は非常に複雑である。
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
k i が奇数である場合またはk i が偶数であり、jが奇数である場合には、
k i 、jがいずれも偶数である場合には、
(b)ki及びnによって係数siを
によって決定し、Vをsiだけそれぞれ循環置換するステップと、
(c)前記(b)ステップで循環置換された結果及び要素Aを排他的論理和演算するステップと、
(d)前記(c)ステップの演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i を、
を含み、前記(a)ステップを前記係数計算部で行い、前記(b)ステップおよび(c)ステップを前記排他的論理和演算部で行い、かつ前記(d)ステップを前記再配置部で行うことを特徴とする。
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
k i が奇数である場合またはk i が偶数であり、jが奇数である場合には、
k i 、jがいずれも偶数である場合には、
(b)ki及びnによって係数siを
によって決定し、Vをsiだけそれぞれ循環置換するステップと、
を含んで二乗演算に必要な係数を計算する係数計算部と、
複数の排他的論理和演算手段を備え、前記係数計算部の計算結果によって要素Aを入力して排他的論理和演算を行う排他的論理和演算部と、
前記排他的論理和演算部の演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i は、
を含むことを特徴とする。
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
nビットのV ij を、
k i が偶数である場合またはk i 、jがいずれも奇数である場合には、
k i が奇数であり、jが偶数である場合には、
(b)ki及びnによってs i を、k i 及びnに対して
によって決定し、置換が
と表現されるとき、要素Aに対して
(c)
を求め、前記(b)ステップの置換結果及び
前記
の要素を排他的論理和演算するステップと、
(d)前記(c)ステップの演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i は、
を含み、前記(a)ステップを前記係数計算部で行い、前記(b)ステップおよび(c)ステップを前記排他的論理和演算部で行い、かつ前記(d)ステップを前記再配置部で行うことを特徴とする。
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
nビットのV ij を、
k i が偶数である場合またはk i 、jがいずれも奇数である場合には、
k i が奇数であり、jが偶数である場合には、
(b)s i を、k i 及びnに対して
によって決定し、置換が
と表現されるとき、要素Aに対して
を含んで二乗演算に必要な係数を計算する係数計算部と、
複数の排他的論理和演算手段を備え、要素Aを入力として
を求め、前記係数計算部で計算された置換結果及び前記
を再び排他的論理和演算する排他的論理和演算部と、
前記排他的論理和演算部の演算結果C'をC'=c0'c1'…cn-1'とし、要素Aの二乗演算の結果をA2=c0c1…cn-1とするとき、ciは
を含むことを特徴とする。
係数計算部10は、決定多項式の二乗演算に必要な係数を計算する。XOR演算部12は、係数計算部10から出力される係数及び要素Aに対してXOR演算を行う。再配置部14は、XOR演算部12から出力される演算結果を再配置して、二乗演算の最終値として出力する。
各i=1,2,…,tに対してki=1であれば、係数mi=0とする。
整数r≧2に対して、kiが次の式7を満足すれば、係数mi=rと定義する。
式15から得られるC'をC'=c0'c1'…cn-1'とすれば、C'からA2=c0c1…cn-1のciは、次の式16の通りである。
以上のように構成された二乗演算装置の面積複雑度及び時間複雑度を計算すれば、次の通りである。本発明の実施の形態に係る二乗演算装置には、XOR演算を行う部分がある。そこで必要なXOR演算数は、次の式17の通りである。
式14によってs1=7であり、式15によってC'は、次の式22のように決定される。
図2に示すように、二乗演算装置は、面積複雑度の側面では6個のXOR演算手段からなり、時間複雑度の側面では1つのXORゲート遅延を有することが分かる。
t、k1、k2、k3から得られる係数は、次の式24の通りである。
の場合、
となるので、結果的に
の演算だけが必要である。したがって、XOR演算手段の数を減らせる。他の例として
の場合、
の計算で共通となる
を再活用すれば、c5の計算に使われるXOR演算手段を一つ減らせる。図4は、図3に示された二乗演算装置に対して以上のような方法により数を減らしたXOR演算手段41を示している。
係数計算部50は、決定多項式の二乗演算に必要な係数を計算する。XOR演算部52は、係数計算部50から出力される係数に対して排他的論理和の演算を行う。再配置部54は、XOR演算部52から出力される演算結果を再配置して、二乗演算の最終結果として出力する。
有限体GF(2n)(nは偶数)の決定多項式をnが奇数であるときと同様に式5のように定義すれば、それに属する要素AがA=(α0,α1,α2,・・・,αn-1)∈GF(2n)のように表現されるとき、A2は式6のように表すことができる。式6で二乗演算の結果であるCもGF(2n)に属する。
Cに含まれる各要素を求めるために、必要な係数mi、lij、l、V0、Vij及びVを次のように定義する。
各i=1,2,…,tに対してki=1であれば、係数mi=1とする。
整数r≧2に対して、kiが次の式28を満足すれば、mi=rと定義する。
式37から得られるC'をC'=c0'c1'…cn-1'とすれば、C'からA2=c0c1…cn-1のciは次の式38の通りである。
t、k1、k2、k3から得られる係数は、次の式39の通りである。
また、nが偶数である場合にも、本発明は標準に与えられた全ての場合に適用可能であるので、汎用性を満足する。
12 XOR演算部
14 再配置部
Claims (4)
- 有限体GF(2n、nは奇数)の決定多項式が
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
k i が奇数である場合またはk i が偶数であり、jが奇数である場合には、
k i 、jがいずれも偶数である場合には、
(b)ki及びnによって係数siを
によって決定し、Vをsiだけそれぞれ循環置換するステップと、
(c)前記(b)ステップで循環置換された結果及び要素Aを排他的論理和演算するステップと、
(d)前記(c)ステップの演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i を、
を含み、前記(a)ステップを前記係数計算部で行い、前記(b)ステップおよび(c)ステップを前記排他的論理和演算部で行い、かつ前記(d)ステップを前記再配置部で行うことを特徴とする有限体の二乗演算方法。 - 有限体GF(2n,nは奇数)の決定多項式が
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
k i が奇数である場合またはk i が偶数であり、jが奇数である場合には、
k i 、jがいずれも偶数である場合には、
(b)ki及びnによって係数siを
によって決定し、Vをsiだけそれぞれ循環置換するステップと、
を含んで二乗演算に必要な係数を計算する係数計算部と、
複数の排他的論理和演算手段を備え、前記係数計算部の計算結果によって要素Aを入力して排他的論理和演算を行う排他的論理和演算部と、
前記排他的論理和演算部の演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i は、
を含むことを特徴とする有限体の二乗演算装置。 - 有限体GF(2n,nは偶数)の決定多項式が
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
nビットのV ij を、
k i が偶数である場合またはk i 、jがいずれも奇数である場合には、
k i が奇数であり、jが偶数である場合には、
(b)ki及びnによってs i を、k i 及びnに対して
によって決定し、置換が
と表現されるとき、要素Aに対して
(c)
を求め、前記(b)ステップの置換結果及び
前記
の要素を排他的論理和演算するステップと、
(d)前記(c)ステップの演算結果C'をC'=c 0 'c 1 '…c n-1 'とし、要素Aの二乗演算の結果をA 2 =c 0 c 1 …c n-1 とするとき、c i は、
を含み、前記(a)ステップを前記係数計算部で行い、前記(b)ステップおよび(c)ステップを前記排他的論理和演算部で行い、かつ前記(d)ステップを前記再配置部で行うことを特徴とする有限体の二乗演算方法。 - 有限体GF(2n,nは偶数)の決定多項式が
(a)所定の係数mi、lij、V0、Vij及びVを決定する場合、iが1からtまで変わる自然数であるときにk i に対して
nビットのV ij を、
k i が偶数である場合またはk i 、jがいずれも奇数である場合には、
k i が奇数であり、jが偶数である場合には、
(b)s i を、k i 及びnに対して
によって決定し、置換が
と表現されるとき、要素Aに対して
を含んで二乗演算に必要な係数を計算する係数計算部と、
複数の排他的論理和演算手段を備え、要素Aを入力として
を求め、前記係数計算部で計算された置換結果及び前記
を再び排他的論理和演算する排他的論理和演算部と、
前記排他的論理和演算部の演算結果C'をC'=c0'c1'…cn-1'とし、要素Aの二乗演算の結果をA2=c0c1…cn-1とするとき、ciは
を含むことを特徴とする有限体の二乗演算装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030038684 | 2003-06-16 | ||
KR10-2003-0077329A KR100519775B1 (ko) | 2003-06-16 | 2003-11-03 | 유한 체에서의 제곱 연산 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005010783A JP2005010783A (ja) | 2005-01-13 |
JP3959076B2 true JP3959076B2 (ja) | 2007-08-15 |
Family
ID=34082419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178700A Expired - Fee Related JP3959076B2 (ja) | 2003-06-16 | 2004-06-16 | 有限体の二乗演算方法及び二乗演算装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7543012B2 (ja) |
JP (1) | JP3959076B2 (ja) |
CN (1) | CN100432922C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8111686B2 (en) * | 2006-08-07 | 2012-02-07 | Microsoft Corporation | Aggregating endpoint capabilities for a user |
WO2012167345A1 (en) * | 2011-06-06 | 2012-12-13 | Certicom Corp. | Squaring binary finite field elements |
CN106569778B (zh) * | 2015-10-13 | 2019-06-07 | 华为技术有限公司 | 一种数据处理的方法及电子设备 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0080528A1 (en) * | 1981-11-30 | 1983-06-08 | Omnet Associates | Computational method and apparatus for finite field arithmetic |
FR2628862B1 (fr) * | 1988-03-17 | 1993-03-12 | Thomson Csf | Multiplieur-additionneur parametrable dans les corps de galois, et son utilisation dans un processeur de traitement de signal numerique |
US5689452A (en) * | 1994-10-31 | 1997-11-18 | University Of New Mexico | Method and apparatus for performing arithmetic in large galois field GF(2n) |
EP0782070A1 (en) * | 1995-12-28 | 1997-07-02 | Daewoo Electronics Co., Ltd | Finite field inverter |
US6038581A (en) * | 1997-01-29 | 2000-03-14 | Nippon Telegraph And Telephone Corporation | Scheme for arithmetic operations in finite field and group operations over elliptic curves realizing improved computational speed |
US6510228B2 (en) * | 1997-09-22 | 2003-01-21 | Qualcomm, Incorporated | Method and apparatus for generating encryption stream ciphers |
JP2000298433A (ja) * | 1999-04-13 | 2000-10-24 | Toyo Commun Equip Co Ltd | 有限体上の二乗演算装置及び方法 |
CA2280271A1 (en) * | 1999-08-11 | 2001-02-11 | Robert J. Lambert | Method and apparatus for implementing mathematic process in finite fields |
US7895253B2 (en) * | 2001-11-30 | 2011-02-22 | Analog Devices, Inc. | Compound Galois field engine and Galois field divider and square root engine and method |
-
2004
- 2004-06-16 CN CNB2004100495316A patent/CN100432922C/zh not_active Expired - Fee Related
- 2004-06-16 US US10/868,186 patent/US7543012B2/en not_active Expired - Fee Related
- 2004-06-16 JP JP2004178700A patent/JP3959076B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7543012B2 (en) | 2009-06-02 |
CN100432922C (zh) | 2008-11-12 |
US20050021584A1 (en) | 2005-01-27 |
CN1573682A (zh) | 2005-02-02 |
JP2005010783A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | FPGA-based Niederreiter cryptosystem using binary Goppa codes | |
Costello et al. | Efficient algorithms for supersingular isogeny Diffie-Hellman | |
JP6244728B2 (ja) | 情報処理方法及びプログラム | |
KR102136911B1 (ko) | 스칼라 또는 멱수와의 곱셈 연산을 포함하는 암호화 방법 | |
US6343305B1 (en) | Methods and apparatus for multiplication in a galois field GF (2m), encoders and decoders using same | |
US7908641B2 (en) | Modular exponentiation with randomized exponent | |
JPH11305995A (ja) | 計算装置のデ―タ処理高速化方法および装置。 | |
Jafri et al. | Towards an optimized architecture for unified binary huff curves | |
Ghosh et al. | A speed area optimized embedded co-processor for McEliece cryptosystem | |
JP5852518B2 (ja) | 認証暗号化装置、認証復号装置、およびプログラム | |
JP3726966B2 (ja) | 乗算器及び暗号回路 | |
US8014520B2 (en) | Exponentiation ladder for cryptography | |
US20160149704A1 (en) | Method and apparatus for parallel scalar multiplication | |
US9419789B2 (en) | Method and apparatus for scalar multiplication secure against differential power attacks | |
KR101929984B1 (ko) | 모듈러 곱셈기 및 그것의 모듈러 곱셈 방법 | |
JP3959076B2 (ja) | 有限体の二乗演算方法及び二乗演算装置 | |
Oliveira et al. | Software implementation of Koblitz curves over quadratic fields | |
KR100954584B1 (ko) | MSD first GF(3^m) 직렬 곱셈 장치, 그방법 및 이를 기록한 기록매체 | |
KR102541388B1 (ko) | Mdf 기반 ntt를 이용한 링-lwe 암호프로세서 장치 및 방법 | |
KR101707334B1 (ko) | 효율적인 타원곡선 암호화 연산 장치 및 그 방법 | |
KR102491902B1 (ko) | 완전동형암호 기법으로 암호화된 데이터의 연산을 위한 장치 및 방법 | |
Anagreh et al. | Parallel method for computing elliptic curve scalar multiplication based on MOF. | |
Nti et al. | Asic design of low area rsa cryptocore based on montgomery multiplier | |
KR100519775B1 (ko) | 유한 체에서의 제곱 연산 방법 및 장치 | |
Shams et al. | Cryptosystem an Implementation of RSA using Verilog |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |