JPH02504321A - 電圧制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電圧制御回路 本発明は、例えば高電圧供給用の電圧制御回路に関する。

特別な保護手段がなければトランジスタはトランジスタの特性値Ｕ。ＥＯ以下の コレクターエミッタ電圧によってのみ作動可能である（例えばＵ。ヨ。＝２０Ｖ ）。

しかし阻止状態（ＵＢＥ＝０）では損傷を与えることなく、ＵＣＥＳｔでの比較 的に高い電圧を供給することができる（例えばＵ。Ｅ８＝４０ｖ）。従ってＵ。

ＥＳの値もトランジスタ特性値である。

本発明は、特に負帰還増幅器または電圧制御器においてＵ。８ｏ以上しかしＵ。

Ｅｓ以下の電圧で作動させることのできる回路を提供しようとするものである。

特性値ないしパラメータＵ。ＥＯとＵ。８は、集積回路の構成素子としてのトラ ンジスタの製造過程にょシ定まる。

本発明はまた、自動車またはその他の、給電装置が高電圧ピークを受けるような 適用例に適した回路ｔ−提供しようとするものである。本発明はさらに、集積回 路技術による構成に適合することのできる改善された回路を提供しようとするも のである。

本発明においては次のような電圧制御回路が提供される。すなわち、少なくとも １つのトランジスタを備えた増幅器を有する電圧制御回路であって、そのトラ接 続されている電圧制御回路において、選択的導通手段が前記トランジスタと、ス イッチまたは制御手段Ｔ８を介して前記第２基準電位Ｇとの間に接続されている ことを特徴とする電圧制御回路が提供される。

この回路の利点は、従来のものよりも高い供給電圧によって動作することができ る点である。すなわち、基準電位ＵｖとＧの２つの電源間の電圧差が比較的に大 きくても、トランジスタの破損および回路の障害の結果、トランジスタＴ１のコ レクターエミツタ路のブレークダウンの危険性が上昇することがない。

本回路は特に集積回路技術による製造に適している。

有利にはダイオードＤまたはトランジスタＴｉ有する選択的導電手段は通常の回 路素子と同様の同じ製造過程で従来通シ製作さｎる。

選択的導電手段は増幅トランジスタＴ１のベースと、Ｔ１のエミツク電位よりも 低くなることのできる電位との間に接続することができる。これにはベース電流 の迅速な遮断と、従ってトランジスタＴＩ’ｔその損傷から保護するための阻止 という利点がある。

有利な構成では、電圧制御回路は入力差動増幅器と、トランジスタＴ１およびＴ ２を含む出力多段増幅器とを有し、多段増幅器の付加的トランジスタＴ８のコレ クターエミツタ路が、ダイオードＤまたはトランジスタＴと接地電位との間の従 来の接続を形成する。選択的導通手段としてトランジスタＴを使用することは、 特にこのトランジスタが付加的トランジスタＴ８の電流負荷を低減するので有利 である。

回路はトランジスタＴ１とＴ２を完全阻止する能力がある。しかしこのような完 全阻止性は単に過渡的のものである。制御回路は、供給電圧Ｕｖが高い値でも低 い値でも同じように動作する。しかし高い値のＵｖの場合、トランジスタＴ１と Ｔ２に供給されるベース電流が降下することがあシ得る。回路の出方電圧ＵＡは 実質的に一定に留まる。

本発明の有利な実施例を例として、添付図面を参照して説明する。

第１図は本発明の第１実施例による電圧制御回路の回路図、第２図は本発明の第 ２実施例による電圧制御回路の回路図である。

基本的に本発明は次のような構成を提供する。すなわち、増幅回路内の電力トラ ンジスタＴ１の高電圧ブレークダウンを阻止し、例えばダイオードＤの選択的導 通手段が接地電位Ｇへの低抵抗路を形成し、ブレークダウンの開始に基づきダイ オードＤは導通してトランジスタを阻止し、それを損傷から保護するという構成 を提供する。

第１図を参照すると、入力電圧Ｕ、（例えばパントイツブ基準電源から）と制御 出力電圧ＵＡを有する電圧制御回路１０が示されている。回路１０はトランジス タ’ｒ６ｔ　　’ｒ７．’ｒ９．’ｒ１０．’ｒ４．’ｒ５を備えた差動増幅器 １１と、電流源Ｓと、トランジスタＴ８゜Ｔ３．Ｔ２およびＴ１を備えた３段増 幅器１２とを有する。コンデンサＣは周波数レスポンスの補償のために用いる。

アース電位Ｇに接続された抵抗Ｒ１とＲ２はトランジスタＴ１とＴ２に対するバ イアス電流を供給する。抵抗Ｒ３とＲ４は相互に小電流制限直列抵抗である。制 御出力電圧鬼の、トランジスタＴ７のベースへの負帰還接続路は、電圧ＵＡが入 力電圧ＵＩｉ、に追従する制御ループからなる。

トランジスタＴ１とＴ２のベース間にはダイオードＤが接続されておシ、その端 部の電圧はＵｌ、Ｕｌと示されている。ダイオードＤにより、供給電圧Ｕｖ（例 えば２０ｖ）が著しく上昇しても回路の損傷することがない。この高電圧に耐え 得る能力の改善について以下説明する。

供給電圧Ｕｖの上昇は場合によシ、トランジスタＴ１の過渡的（初期的）なコレ クターエミック（Ｃ−Ｅ）のブレークダウンを引起こす。その結果出力電圧へも 上昇する。しかし完全なブレークダウンは生じない。

なぜならば、制御回路’ｒＬ　Ｔ７．　Ｔ９．Ｔ１ｏｐＴ８がＵＡを低減する代 わシにＵｌを低減するからである。このようなことが生じるのは、ＵＡの上昇と Ｕ２ｐ低下はトランジスタτ１とＴ２の一過性の阻止となるからである。完全な または恒久的なブロックは可能でない。なぜならこれはＵＡを零にまで低下せし め、制御回路がＵｌを、トランジスタＴ１とＴ２を作動させるため上昇させるこ ととなるからである。結果として、出力電圧ＵＡは、制御回路の応答時間による 一過性の偏向を除いてちょうど正しい値に制御される。

しかし一過性または過渡的なトランジスタＴ１のブロックは、ブレークダウンに よって極性の反転されたベース電流がアースに対し不導通の場合のみ可能である 。これは抵抗Ｒ２によって十分に制御することができない。なぜならこの抵抗は 、高ループ増幅度を得るために比較的高抵抗だからである。しかしトランジスタ Ｔ１の負ベース電流はダイオードＤおよびトランジスタＴ８ｔ−介して不導通に することができる。その結果トランジスタＴ１のブロックが事実上可能となる。

Ｕｌの値がＵｌの値を下回ると直ちに、トランジスタＴ２も阻止され、従っても はやブレークダウンの危険にさらされることがない。勿論、供給電圧Ｕｙはトラ ンジスタ特性値Ｕ。８８ヲ上回ってはならない。なぜなら、集積回路内でＰＮＰ 　）ランジスタＴ３とＴ４をブレークダウンする可能性が生じるからである。数 学的に表現すると、上述の回路によらなければ利用できない。

ＵＡ＜ζくＵ。８ｏの領域での動作が可能になる。

トランジスタＴ２のＣ−Ｅブレークダウンが初めに開始すると、トランジスタＴ ２の比較的に強めドライブによ＃）Ｕｌが上昇する。Ｕｌは初めは一定であると みなすことができるので、トランジスタＴ２は阻止され、従ってその耐高電圧能 力（耐力）も上昇する０　トランジスタＴ２は保護される。というのはこのベー スは、トランジスタＴ２のベース電流を制御するＴ３゜Ｔ８の結合体により固定 され、過渡的ブレークダウン時ニトランジスタＴ２のエミッタ電圧が上昇し、ト ランジスタＴ２を阻止するからである。トランジスタＴ２が阻止さｎると、トラ ンジスタＴ１が零ベース電流を受は取る。しかしブロッキングは、ダイオードＤ が電流を導通する程にＵｌが低下するときにのみ可能である。Ｕｌは制御回路に よって、ＵＡが上昇するとき（過渡的（初期的）ブレークダウンの結果）減少さ れる。

これらの構成により、ＰＮＰ　トランジスタであるトランジスタＴ３とＴ４は当 該電圧領域でブレークダウンを被るーことがほとんどなくなる。

上述の構成の変型英雄例では、ダイオードＤがトランジスタＴにより置換された 電圧制御回路２０が設けられている、第２図。これにはトランジスタＴ８の電流 負荷を低減するという利点がある。

トランジスタＴ７への負帰還接続路に関しては、ＵＥの増幅が所望されるならば （ＵＡ＞Ｕ、）、抵抗Ｒ１の適当な端子に接続することができる。詔とＵＡの典 型値はそれぞれ２．４８　Ｖと６．７〜５ｖである。別の実施例では、抵抗Ｒ１ とＲＰｌを流源によ！１ｌｆＩｔ換することができる。

上述の電圧制御回路は、集積回路に組込まれた電力供給としての基準電圧源と共 に使用する。自動車分野ではこのような回路は、燃料供給装置における制御機能 に対して、または衝突によるエアバッグのトリガに対する装置における監視機能 に対して使用することができる。

国際調査報告 国際調査報告

Claims (10)

【特許請求の範囲】
1. １．そのコレクターエミッタ路が第１の基準電位（ＵＶ）と、抵抗性素子（Ｒ１ ）または電流源を介して第２基準電位（Ｇ）との間に接続された少たくとも１つ のトランジスタ（Ｔ１）を備えた増幅器を有する電圧制御回路（１０，２０）に おいて、選択的導電手段（Ｄ，Ｔ）が前記トランジスタと、前記第２基準電位（ Ｇ）との間にスイツチまたは制御手段（Ｔ８）を介して接続されていることを特 徴とする電圧制御回路。
2. ２．選択的導電手段（Ｄ，Ｔ）は前記トランジスタ（Ｔ１）のペースに接続され ている請求項１記載の電圧制御回路。
3. ３．増幅器は少なくとも２つのトランジスタ（Ｔ１，Ｔ２）を有し、選択的導電 手段（Ｄ，Ｔ）の一方の端子は前記トランジスタ（Ｔ１）のベースと、前記他方 のトランジスタ（Ｔ２）のコレクターエミッタ路とに接続されており、選択的導 電手段（Ｄ，Ｔ）の他方の端子はスイッチまたは制御手段（Ｔ８）を介して前記 第２基準電位（Ｇ）に接続されている請求項１記載の電圧制御回路。
4. ４．前記スイッチまたは制御手段は別のトランジスタ（Ｔ８）を有する請求項１ から３いずれか１項記載の電圧制御回路。
5. ５．入力増幅器と出力増幅器とを有する、請求項４記載の電圧制御回路において 、前記増幅器トランジスタ（Ｔ１，Ｔ２）および別のトランジスタ（Ｔ８）は前 記出力増幅器の一部である電圧制御回路。
6. ６．入力増幅器は差動増幅器（Ｔ６，Ｔ７，Ｔ９，Ｔ１０，Ｔ４，Ｔ５，Ｓ）で あり、出力増幅器は多段増幅器である請求項５記載の電圧制御回路。
7. ７．負帰還接続路が出力増幅器の出力側（ＵＡ）と入力増幅器のトランジスタ（ Ｔ７）との間に設けられている請求項６記載の電圧制御回路。
8. ８．負帰還接続路は、増幅器の出力側に接続された挺抗（Ｒ１）の端子から取出 される請求項７記載の電圧制御回路。
9. ９．選択的導電手段はダイオード（Ｄ）である請求項１から８いずれか１項記載 の電圧制御回路。
10. １０．選択的導電手段はトランジスタ（Ｔ）である請求項１から８いずれか１項 記載の電圧制御回路。