JPS6324322B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ブツシユブル出力回路を構成する
出力トランジスタの破壊を防止する保護回路に関
する。

従来、ブツシユブル出力回路における出力トラ
ンジスタの保護回路として、ASO（安全動作領
域）制限回路が公知である。この回路として、例
えば、第１図に示すような回路が考えられてい
る。この回路は、出力トランジスタQ₃₁のコレク
タ、エミツタ間に抵抗R₃₀，R₃₁を設けて、トラ
ンジスタQ₃₁のコレクタ、エミツタ間電圧V_CEを
検出し、上記トランジスタQ₃₁のエミツタに抵抗
R₃₂を挿入して、コレクタ電流_Cを検出して
ASO検出トランジスタQ₃₂のエミツタに入力し
て、その出力で駆動トランジスタQ₃₀のベースと
出力トランジスタQ₃₁のエミツタ間を短絡するト
ランジスタQ₃₃を制御することによりASO制限動
作を行なうものである。

上記リミツタトランジスタQ₃₃により、出力段
回路の入出力を短絡するものであるので、上記リ
ミツタトランジスタQ₃₃が正帰還ループを構成す
るため、発振防止用にコンデンサC₂と抵抗R₃₄を
挿入するものである。

また、過入力時の負荷短絡、例えば、ステレオ
アンプを構成した場合において、他チヤンネルと
の出力端子の短絡に対しても、ASO制限回路で
保護しようとする場合には、短絡した他チヤンネ
ルから高出力電圧が負の半波出力を形成するトラ
ンジスタに供給されるため、上記同様なASO制
限回路を負の半波出力を形成する出力トランジス
タ（図示せず）側にも設ける必要があり、回路素
子数が大幅に増加するという欠点がある。

また、ASO制限回路により、出力端子の負荷
フオルト（直流的地落）に対しても保護動作を行
なわせるようにする場合には、直流的な電圧、電
流によるトランジスタの破壊防止を行なう必要が
あり、ASO検出の設定が難しいという欠点があ
る。

そこで、本願出願人においては、先に第２図に
示すような保護回路を提案した。

（特願昭53−90471号（特公昭62−7722号公報）
参照）この回路は、増幅素子を含む電子回路と、
該増幅素子の破壊を生じる該電子回路の異常状態
を検出する異常検出回路と、該異状検出回路の出
力によつて導通・非導通が制御される制御素子
と、コンデンサと該コンデンサの充電・放電の一
方を実行する回路手段とを含む時定数回路と、二
つのしきい値を有するとともに該時定数回路の該
コンデンサの端子電圧に応答して上記電子回路の
上記増幅素子を制御するヒステリシス回路とを具
備してなり、上記制御素子はその導通時に上記時
定数回路の上記コンデンサの充電・放電の他方を
実行し、上記電子回路の正常状態に上記異常検出
回路は上記制御素子を非導通とすることにより上
記コンデンサの上記端子電圧を該正常状態に対応
した第１レベルに向かつて変化せしめ、上記二つ
のしきい値のうち該第１レベルに近接した第１し
きい値を境に上記端子電圧が上記第１レベルに向
かつて変化することによつて上記ヒステリシス回
路の出力は上記電子回路の上記増幅素子の動作を
実行せしめ、上記電子回路の異常状態に上記異常
検出回路は上記制御素子を導通とすることにより
上記コンデンサの上記端子電圧を該異常状態に対
応した第２レベルに向かつて変化せしめ、上記二
つのしきい値のうち該第２レベルに近接した第２
しきい値を境に上記端子電圧が上記第２レベルに
向かつて変化することによつて上記ヒステリシス
回路の出力は上記電子回路の上記増幅素子の保護
動作を実行することを特徴とする電子回路であ
る。

この回路は、ブツシユブル出力回路１の出力ト
ランジスタのASOを検出する検出回路２を設け
て、出力トランジスタの動作軌跡が予め設定した
ASO検出レベルを越えると、上記ASO検出回路
２は、コンデンサC₁を短絡して、放電させるも
のとして、上記コンデンサC₁の充電電圧を入力
とするシユミツトトリガ回路３を反転させてブツ
シユブル出力回路１の出力トランジスタのバイア
ス電流を形成するバイアス回路４を制御して、バ
イアス電流を遮断することにより出力トランジス
タをオフとして保護しようとするものである。

例えば、負荷フオルトによりASO検出回路２
が動作した場合には、上記シユミツトトリガ回路
３によるバイアス回路の制御で出力トランジスタ
がオフするため、ASO検出回路２の検出出力は
なくなるが、中点電圧は負荷フオルトが継続して
いる限りOVのままであるので、コンデンサC₁は
放電したままとなり、したがつて保護動作を継続
するものである。

そして、負荷フオルトが解除したときには、ブ
ツシユブル出力回路の中点電圧が立つようにリー
ク抵抗を挿入しておけば、抵抗R₁₂を介してコン
デンサC₁に充電がなされ、シユミツトトリガ回
路３は、もとの状態に反転してバイアス回路４を
復起させて、再びブツシユブル出力回路１の増幅
動作を行なわせるものである。

また、前記負荷短絡（他チヤンネルの出力との
短絡）によつてASO検出レベルを越えた場合に
も、コンデンサC₁の放電によりシユミツトトリ
ガ回路３が反転して、バイアス回路４を介して出
力トランジスタをオフさせるものであるが、出力
中点電圧は、地落と異なりOVとはならないので
抵抗R₁₂を介してコンデンサC₁は常時充電される
ものであり、この充電電圧でシユミツトトリガ回
路３はもとの状態に反転してバイアス回路４を復
起させ、出力トランジスタを動作させるものとな
る。このときも引き続き上記負荷短絡されていれ
ば、ASO検出レベルを越えた時点でコンデンサ
C₁を放電させ、シユミツトトリガ回路３を反転
させるという動作を繰り返すことになる。

したがつて、上記負荷短絡が継続している場合
には、シユミツトトリガ回路のヒステリシス特性
と、コンデンサC₁と抵抗R₁₂の時定数により、出
力トランジスタは間欠動作を繰り返すことにな
る。

この間欠動作の周期が短いと、出力トランジス
タの保護が十分に行なえないことより、周期を長
くするため、コンデンサC₁の容量を大きくする
必要がある。しかし、このコンデンサC₁の容量
を大きくすると、ASO検出出力によりこれを放
電させる時間が長くなり、速やかな保護動作へ移
行が行なえず、ASO検出してから出力トランジ
スタをオフさせるまでの間に出力トランジスタが
破壊してしまう虞れがある。

なお、抵抗R₁₂を大きくすることも考えられる
が、モノリシツク半導体集積回路化した場合、大
きな値の抵抗を形成することが困難であり、しか
も占有面積が増加するため得策ではない。

この発明は、出力トランジスタの保護能力、言
い換えれば、出力トランジスタの破壊強度を向上
させることができる保護回路を提供するためにな
された。

この発明は、前記第２図に示す保護回路におい
て、ASO検出出力として、ダーリントン形態で
構成されたトランジスタを用いてコンデンサC₁
の放電を行なう吸い込み電流を増加させることに
より、保護動作のスピードアツプを図ろうとする
ものである。

以下、この発明を実施例とともに詳細に説明す
る。

第３図は、この発明の一実施例を示す回路図で
ある。

増幅トランジスタQ₅と、そのコレクタ側に設
けられた定電流負荷トランジスタQ₃とは、Ｂ級
ブツシユブル出力回路の入力電圧信号を形成する
Ａ級電圧増幅回路を構成するものである。

上記増幅トランジスタQ₅のコレクタ出力は、
pnpトランジスタで構成された駆動トランジスタ
Q₃により位相反転して負の半波出力を形成する
出力トランジスタQ₉を駆動する。

また、レベルシフトダイオード（ダイオード接
続したトランジスタを含む、以下同じ）Q₁₀，
Q₁₁を介した上記増幅トランジスタQ₅の出力は、
ト駆動トランジスタQ₆により同相出力を形成し
て正の半波出力を得る出力トランジスタQ₇を駆
動することによりＢ級ブツシユブル出力回路を構
成する。なお、上記位相反転を行なう駆動トラン
ジスタQ₈のエミツタには、トランジスタQ₁₂を設
けて、そのベース、エミツタを介してトランジス
タQ₁₃と抵抗R₄及びダイオードQ₁₄，Q₁₅で構成さ
れた定電圧回路を設けて、出力端子に接続する。
上記トランジスタQ₁₂のベース側には定電流トラ
ンジスタQ₄からバイアス電流を供給してトラン
ジスタQ₅のバイアス電流及び定電圧回路の電流
供給を行なうものである。

この回路は、ダイオードQ₁₀，Q₁₁とともに、
出力トランジスタQ₇，Q₉のアイドリング電流を
設定するものであり、クロスオーバ歪低減のため
に設けられるものである。

また、ダイオードQ₁と抵抗R₁とで定電圧を形
成して、トランジスタQ₂₇のベースに印加して、
そのエミツタに抵抗R₂を設けて定電流を形成し
て、上記定電流トランジスタQ₃，Q₄とともに電
流ミラー回路を構成するダイオードQ₂に入力し
て、これらのトランジスタQ₃，Q₄から定電流を
得るものである。

上記出力トランジスタQ₇のコレクタ側に設け
られた抵抗R₅は、出力トランジスタQ₇のコレク
タ電流を検出するものであり、出力トランジスタ
Q₇のコレクタ、エミツタ間に設けた抵抗R₆，R₇
は、コレクタ、エミツタ間電圧を検出するもので
ある。なお、上記抵抗R₇に直列に設けたダイオ
ードQ₁₅，Q₁₉は、温度補償のためのものである。

上記抵抗R₅〜R₇で形成した出力トランジスタ
Q₇のコレクタ電流、コレクタ、エミツタ間電圧
信号は、トランジスタQ₁₆のエミツタに入力す
る。このトランジスタQ₁₆のコレクタに抵抗R₈を
設け、ベースと接続するとともに、定電流回路
I_CDを設ける。また、上記トランジスタQ₁₆のコレ
クタ出力を入力とし、コレクタに定電流回路I_CO
を接続したトランジスタQ₁₇を設けて、そのコレ
クタよりASO検出信号を得るものである。

ここで、上記抵抗R₅〜R₇の値を、次の関係
（R₅≪R₆≪R₇）としたとき、トランジスタQ₁₇の
ベース、エミツタ間にかかる電圧V_BE17は、次式
(1)により求められる。

V_BE17＝R₅・I_C7 ＋R₆／R₇V_CE7＋I_CO（R₆−R₈）＋V_BE9……(1) またトランジスタQ₆，Q₇の特性がそろつたも
のを用いることにより、検出信号が得られるの
は、V_BE7＞V_BE6となつたときである。

したがつて、検出レベルは、次式(2)により求め
られる。

R₅・I_C7＋R₆／R₇V_CE7＋I_CO（R₆−R₈＞０ ……(2) これは、次式(3)のように変形できる。

I_C7＞R₈−R₆／R₅I_CO−R₆／R₅・R₇V_CE7 ……(3) ここで、I_CO＝V_CC／R₇、R₈＝2R₆に設定すれば、上 式(3)は、次式(4)のように簡略化できるものであ
る。

I_C7＞R₆／R₇・R₅（V_CC−V_CE7） ……(8) この(8)式は、出力トランジスタQ₇のコレクタ
電流I_C7と、コレクタ、エミツタ間電圧V_CE7とが、
トランジスタQ₇のコレクタ電流I_C、コレクタ、エ
ミツタ間電圧特性において、（OV、R₆／R₅・R₇ V_CC）、（V_CC、OA）を結ぶレベルを越えたとき、
検出信号が得られることを示すものである。

したがつて、定状態能における出力トランジス
タの動作軌跡は、電流増幅率h_FEリニアリテイが
無限、飽和抵抗がゼロのときでも、OCL方式の
BTLアンプ構成の場合、出力トランジスタのコ
レクタ、エミツタ間電圧V_CE、コレクタ電流が負
荷抵をR_Lとしたとき、上記電流−電圧特性にお
いて、（OV、V_CC／R_L）、（V_CC、OA）を結ぶレベル を越えることは理論的にはあり得ない。

したがつて、負荷抵抗の最小値をR_Lnioとすれ
ば、R₆／R₅・R₇＞１／R_Lnioに設計することにより通常 動作では絶対にASO検出信号が出力されるとい
う誤動作は生じないものとなる。

上記トランジスタQ₁₇から得られた検出信号は
ダーリントン形態に接続したトランジスタQ₂₀，
Q₂₁により検出出力、すなわち、コンデンサC₁を
放電させる吸い込み電流を形成するものである。

トランジスタQ₂₂，Q₂₃及び共通エミツタ抵抗
R₁₆と、コレクタ抵抗R₁₇，R₁₈とがシユミツトト
リガ回路を構成するものであり、上記抵抗R₁₈に
反転出力を得るトランジスタQ₂₄、及びコレクタ
抵抗R₁₉，R₂₀を設けるものである。

ツエナーダイオードD_Zと抵抗R₂₁は、定電圧回
路を構成し、インピーダンス変換用の出力トラン
ジスタQ₂₅を介して、上記シユミツトトリガ回路
に安定化電圧を供給するものである。

なお、上記シユミツトトリガ回路の出力を得る
抵抗R₁₉，R₂₀の分圧出力で、トランジスタQ₂₆を
駆動して、このオン動作によりバイアス回路を構
成するトランジスタQ₂₇をオフとして、上記定電
流トランジスタQ₃，Q₄をオフとする。これによ
り駆動トランジスタQ₆，Q₈のバイアス電流を遮
断することにより出力トランジスタQ₇，Q₉を共
にオフとして保護動作を行なうものである。

また、抵抗R₉と抵抗R₁₀，R₁₁は、そのリーク
電流により出力端子の地落が解除したときに、中
点電圧（V_CC／２）に立ち上らせるものである。
したがつて、抵抗の値は、R₉＝R₁₀＋R₁₁に選ら
ばれるものである。上記中点電圧は、抵抗R₁₀，
R₁₁で分圧して高抵抗R₁₂を介して上記コンデン
サC₁への充電を行ない、地落解除後の自動復起
を行なわせる。

この実施例回路においては、ASO検出信号で
コンデンサC₁を放電させる際に、ダーリントン
形態のトランジスタQ₂₀，Q₂₁により形成した大
きな吸い込み電流でコンデンサC₁を放電させる
ことができるため、コンデンサC₁の値を大きく
しても高速に放電させることができる。したがつ
て、ASO検出レベルを越える出力トランジスタ
の動作状態が短時間で解除できることとなり、出
力トランジスタの破壊強度を向上させることがで
きる。このことは、コンデンサC₁の値を大きく
して、負荷短絡等における前記間欠動作の周期を
長くすることができ、この点からも出力トランジ
スタの破壊強度を向上させることができる。

また、この場合において、リーク抵抗R₁₂等の
値を比較的小さい値とすることができるため、モ
ノリシツク半導体集積回路に構成したときの抵抗
R₁₂の占有面積を増大させることがない。

この発明は、前記実施例に限定されず、ASO
検出回路、シユミツトトリガ回路等は種々変形で
きるものであり、また、この発明に係る保護回路
で保護しようとするブツシユブル出力回路の具体
的構成も、種々変形できるものである。

【図面の簡単な説明】

第１図は、従来考えられていたASO制限回路
の一例を示す回路図、第２図は、本願出願人にお
いて先に提案した保護回路の原理を説明するブロ
ツク図、第３図は、この発明の一実施例を示す回
路図である。 １……ブツシユブル出力回路、２……ASO検
出回路、３……シユミツトトリガ回路、４……バ
イアス回路。

Claims (1)

【特許請求の範囲】
1. １ 増幅素子を含む電子回路と、該増幅素子の破
   壊を生じる該電子回路の異常状態を検出する異常
   検出回路と、該異常検出回路の出力によつて導
   通・非導通が制御される制御素子と、コンデンサ
   と該コンデンサの充電・放電の一方を実行する回
   路手段とを含む時定数回路と、二つのしきい値を
   有するとともに該時定数回路の該コンデンサの端
   子電圧に応答して上記電子回路の上記増幅素子を
   制御するヒステリシス回路とを具備してなり、上
   記制御素子はその導通時に上記時定数回路の上記
   コンデンサの充電・放電の他方を実行し、上記電
   子回路の正常状態に上記異常検出回路は上記制御
   素子を非導通とすることにより上記コンデンサの
   上記端子電圧を該正常状態に対応した第１レベル
   に向かつて変化せしめ、上記二つのしきい値のう
   ち該第１レベルに近接した第１しきい値を境に上
   記端子電圧が上記第１レベルに向かつて変化する
   ことによつて上記ヒステリシス回路の出力は上記
   電子回路の上記増幅素子の動作を実行せしめ、上
   記電子回路の異常状態に上記異常検出回路は上記
   制御素子を導通とすることにより上記コンデンサ
   の上記端子電圧を該異常状態に対応した第２レベ
   ルに向かつて変化せしめ、上記二つのしきい値の
   うち該第２レベルに近接した第２しきい値を境に
   上記端子電圧が上記第２レベルに向かつて変化す
   ることによつて上記ヒステリシス回路の出力は上
   記電子回路の上記増幅素子の保護動作を実行する
   電子回路の保護回路において、上記制御素子はダ
   ーリントン形態のトランジスタで構成されてなる
   ことを特徴とする電子回路の保護回路。