JPH02501780A - インターロッキング管理 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 イン　−ローキング 見盟皇量！ 本発明は、共通のメモリースペースを使用する並列プロセンサーを持ったコンピ ューターシステムにおけるインターロッキングの管理に関する。

成るコンピューターシステムは、半独立的に並列に命令を処理するが共通のメモ リースペースを使う数個のプロセンサーを有する様に設計されている０通信バス は、プロセンサー同士の間で、且つプロセンサーと共通メモリーとの間で、トラ ンザクションとしてまとめられた情報の転送の手段となる。数個のプロセンサー が該バスを整然と使うことが出来る様にするために、バス使用要求を受取り、バ ス使用を許可して、バスへのアクセスを制御する成る手段が設けられる。相互に 関連した成るアドレス群のデータ（例えば、点の座標を与える）が成るプロセン サーによって更新されている最中に、他のプロセンサーによる該データの使用の 機先を制するために、斯かるシステムにおいてはインターロッキングの必要が生 じる。

本発明は、各プロセンサー用に該システムのロック状態の記録を維持することに より、共通のメモリースペースを使う並列プロセンサーを有する該システム内で のアドレスのインターロッキングを管理する。プロセンサーがトランザクション を開始しようとする時、そのトランザクションは該ロック状態記録と照合されて 分析され、該システムのロック状態がそのトランザクションを処理する状態であ る時に限って該プロセッサーの該バスへのアクセスの要求が伝えられる。バスト ランザクションを監視し、分析することにより、該ロック状態記録は最新の状態 に保たれる。該バスが要求される前にロックされたアドレスに係るトランザクシ ョンを妨げることにより、無駄な動作へのバスの拘束を避ける。

皿里皇旦皇星脱ユ 第１図は、本発明に従うてインターロッキングを管理する並列プロセンサーを有 するコンピューターシステムを示すブロック図である。

第２図は、第１図の個々のプロセンサーに付随するエレメントを詳細に示す。

詳豊星脱ユ 図面を参照すると、コンピューターシステム１０は、構成要素として、インター ロック管理回路１３及びアクセスコントローラ１４を通して通信バス１２に各々 接続されたプロセンサー１１を含み、これは同時継続出願第１２３．９５８号に 記載されている通りである。アクセスコントローラ１４は全体としてバスへのプ ロセンサーのアクセスを制御する。メモリー記憶装置１５もバス１２に接続され 、全てのプロセッサーが共同で使うメモリースペースを格納する。

第２図により詳しく示されている様に、各プロセンサー１１には、トランザクシ ラン特徴記憶装置１７とデータ記憶袋２１８とを有する出力バッファ−１６が付 随している。特徴記憶装置１７は種類判別子記憶装置３６及びアドレス記憶装置 ３７とを含む。

各プロセンサー１１には、データ記憶装置２１及び特徴記憶装置２０を存する入 カバソファ−１９も付随している。特徴記憶装置２０は、種類判別子記憶装置３ ４及びアドレス記憶装置３５を含む、出カバソファ−１６は、チャネル２２を通 してバス１２に接続され、チャネル２４を通してアクセスコントローラ１４に接 続されている。入カバンファー１９は、チャネル２３を通してバス上２に接続さ れている。更新管理装置２５は、チャネル２６を通して通信バス１２に接続され 、チャネル５２を通してアクセスコントローラ１４に接続されている。出力分析 装置！２６は、チャネル２８を通して出力バフファー１６に接続され、チャネル ２９を通してプロセンサー１１に接続され、チャネル３０を通してアクセスコン トローラ１４に接続されている。更新管理装置２５及び出力分析装置２７は、シ ステムの動作と関連させて更に後述する普通の回路を含む、ロック状態記録３１ は、チャネル３２を通して更新管理装置２５に接続され、チャネル３３を通して 出力分析装置２７に接続されている。ロック状態記録３１は、２個のアドレスを 格納する容量を有し、第１の「ロックされたアドレス」記憶装置３８と、第２の 「ロックされたアドレス」記憶装置３９と、Ｆ判別子記憶装置４０とを含む、Ｆ 判別子記憶装置は、アドレス記憶装置が有効なアドレスを格納しているか否かを 示す信号を保持する。アドレス記憶装置が有効なアドレスを保持している時には 、それは満杯と解釈され、全ての「ロックされたアドレス」記憶装置が有効なア ドレスを保持している時には、ロック状態記録は満杯と解釈される。

ここでシステムの動作に目を転じると、プロセンサーは、共通メモリー１５又は 他のシステム構成要素へ情報を動かし又はそこから情報を動かす必要がある時、 所望の情報交換を達成するべきバス上でなされるべき動作を指定するトランザク ションを定義して、その指定を出カバソファ−１６にロードし、該バスを介して 転送させる。定義された指定は、システムのロック状態に対する該トランザクシ ョンの効果を特徴付けるロッキング特徴を含む。

該ロッキング特徴は、該トランザクションが要求するロッキング動作の種類と、 該トランザクションが作用する共通メモリースペース内のアドレスとを特定する 種類判別子を含む、トランザクションの種類には、該トランザクションのアドレ スがロックされるべきことを示す種類ＬＯＣＫと、該トランザクションのアドレ スがアンロックされるべきことを示す種ｆｉＵＮＬＯｃＫと、該トランザクショ ンのアドレスがロックされることを許すが該トランザクションにおいてはロック されるべきでないことを示す種類Ｎ０ＬＯＣＫと、該トランザクションのアドレ スがインターロッキング式型外であってロックされることを許さない、特定のシ ステム設計はこれらの種類の全部を使わずに済ますことが出来る。

種類判別子及びトランザクションアドレスは、プロセンサーの出カバソファ−の 、普通のレジスターで較正することの出来る対応する記憶装置に置かれる。出カ バソファ−の特徴記憶装置内の情報を示す送信ロッキング特徴信号がチャネル２ ８で出カバンファー１６から出力分析装置２７へ送信される。出力バッファーが この様にしてロードされた後、該プロセッサーは、送り準備完了信号をチャネル ２９で出カバソファ−２７に送り、該プロセンサーが該バスでトランザクション を開始しようとしていることと、その出力バッファーが該トランザクションを供 給する＄備が整っていることとを示す、この時点で、該出カバソファ−は、チャ ネル２４を通してアクセスコントローラ１４からバス許可信号を受け取るまでは 、それ以上は何も持っていない、。

出力バッファ−２７は、ロック状態記録からロック状態信号を受信し、前述した 様に出カバンファーからのロッキング特徴信号と、該プロセンサーからの送り準 備完了信号とを送信する。それは、アクセス要求信号をチャ”ネル３０でアクセ スコントローラ１４に送るための基準を生成する普通の論理回路を使って、これ らの入力信号を分析する。′１９に、送り＄備完了信号がプロセッサーがトラン ザクションを開始しようとしていることを示し、送信ロッキング特徴信号がその 将来のトランザクションが種ＩＩＵＮＬＯｃＫ又は種ＲＮＯＮＬＯＣＫＩＮＧの トランザクションであることを示している時には、出力分析装置はアクセス要求 信号を出す、送り準備完了信号が該プロセンサーがトランザクションを開始しよ うとしていることを示し、送信ロッキング特徴信号がその将来のことを示し、ロ ック状態信号が、有効なロックされたアドレスのいずれもがロッキング特徴のア ドレスと一致しないことを示した時には、出力分析装置はアクセス要求信号を発 する。送り準備完了信号が該プロセンサーがトランザクションを開始しようとし ていることを示し、送信ロッキング特徴信号がその将来のトランザクションが種 類ＬＯＧＫのトランザクションであることを示し、ロック状態信号が、有効なロ ックされたアドレスのいずれもがロッキング特徴のアドレスと一致せず且つロッ ク状態記録がＮ０ＴＦＵＬＬ（満杯でない）ことを示した時は、出力分析装置は アクセス要求信号を発する。上記以外の全ての状態では、アクセス要求信号はア クセスコントローラに送られないので、トランザクションのためにバスを使用す る要求は、ロック状態記録が、アクセス要求信号の送信を可能にする上記の状態 のうちの一つと一致する状態に変更されるまで、延期される。

到来側では、バス１２で送られた全てのトランザクションの種類判別子及びアド レスは、局所的プロセンサーに由来するか他のプロセッサーに由来するかを問わ ず、チャネル２６を通して更新管理装置２５に与えられる。有効なロッキング特 徴が与えられていることを示すタイミング信号をチャネル５２でアクセスコント ローラ１４から更新管理装置が受け取った時、更新管理装置は口ツク状態記録か らのロック状態信号との関連でロッキング特徴の論理的分析を行ない、その結果 をラッチする。そして、それはその分析に従ってロック状態記録を更新する。特 に、受信されたロッキング特徴が種類ＬＯＣＫのものであり、ロック状態記録の 「アドレス−１」記憶装置がＮ０ＴＦＬＩＬＬ　（満杯でない）である時には、 更新管理装置はその「アドレス−１」記憶装置のアドレス値をロッキング特徴信 号のアドレスム二セントし、該「アドレス−１」記憶装置ＯＦ判別子をＦＵＬＬ 　（満杯）にセフ）する；受信されたロッキング特徴が種類ＬＯＧＫのロッキン グ特徴であり、ロック状態記録の「アドレス−１」記憶装置がＦＵＬＬである時 、更新管理装置は、「アドレス−２」記憶装置のアドレス値をロッキング特徴信 号のアドレスにセントし、「アドレス−２」記憶装置のＦ判別子をＦＵＬＬにセ ットする。受信されたロッキング特徴が種類ＵＮＬＯＣＫのものであり、トラン ザクションアドレスがロック状態記録の「アドレス−１」記憶装置のアドレスと 一致し、「アドレス−１」記憶装置のＦ判別子がＦＵＬＬである時には、更新管 理装置は「アドレス−１」記憶装置のＦ判別子をＮＯＴ　ＦＵＬＬ　（満杯でな い）にセントする；受信されたロッキング特徴が種１ＵＮＬＯＧＫのものであり 、トランザクションアドレスがロック状態記録の「アドレス−２」記憶装置のア ドレスと一致し、「アドレス−２」記憶装置のＦ判別子がＦＵＬＬである時には 、更新管理装置は「アドレス−２」記憶装置のＦ判別子をＮＯＴ　ＦＬＩＬＬに セントする。

更新分析装置は、普通の論理回路を使い、詳しく説明する必要のない前記機能を 実行する。

総合的な又はシステムの視点から、データが中央記憶設備に格納されるにも係ら ず、インターロッキングを管理する責任が数個の処理ステーショ／に分散されて いることが分かる。各処理ステーションは、それ自身の、ロックされたアドレス の記録を維持し、全ての記録が同一である。ロックされたアドレスの変更は、全 て、バスを伝播するトランザクションを通してなされ、そのステーションがトラ ンザクションのデータ移動に係るが否かに係らず各処理ステーションがこれを利 用することが出来る。各処理ステーションは、それがアクセスしようとしている アドレスがロックされている時、そのロック状態記録も参照してバスの使用の要 求を遅延させる。この手続きにより、メモリーの場所でロッキングが行なわれる ならば拒絶されることとなるだけのトランザクションでバスアクセス制御を含む バスを悩ませることが避けられる。

システムの動作の他の総合的アスペクトは、各プロセンサーが、それが開始する トランザクションの暫定的配列に関する成る制約に従う。特に、ＬＯＣＫ種類と ＵＮＬＯＣＫ種類のトランザクションは、各種類のを対として組み合わせ、単一 のアドレスに関連して、ＬＯＣＫ種類がＵＮＬＯＣＫ種類に先行する場合を除い て、プロセンサーにより開始されてはならない。この組み合わせは、勿論、イン ターロッキングシステムで普通に行なわれることであるが、例外を排除するため に必要である。

以上に詳しく説明したシステムは、ロック状態記録の２アドレス記憶装置に対応 する２個のアドレスを同時にロックする容量を持っている。もっと多数のロック されたアドレスを処理する容量を持った他のシステムは、ロック状態記録にもっ と多数のアドレスレジスターを設け、追加のアドレス記憶装置を試験し管理する 出力分析装置及び更新管理装置の論理を単に強化することにより、容易に実現す ることが出来る。１あれロッキング容量も実現することが出来、この場合、成る 節約が可能である。１アドレス容量を持ったシステムについては、ロック状態記 憶装置のアドレスレジスターを除去することが出来、Ｆ判別子を、成るアドレス が現在ロックされているか（即ち、Ｎ０ＴＦＬＩＬＬ）否かを示す１ビツトの記 憶装置にすることが出来る。ＬＯＣＫ又はＮｏＬＯＣＫ種類のトランザクション は、Ｆ判別子がＦＵＬＬである間は遅らせられるであろう、ＬＯＣＫ種類のトラ ンザクションが受信され種類のトランザクションが受信されるとＦ判別子がＮ０ ＴＦｔｉＬＬにセントされる結果となろう。

国際調査報告 １１＋１６ｍＭ１゜＃、ＪＩｕｌｌｖ　ｐｃ’ｒｚｕｓ　８８１０４４’ｒ８

Claims (8)

【特許請求の範囲】
1. １．共通メモリースペースを使う並列プロセッサーと、システム構成要素から他 の構成要素へ情報を転送する通信バスと、前記バスヘの該プロセッサーの、該バ ス経由のトランザクション転送を開始するためのアクセスを制御する手段とを有 するコンピューターシステムにおいてインターロッキングを管理する方法であっ て、 各プロセッサーのために、該システムのロック状態の付属ロック状態記録を維持 し、前記ロック状態記録は所定の容量のロック状態記録であり、 各トランザクションについて、該システムのロック状態への該トランザクション の効果を特徴付けるロッキング特徴を定義し、 前記プロセッサーのいずれかによる、トランザクションを開始するための前記バ スへのアクセスの前に、該トランザクションのロッキング特徴を、付随するロッ ク状態記録と関連させて送信分析し、 前記送信分析の結果に応じて、アクセスを制御する前記手段へのバスアクセス要 求を遅らせ、 いずれかのプロセッサーがトランザクションを受信した時、その受信されたトラ ンザクションのロッキング特徴を参照して受信分析を行ない、 前記受信分析に従って、ロック状態記録を変更するステップから成ることを特徴 とする方法。
2. ２．前記ロック状態記録は、該ロック状態記録の容量がＦＵＬＬ（満杯）である かＮＯＴ　ＦＵＬＬ（満杯でない）であるかを示すＦ判別子を含み、 前記ロッキング特徴は、トランザクションが複数のトランザクション種類のいず れかに属するかを示す種類判別子を含み、前記トランザクション種類の一つは、 該トランザクションが条件付きで遅らせられるべきものであって、受信された時 にロックされるべきアドレスを含んでいるトランザクションであることを示す種 類ＬＯＣＫであり、前記トランザクション種類の一つは、そのトランザクション が決して遅延の許されないトランザクションであって、受信された時にアンロッ クされるべきアドレスを含んでいるトランザクションであることを示す種類ＵＮ ＬＯＣＫであり、 前記トランザクションが種類ＬＯＣＫのトランザクションである時には、該トラ ンザクションを送信するバスアクセス要求は、前記Ｆ判別子がＦＵＬＬである間 は遅らせられ、前記トランザクションが種類ＵＮＬＯＣＫのトランザクションで ある時には、該トランザクションを送信するバスアクセス要求は遅らせられず、 種類ＵＮＬＯＣＫのトランザクションをプロセッサーが受信した時、その付属の ロック状態記録のＦ判別子はＮＯＴ　ＦＵＬＬにセットされることを特徴とする 請求の範囲第１項に記載の方法。
3. ３．前記トランザクション種類の一つは種類ＮＯＬＯＣＫであり、開始されるべ きトランザクションが種類ＮＯＬＯＣＫのトランザクションである時、該トラン ザクションを送信するべきバスアクセス要求は、ぜばＦ判別子がＦＵＬＬである 間は遅らせられ、 プロセッサーが種類ＮＯＬＯＣｋのトランザクションを受信した時、その付属の ロック状態記録のＦ判別子は変更されないことを特徴とする請求の範囲第２項に 記載の方法。
4. ４．トランザクションのロッキング特徴はアドレスを含み、前記ロック状態記録 は、同時にロックアウトされた複数のアドレスを記録する容量を有し、 トランザクションが種類ＬＯＣＫのトランザクションである時には、該トランザ クションを送信するべきバスアクセス要求は、そのアドレスが前記の付属のロッ ク状態記録に記録されている間は遅らせられ、 プロセッサーが種類ＬＯＣＫのトランザクションを受信した時、そのアドレスは 前記の付属のロック状態記録に記録されることを特徴とする請求の範囲第２項に 記載の方法。
5. ５．前記トランザクションが種類ＵＮＬＯＣＫのトランザクションである時には 、該トランザクションを送信するべきバスアクセス要求は遅らせられず、 プロセッサーが種類ＵＮＬＯＣＫのトランザクションを受信した時、そのアドレ スは前記の付属のロック状態記録から外されることを特徴とする請求の範囲第４ 項に記載の方法。
6. ６．前記トランザクション種類の一つは種類ＮＯＬＯＣＫであり、トランザクシ ョンが種類ＮＯＬＯＣＫのトランザクションである時には、該トランザクション を送信するべきバスアクセス要求は、そのアドレスが前記の付属のロック状態記 録に記録されている間は遅らせられ、 プロセッサーが種類ＮＯＬＯＣＫのトランザクションを受信した時、その付属の ロック状態記録は変更されないことを特徴とする請求の範囲第５項に記載の方法 。
7. ７．全てのＬＯＣＫ種類及びＵＮＬＯＣＫ種類のトランザクションを、各種類の 一つを対として組み合わせて、単一のアドレスに関連して、ＬＯＣＫ種類をＵＮ ＬＯＣＫ種類に先行させて、開始させるステップを含むことを特徴とする請求の 範囲第２項に記載の方法。
8. ８．共通メモリースペースを使う並列プロセッサーと、トランザクションで情報 を一つのシステム構成要素から他の構成要素へ転送するための通信バスと、該バ スでの情報転送トランザクションを開始させる該プロセッサーの該バスへのアク セスを制御するアクセス制御手段とを有するコンピューターシステムにおいてイ ンターロッキングを管理する装置であって、各プロセッサーと関連して、 前記プロセッサー及び前記バスに接続されて、前記バスで転送されるべき情報を 格納する出力バッファーであって、送信準備が完了したトランザクションのロッ キング特徴を格納するための特徴記憶装置を含む出力バッファーと、システムの ロック状態を格納するロック状態記録であって、所定の容量を有し、システムの ロッキング容量がＦＵＬＬであるか又はＮＯＴＦＵＬＬであるかを示すＦ判別子 を含むロック状態記録と、 前記通信バスから、受信されたロッキング特徴信号を受信し、更新信号を前記ロ ック状態記録に送る様に接続された更新管理装置と、 送信ロッキング特徴信号を前記出力バッファーから受信し、送り準備完了信号を 前記プロセッサーから受信し、ロック状態信号を前記ロック状態記録から受信し 、アクセス要求信号を前記アクセス制御手段に送信する様に接続された出力分析 装置とを備え、 前記ロッキング特徴は、トランザクションが複数のトランザクション種類のうち のどれに属するかを示す種類判別子を含み、前記トランザクション種類のうちの 一つは種類ＬＯＣＫであり、前記トランザクション種類の一つは種類ＵＮＬＯＣ Ｋであり、前記出力分折装置は、種類ＬＯＣＫの種類判別子を持った送信ロッキ ング特徴信号と、送り準備完了信号とを受信すると、前記Ｆ判別子がＦＵＬＬで あることを示すロック状態信号を受信している間はアクセス要求信号の送信を遅 らせ、前記出力分析装置は、種類ＵＮＬＯＣＫの種類判別子を持った送信ロッキ ング特徴信号と、送り準備完了信号とを樹脂すると、バスアクセス要求信号を送 信し、 前記更新管理装置は、種類ＵＮＬＯＣＫの種類判別子を持った受信されたロッキ ング特徴信号を受信すると、前記Ｆ判別子をＮＯＴＦＵＬＬにセットする更新信 号を送信することを特徴する装置。