JPH02501250A - Tゲートおよびトランジスタの処理方法およびそれにより形成されたtゲートおよびトランジスタ - Google Patents

Tゲートおよびトランジスタの処理方法およびそれにより形成されたtゲートおよびトランジスタ

Info

Publication number
JPH02501250A
JPH02501250A JP50741988A JP50741988A JPH02501250A JP H02501250 A JPH02501250 A JP H02501250A JP 50741988 A JP50741988 A JP 50741988A JP 50741988 A JP50741988 A JP 50741988A JP H02501250 A JPH02501250 A JP H02501250A
Authority
JP
Japan
Prior art keywords
layer
width
substrate
pattern
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50741988A
Other languages
English (en)
Inventor
ヌゴ,カザーリン
ビユウビイエン,ランダル・エス
エルプス,ローリ
Original Assignee
ヒユーズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒユーズ・エアクラフト・カンパニー filed Critical ヒユーズ・エアクラフト・カンパニー
Publication of JPH02501250A publication Critical patent/JPH02501250A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66848Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863Lateral single gate transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 Tゲートおよびトランジスタの処理方法およびそれにより形成されたTゲートお よびトランジスタ発明の背景 本発明は半導体トランジスタ、特に電界効果トランジスタ用のゲート電極に関す る。
半導体トランジスタはほとんど全ての電子装置に見られる。
それらは、集積回路および縮小されたその他の電子パッケージにおいて使用でき る小型の形態に形成されることができる。
トランジスタの導入および継続的な小型化への開発は、携帯用計算機およびパー ソナルコンピュータのような市販装置の普及の増加、および精巧なビジネスおよ び軍事電子システムの出現の主要な要因の1つである。
小型トランジスタの動作は一般的に理論的に理解されているが、しかし高い再現 性および信頼性の下に市販用の装置を構成する製造技術には開発の余地が残され ている。トランジスタが縮小されるにしたがって、大型装置を調整するために通 常使用される製造技爾の多くはある本質的な物理的制限に達するために使用され ることができない。例えば、大きいトランジスタを製造するために使用される紫 外線光/フォトレジスト技術は光学効果によって与えられる制限のために大きさ がマイクロメータ以下の装置に対しては同じ形態で使用されることができない。
したがってさらに大きさが減少されると、良く知られている製造技術は使用でき ない可能性がある。
それ故、さらに小型化するための努力は所望の構造を調整するための処理の発展 と密接に関連している。
ある重要なタイプのトランジスタは複数の変形を実行され得る電界効果トランジ スタである。金属半導体電界効果トランジスタすなわちME S F E Tは 、電圧制御可変抵抗器である。制御可能な電流はMESFETのソースとドレイ ン電極との間に設けられ、電流はソースとドレイン電極との間の半導体の基体上 に位置されたゲート電極に供給される電圧によって制御される。
電界効果トランジスタは多数のタイプの半導体材料から形成されることができる 。ヒ化ガリウムは高い周波数で使用するためにすぐれた特性を有する半導体であ る。ヒ化ガリウムMESFETは、特に信号の低雑音増幅、高い効率の電力発生 および高速論理機能のために電子回路における使用に重要なものである。集積回 路およびその他の適用における使用のためにヒ化ガリウムMESFETの大きさ を減少する研究が進められている。
MESFETの特性はゲート電極のディメンション、電気抵抗およびキャパシタ ンスによって部分的に決定される。ゲート電極の高い電気抵抗およびキャパシタ ンスは装置および回路におけるMESFETの高周波特性を低下させるために望 ましくない。電流の方向に平行な接触表面の長さまたは電極のゲート長が減少さ れるにしたがって、ゲートの抵抗(特定のゲート金属厚に対する)が増加し、そ のキャパシタンスが減少する。すなわち、ゲート長が短くされると、その抵抗が 高まり、MESFETの動作周波数を制限する支配的要因になる。MESFET が小型にされると、ゲートを小さくする必要性が生じてその特性を制限するため もっと小型にすることができない。
種々の幾何学的配列およびゲート電極を調整するための関連技術が提案されてお り、結果的に現在の技術において最小ゲート長は約0.25マイクロメータに減 少されている。許容可能な低い電気抵抗およびキャパシタンスを有する・このよ うな短いゲートを調整するための1つの方法は、減少されたキャパシタンスで短 い接触長を与えるように半導体基体に接触しているTの底部に短い脚部と、抵抗 を低くするために多くの金属を含むTの上部ヘッドとを有する文字“T”の断面 形状を有するゲートを調整することである。
拡大された大きさのヘッドは本質的にTにおける金属と、製造のりフトオフ段階 中に除去されるポリマーレジスト層の表面上の金属との間を連続させる傾向があ るため、要求される小さい寸法にT形状の金属構造を形成することは困難だが必 要である。このような連続性は、ポリマーレジスト系が金属リフトオフ処理中に 溶解された場合にTゲートを破壊する結果となる。したがって、製造過程におい てT構造と全体的に付着された金属間の連続する金属フィルムのどのような可能 性も回避する必要がある。
0.25マイクロメータおよびもっと短い長さのTゲートは通常σよ外線光りソ ゲラフ技術を使用して形成されることはできない。その代わりに、電子ビームリ ソグラフのような集束ビーム技術によってそれらを処理することが必要である。
このような集束ビーム技術は動作可能であるが、ゲートはプログラムされた電子 ビーム書込みユニットによって一度に1個づつ前に基体上に付着され、その後表 面の金属化の前に現像される感光ポリマー層に形成されなければならないという 重大な欠点を有する。この一連の(ステップおよび反復)製造過程は緩慢であり 、Tゲートを有する装置の生産率を減少する。集束電子ビームによるパターンは 大型で高価な機械において達成される。チップ上の回路が数百のMEAFETを 含む場合、全体の生産速度は低く、1つ以上の集束電子ビームユニットのために 多額の費用が必要となる。
もちろん生産性を高め、小さいTゲート電極を含む装置を形成するために必要な 費用を減少する一方で、小さい寸法を維持し、もっと寸法を小さくすることが重 要である。今のところ高速度および満足できる安価な費用で高品質の装置を得る 大量生産技術は発見されていない。したがって、FETおよびその他の電子装置 において使用される小型Tゲートの市販水準の形成を可能にするゲート電極形成 技術が必要である。
本発明はこの必要性を満足させ、さらに関連した利点をもた本発明は半導体装置 用の電極を形成するための、特に電界効果トランジスタ用のTゲート電極を形成 するための多ステップ処理に関する。処理方法は金属が付着される開口管限定す るために既知のフォトレジスト材料の新しい装置と共に光学的フラッド照明を使 用する。フラッド照明の使用により、高価な集束電子ビーム装置またはイオンビ ーム装置を使用せずにウェハ上に多数のゲートを同時に限定することが可能とな る。現在の技術的段階である約0.25マイクロメータ以下の非常に小さいゲー ト長を得ることができる。処理は技術的に知られている個々のステップおよび材 料により実行されることができ、信頼性が高く、電界効果トランジスタおよびそ の他の回路素子の関連処理に十分に匹敵するものである。
基体上にTゲート金属構造を調整するための処理は、深い紫外線光に対して光感 応性であり、第1の溶媒中で現像されるポジフォトレジストポリマー材料の第1 の層を基体に対して付着し、深い紫外線光に対して光感応性であり、第2の溶媒 中で現像されるポジフォトレジストポリマー材料の第2の層を第1の層上に付着 し、深い紫外線光に対して光感応性であり、第2の層を現像するために使用され たものとは異なる溶媒中で現像されるポジフォトレジストポリマー材料の第5の 層を第2の層上に付着し、中間範囲の紫外線光に対して光感応性であるフォトレ ジストポリマー材料の第4の層を第3の層上に付着し、中間範囲の紫外線光を使 用して第4の層におけるストライブを露光して第4の層中のストライブを現像し 、第4の層から第3の層の上部表面まで通る開口を形成し、第4の層をマスクと して使用して深い紫外線光により第4の層中の開口を通して第1、第2および第 3の層中のパターンを露光し、第3、第2および第1の層から基体までの開口を 形成するために第3の層、第2の層および第1の層におけるパターンを連続的に 現像し、それによってパターン化された基体を生成し、パターン化された基体上 に下方向に金属を付着するステップを含む。したがって、この金属化は通常ポリ マー層の残留部分を除去し、それによってTゲートを完成すTゲート電極ゲート 構造は、脚部またはTの下方に延在する中央部分と半導体の表面間の短い接触長 を可能にする。この接触長は、短い長さを再現可能に生成されることができる電 界効果トランジスタ用のゲートを形成する。T字のヘッドまたは交叉部分は短い ゲート長に対して考えられるよりも多量の金属を含み、それによってTゲート電 極の電気抵抗を減少する。
第1、第2および第3の層は、通常は電界効果トランジスタ用として入力電極、 出力電極、およびそれらの間のチャンネル領域と共に前に調整された半導体であ る基体にフォトレジスト材料の3つの層を連続的に供給することによって形成さ れる。大規模な生産において、多数のこのようなトランジスタが単一チップ上に 存在することが可能である。第1、第2および第3の層のフォトレジスト材料は 、約300ナノメータより低い波長を有する深い紫外線光に対して光感応性であ り、約220ナノメータのピーク吸収波長を有することが好ましい。第2の層に おいて使用されるフォトレジスト材料は、3つの層が後で連続的に現像されるこ とができるように第1の層を現像するために使用されたもの、および第3の層を 現像するために使用されたものとは異なる溶媒において現像される。これらの3 つの層にとって好ましいポリマーは第1の層にはポリ(メチルメタクリレート( a+ethyl a+ethacrylate) )すなわちPMMAであり、 第2の層にはポリ(メチルメタクリレート)中のポリメタクリル酸のコポリマー であり、第3の層にはポリ(メチルメタクリレート)である。
第4の層の材料は、約350から450ナノメータ、好ましくは約400ナノメ ータの中間範囲の波長の紫外線光に光感応性であるフォトレジストポリマーであ ることが異なっている。
第4の層の材料は第1、第2および第3の層の材料と同じ範囲の紫外線には感応 しない。したがって、第4の層は下に存在する層に影響を与えずにパターン化さ れることができ、下の層は第4の層をマスクとして使用してパターン化されるこ とができる。第4の層の材料は、露光された領域の化学構造が後で現像される際 に除去されるように変化されるポジフォトレジストであることが好ましいが絶対 ではない。第4の層の材料は、コグツク809フオトレジスト等の市販の利用可 能なタイプのナフトキノンジアジド(napthoquinone diazi de )化合物のようなポジフォトレジストであることが好ましい。
4つの各層において使用される材料は、このような各材料に対する通常の実行に したがって調整される。方法は典型的にスピンキャスティング溶媒中でフォトレ ジストポリマー材料を溶解することを含む。層は任意の適切な技術、好ましくは スピンキャシティングによって所望の厚さに形成される。
0.25マイクロメータのライン幅を達成するために、層の厚さは典型的に第1 の層に対して約0,3マイクロメータ、第2の層に対して0.3マイクロメータ 、第3の層に対して0.2マイクロメータおよび第4の層に対して0.5マイク ロメータである。
基体のパターン化は、Tゲートの脚部が望まれる基体上のポイントのすぐ上の第 4の層中のストライブを露光および現像することで始まる。約o、25マイクロ メータのゲート長を有する脚部を形成するために、ストライブは約0.5−乃至 約0,8ヒ化素ガリウム電界効果トランジスタに対して約75マイクロメータで ある。ストライブは、第4の層の露光された領域において化学変化を引起こす中 間範囲の紫外線光を使用して表面の上方に位置されたマスクを通して露光される が、下方の第1、第2および第3の層にはほとんど影響を与えない。ストライブ は第4の層のポリマーに適切な溶媒中で現像され、ポリマーの露光部分(ポジフ ォトレジストが使用された)を除去される。その結果、第4の屑から第3の層へ の開口が生じ、開口は露光ストライブの形状を有する。
パターンの第4の層中の開口を通る第1、第2および第3の層への浸透は、整合 マスクとして第4の層を使用してウェハを深い紫外線フラッド露光することによ って達成される。
整合マスクはこれらの層に関して固定して位置されているため、パターンは正確 に制御されることができる。パターンは第1、第2および第3の層の露光部分に おいて化学変化を引起こすが、第4の層にはほとんど影響を与えない深い紫外線 光によって露光される。
第1、第2および第3の層は整合マスクを通じて露光され、第1の層(基体表面 に隣接した)中の露光領域の幅は第4の層である整合マスク中のストライブ開口 の幅よりも狭い。第2の層における露光領域の幅は第1の領域のものよりも広く 、第4の層である整合マスク中のストライブ開口の幅よりも広い。第3の層中の 露光領域の幅は通常第3の領域の幅と第4の層中のストライブ開口の幅との中間 である。したがって第1、第2および第3の層中の露光領域は断面部分において いくぶん球根状であり、脚部は第4の層中のストライブ開口よりも狭い幅の基体 と接触している。
第1、第2および第3の層におけるパターンは連続的に現像され、第3の層から 始められる。連続的な現像は、第1および第3の層中のポリマー材料とは異なる 溶媒中で現像されるようなものである第2の層中のポリマー材料を選択すること によって可能となる。露光された基体は第3の層の露光ポリマーを溶解する溶媒 中に浸されるか、もしくはそれを吹付けられ、それから所望により非溶媒で任意 にリンスされ、第2の層の露光ポリマーを溶解する溶媒中に浸されるか、もしく はそれを吹付けられ、それから所望により非溶媒で任意にリンスされ、第3の層 の露光ポリマーを溶解する溶媒中に浸されるか、もしくはそれを吹付けられ、そ れから非溶媒でリンスされる。その結果、球根断面形状を有し、ポリマー材料の 堆積層の中に形成されたパターン化された複合堆積となる。
基体のパターン化が完了する。
したがって、金属はTゲート電極を形成するために基体上に下向きに付着される 。金属は先行するステップで限定された開口中に付着し、一般にレジスト構造の 上部表面上にも付着する。開ロバターン内において、金属は第1の層の幅によっ て決定された幅で基体に直接付着している。第4の層中のストライブ開口の幅よ りも狭いこの幅はTゲートの脚部またはゲート長を限定する。第2の層の中の開 口の幅が第1の層の幅よりも広いため、脚部の上方のTゲートの部分は金属が付 着されたときに拡大されたヘッドを形成する。
第2と第3の層の間の開口の後方に傾斜したまたは凹んだ部分は、Tゲートヘッ ドの金属と堆積したレジスト構造の表面上に付着されたものとの間の分離を限定 する。この分離は、続くリフトオフステップにおける付着金属の望ましくない部 分の明確な除去のために必要である。金属化において使用される金属は、電界効 果トランジスタにおいて使用される材料に適切な任意の金属が可能である。ヒ化 ガリウムME S F ETに対して、好ましい金属化はチタン、プラチナ、金 の3層システムである。金属化の厚さは第1、第2および第3の層の合計した厚 さよりも薄いように選択され、最も好ましい構造としては約0,75マイクロメ ータである。
レジスト構造の上部に付着された堆積金属と共に、ポリマーレジスト構造(第1 .第2.第3および第4の層、もっとも第4の層はこのステップの前に除去され ていてもよい)はりフトオフ処理で除去される。構造は、基体の表面からポリマ ー層を除去するために残留ポリマー層またはそれらのほとんどの部分を溶解する 溶媒に浸される。金属Tゲートは基体の表面上に残る。したがって、基体は必要 に応じてさらに処理されることができる。
電界効果トランジスタは、集束ビームにその中の材料を露光する必要なしにフラ ッド露光技術だけを使用してもっと経済的な方法で製造される。この方法は複数 の電界効果トランジスタを有する基体が集束充電ビーム法よりももっと経済的に 形成されることを可能にする。
したがって、好ましい実施例において半導体装置において使用するために半導体 基体と接触している脚部および脚部上にありそれと一体の拡大ヘッドを有するT ゲート金属構造を調製する処理は、約0.3マイクロメータの厚さを有するポリ (メチルメタクリレート)の第1の層を基体上に付着し;第1の層の上にポリメ タクリル酸と約0.3マイクロメータの厚さを有するポリ(メチルメタクリレー ト)のコポリマーの第2の層を付着し;第2の層の上に約0.2マイクロメータ の厚さを有するポリ(メチルメタクリレート)の第3の層を付着し;第3の層の 上に約400ナノメータの波長の紫外線光に光感応性であるポリマー材料の第4 の層を付着し;約400ナノメータの波長を有する紫外線光を使用して第4の層 における約0.5乃至約0.8マイクロメータの幅のストライブを露光して露光 領域を現像し、第4の層を通る約0,5乃至約0.8マイクロメータの幅を有す る開口を形成し、第3の層の上部表面を現し;第4の層中の開口を通して第1、 第2および第3の層中のパターンを約220ナノメータの波長を有する紫外線光 で露光して第4の層をマスクとして使用し、第1の層中のパターンの幅は第4の 層を通る開口の幅よりも狭く、第2の層中のパターンの幅よりも狭く;第3、第 2および第1の層から基体まで通る開口を形成するために第3の層、第2の層、 および第1の層中のパターンを連続的に現像し;第1の層中のパターンの幅の脚 部およびもっと広い幅のヘッドを有するTゲートを形成するために現像されたパ ターンを金属化するステップを含む。その後、ポリマー層中の残留材料およびT ゲートの部分でない堆積金属がリフトオフ方法によって除去される。説明された ばかりの処理が、多数の電界効果トランジスタを有する基体上に複数のTゲート を形成するために使用されることが最も好ましく、ゲートは同時に形成される。
本発明の処理、およびそれによって形成されるTゲートおよび電界効果トランジ スタは集積回路製造の技術において重要な進展をもたらすことが理解されるであ ろう。0.25マイクロメータ以下のゲート長を有するTゲートは紫外線光を使 用するフラッド照明技術によって形成され、1個または複数の基体チップ上の非 常に多数のTゲートが同時に形成されることができる。高価な集束電子ビーム装 置は必要ない。その代わりに安価で通常利用できる光学系が使用される。すなわ ち、本発明の技術は特に短いゲート長を必要とする非常に多数の電界効果トラン ジスタを有する集積回路の大量生産に適している。本発明のその他の特徴おより 利点は、本発明の原理を示す以デのさらに詳細な説明および添付2面から明らか になるであろう。
図面の簡単な説明 第1図はTゲートをイ、する電界効果トランジスタの側面図である。
第2図A乃至Jは、本発明の好ましい処理のフロー図であり、各段階で得られる 構造を示す。
第3図は第2図りの構造の側面図であり、深い紫外線光の回折されたビームの空 間的な強度を示す。
好ましい実施例の詳細な説明 第1図は、本発明の好ましい実施例と共に部分的に構成されるタイプのエンファ ンスメントモードのヒ化ガリウムMESFETIOを示す。MESFETIOは ヒ化ガリウム単結晶のベース14およびベース14上のヒ化ガリウムのドープ層 1Bを有する基体12を含む。ドープ層1Bはnドープまたはpドープされるこ とができる。
3個の電極は基体12の上面18に接触されている。ソース電電極はソース電極 20とドレイン電極22との間に位置されている。Tゲート電極24はゲート2 6である表面に沿って基体12と接触し、接触長はゲート長11として限定され る。11の横のディメンションを有するTの下方延在部分はTゲート電極24の 脚部28と呼ばれる。実際的にマツシュルームのヘッドに類似した形状のTの断 面部分はヘッド30と呼ばれる。
第2図は本発明の処理方法の好ましい実施例を示す。Tゲート電極24の調整の ための開始点は、第2囚人に示されるようにすでに設置されているソース電極2 0とドレイン電極22を典型的に取付けられている基体12である。
第1の層32は基体12の上面18上に付着され、第2の層34は第1の層32 上に付着され、第3の層36は第2の層34上に付着され、第4の層38は第3 の層36上に付着され、結果的に第2図Bに示された構造になる。層32.34 .36および38はスピンキャスティングによって供給されることが好ましく、 各層の材料はスピンキャスティング溶媒中に溶解され、・溶液は被覆されるべき 表面に供給され、表面にわたって均一に溶液を分布するために表面が回転される 。供給後、溶媒は溶液から気化されて層を形成する溶質材料を残す。各層は、レ ジスト層をキュアしてスピンキャスティング溶媒の全てのトレースを除去し、次 の層のスピンキャスティング溶媒と接触する各層の部分の中間拡散を防止するた めに典型的に高温で焼成される。
好ましい実施例において、第1の層32はスピンキャスティング溶媒クロロベン ゼン(この溶液はここでは“PMMA溶液゛と呼ばれる)中のポリ(メチルメタ クリレート)の4%の溶液から調堕される。十分な量のこのPMMA溶液が、キ ュア後に固体の第1の層32を約0.3マイクロメータの厚さで形成するために 基体12の表面上に与えられる。基体は表面にわたって均一に溶液を分布するた めに2500回転/分(rpm)の速度で回転される。その後、被覆された基体 12は30分間180℃の温度で焼成され、5分間で周辺温度に冷却される。
第2の層34は、前に説明されたように調整されたP MMA溶液中の10%の ポリメタクリル酸のコポリマー溶液から調整される。十分な量のこの溶液は、キ ャスティング溶媒の気化の後で約0.3乃至0.35 (好ましくは0.34) マイクロメータの厚さで固体の第2の層34を形成するために(すでに焼成され た層32を設けられた)基体12上に与えられる。基体は表面にわたって均一に 溶液を分布するために200Orpmの速度で回転される。それから、被覆基体 12は20分間125℃の温度で焼成され、5分間で周辺温度に冷却される。
第3の層36は、第1の層32に関連して前に説明されたように調整された同一 のPMMA溶液から調整される。十分な量のこの溶液は、気化の後に約0.2マ イクロメータの厚さで固体の第3の層3θを形成するために(すでに焼成された 層32および34を設けられた)基体12上に与えられる。基体は表面にわたつ て均一に溶液を分布するために800Or p mの速度で回転される。それか ら、被覆基体12は20分間180℃の温度で焼成され、5分間で周辺温度に冷 却される。
第4(しばしば“トップ″とも呼ばれる)の層38は、コグツク809フオトレ ジスト等の市販の利用可能なタイプのナフトキノンジアジド化合物のような中間 範囲の紫外線光に感応するポジフォトレジスト材料から調整される。十分な量の この溶液は、気化の後に約0.5マイクロメータの厚さで固体の第4の層38を 形成するために(すでに焼成された層32.34および36を設けられた)基体 12上に与えられる。基体は表面にわたって均一に溶液を分布するために300 (l r p mの速度で回転される。それから、被覆基体12は30分間90 ℃の温度で焼成され、5分間で周辺温度に冷却される。
基体12はこのように層32.34.38および38で被覆され、パターン露光 、現像および金属化のために準備される。
そこを通る開口42を有する分離した外部ガラスマスク40は、接触プリンタ( マスク整列装置)において第4の層38の上部に設けられ、波長400ナノメー タの紫外線光のフラッド照明が、第2図Cのように第4の層38の上面の方に下 に向けられる。開口42は約0.4乃至約0.8マイクロメータの横幅および必 要に応じた長さを有する長方形であることが好ましい。したがって、上方から見 ると第4の層38の露光領域44は長方形のストライブである。下に存在する第 1の層32、第2の層34および第3の層36は本質的にこの波長範囲の紫外線 光に対する感応性を持たず、それ故実質的にこの露光の影響を受けない。マスク 40は紫外線光に対して不透明なので、第4の層38は開口42の下の領域にお いて露光されるが、マスク40の不透明な部分の下では露光されない。露光は5 秒間20ミリワット/C−の量である。外部マスク40は除去され、第4の層3 8は4部の水中のコグツク809現像液の1部の混合液において1分間現像され る。コグツク809ポリマーはポジフォトレジストなので、開口42の下の第4 の層38の露光部分は開口42と同じ寸法およびディメンション、特にマスク4 0によって限定された幅に対応した幅14を有する開口4Bを第4の層38中に 形成するために溶媒現像液において溶解されることができ除去される。表面は脱 イオン水の中で2分間リンスされ、窒素中で乾燥される。
パターン48は、約220ナノメータの波長を有する深い紫外線光によって第1 の層32、第2の層34および第3の層36において露光される。(ここで使用 ゛されるように、中間範囲の紫外線光は約350から約450ナノメータまでの 波長を有し、深い紫外線光は約300ナノメータより短い波長を有する。)それ を通る開口46を有する第4の層38は、この露光中に第3の届3Bの上面に接 着された整合マスクとして作用する。整合マスクは、マスクの横および縦方向の 位置が層32.34および36に関して固定されているので正確に限定されたパ ターン48となる。好ましい露光は3分間の15ミリワット/C−の光度である 。露光処理は第2図りに示されており、パターン48の全体的な形状は第2図り および第3図において破線によって示されている。
露光パターン48の形状はTゲート電極24の最終的な形状から推定され得る。
第3の層36中のパターン48の幅は本質的に開口46の幅14に等しい。第2 の層34中のパターン48の幅は14より大きく、第1の層32中のパターン4 8の幅は14より小さい。この可能な説明に限定するつもりはないが、第2の層 34中のパターン48の広い幅および第1の層32中のパターン48の狭い幅は 、深い紫外線光が第4の層38によって形成された整合マスク中の開口4Bを通 る際のその回折のためであると考えられる。この開口46の幅は光の波長の約2 乃至3倍であり、第3図に示された形状の回折パターン50を生じる。回折パタ ーン50のサイドローブは第2の層34の領域において最も著しく、結果的にこ の領域において露光パターン48を効果的に広くする。これらのサイドローブは 第1の層32において大きく減少されるため、回折パターン50の狭い中央ピー ク領域における光エネルギだけが第1の層32を露光させる。中央ピークは14 よりもかなり狭いため、第1の層32中の露光領域も14より狭い。この領域が 完成されたTゲート電極24の脚部28となり、その幅がストライプ14の幅よ りも狭いゲート長11に対応する。この光の回折は最終的なTゲート電極24の 形状に対応し得ると考えられるが、しかしそうでなくても、実際にここに示され た結果が得られる。
パターン48が限定された後、第4の層38は通常メチルイソブチルケトン(M IBK)中での溶解によって除去される。
第2E図に示されたこの除去は付随的なものであり、省略されてもよい。
これらの各層において使用されるレジスト材料がポジフォトレジストなので、層 38.34および32は露光パターン48内の材料を除去するために現像される 。現像処理は連続的に実行されるため、第3の層36が現像され、第2の層34 が現像され、最後に第1の層32が現像される。3つの分離した層32.34お よび3B(75使用を伴う連続的な現像処理が説明される必要のある特性を有す る制御可能なパターン構成を生成することが観察されている。
第3の層36内に存在するパターン48の部分は1分間メチルイソブチルケトン 中に露光基体をフラッド浸漬することによって現像され、これは層3Bの露光部 分を溶解しく第2図F)、コグツク809フオトレジストを除去する。次に、第 2の層34内に存在するパターン48の部分は1分間2−エトキシエチル(ce i 1osolve)中に露光基体をフラッド浸漬することによって現像され、 これは層34の露光部分を溶解する(第2図G)。
第1の層32内に存在するパターン48の部分は1分間メチルイソブチルケトン 中に露光基体をフラッド浸漬することによって現像され、これは層32の露光部 分を溶解する(第2図H)。
現像された基体は80秒間イソプロパツール(1sopropanol)でリン スされ、2分間脱イオン水中で洗われ送風乾燥される。
現像処理は層32.34および36から基体12の上面18まで通る開口52を 生じる。第2[ff1Hはこの開口52の球根断面形状を示す。間口は第1の層 32では一般的に狭く、直線的な側面であり、第2の層34において開口52の 幅を拡大するように(第1の層32から第2の層34に上向きの断面図から考慮 した場合)角度的に外側に向いており、第3の層36中では開口52の寸法を減 少するように位置54において角度的に内側に向いている。
第3の層36における開口52の凹部特性は、金属化工程における金属分離を発 生するので重要であ4゜Tゲート電極24は、金属化と呼ばれる処理の際に基体 12上に金属層56を下向きに付着することによって形成される。金属は蒸着の ような任意の適切な処理によって付着される。Tゲート電極における使用に好ま しい金属はチタン、プラチナおよび金の3層である。金属層5Bは適切な厚さ、 好ましくは約0.75マイクロメータになるように付着される。その結果の構造 が蜘2図I&:示されている。第3の層36のトップに付着された金属は平坦で 細長い金属層56を形成する。開口52に侵入した金属はTゲート電極24を形 成するために照準線の上方からそれら可視表面上に付着する。金属は基体12の 表面18上に付着し、第1の層32内の開口52の部分においてTゲート電極2 4の脚部28を形成する。金属はまた第2の層34内の外側に傾斜する開口52 の壁の部分に付着する。しかしながら、第2図Iに示されているように、金属は 後方に傾斜してオーバーハングとなる第3の層36の部分によって妨害されるた め、位置54の付近において凹部に付着することができな・い。Tゲート電極2 4中の金属はそれによってトップ層5B上の金属から分離されているので、金属 層5Bは後に除去されることができる。
金属層56は、第1の層32、第2の層34および第3の層3Bの残りの部分と 共にリフトオフ処理によって除去され、その結果が第2図Jに示されている。リ フトオフ処理は、層32.34および3B中のポリマー材料を溶解する溶媒中に 基体12およびその上に設けられた構造を浸すことによって達成される。好まし い処理において、裏返しにした位置で10分間アセトンに基体を浸すことによっ て分離された金属層56と共に層32.34および3Bがリフトオフされる。
最終的なTゲート電界効果トランジスタ10が第2図Jに示されている。本発明 の記載された処理は、集積回路の同一平面内に全て設けられた非常に多数のこれ らの構造の同時付着に特に適していることが理解されるであろう。マスク40は 平面における電界効果トランジスタlOのそれぞれの上方の中央に適切な開口4 2を設けられることだけが必要なので、結果4に処理は必要な数のTゲート電極 24の同時付着となる。
以下の例示1よ本発明の観点を示し、どの点においても本発明を制限するもので はないと考えられるべきである。
例示1 0.25マイクロメータのゲート長l、および約200マイクロメータのゲート の最大幅を有するTゲートは説明された処理の好ましい実施例により調整される 。
本発明の処理は、電界効果トランジスタ用のTゲート形成技術における重要な進 展をもたらすものであることが理解されるであろう。本発明の特定の実施例が説 明のために詳細に記載されているが、本発明の技術的範囲から逸脱することなく 種々の修正が行われてもよい。したがって、本発明は請求の範囲の各請求項によ ってのみ制限される。
国際調査報告 l醗nvneIIm+^@−mllllll絢・PCT/ljs 8B1027 66国際調査報告 US8802766 SA 24150

Claims (1)

  1. 【特許請求の範囲】 (1)深い紫外線光に対して光感応性であり、第1の溶媒中で現像されるポジフ ォトレジストポリマー材料の第1の層の基体上に付着し、 深い紫外線光に対して光感応性であり、第2の溶媒中で現像されるポジフォトレ ジストポリマー材料の第2の層を第1の層上に付着し、 深い紫外線光に対して光感応性であり、第2の層を現像するために使用されたも のとは異なる溶媒中で現像されるポジフォトレジストポリマー材料の第3の層を 第2の層上に付着し、 中間範囲の紫外線光に対して光感応性であるフォトレジストポリマー材料の第4 の層を第3の層上に付着し、中間範囲の紫外線光を使用して第4の層中にストラ イプを露光して第4の層中のストライプを現像し、第4の層から第3の層の上面 まで通る開口を形成し、 第4の層をマスクとして使用して深い紫外線光により第4の層中の開口を通して 第1、第2および第3の層中のパターンを露光し、 第3、第2および第1の層から基体までの開口を形成するために第3の層、第2 の層および第1の層におけるパターンを連続的に現像し、それによってパターン 化された基体を生成し、 パターン化された基体上に下方向に金属を付着するステップを含む基体上でTゲ ート金属構造を形成するための処理方法。 (2)金属を付着する前記ステップの後に、ポリマー層の残留部分を除去するス テップを含む請求項1記載の処理方法。 (3)第1の層中のポリマー材料はポリ(メチルメタクリレート)である請求項 1記載の処理方法。 (4)第2の層中のポリマー材料はポリ(メチルメタクリレート)中のポリメタ クリル酸のコポリマーである請求項1記載の処理方法。 (5)第3の層中のポリマー材料はポリ(メチルメタクリレート)である請求項 1記載の処理方法。 (6)第4の層中のポリマー材料はポジフォトレジスト材料である請求項1記載 の処理方法。 (7)第4の層中のストライプの幅は約0.5マイクロメータ乃至約0.8マイ クロメータである請求項1記載の処理方法。 (8)深い紫外線光の波長は約220ナノメータであり、中間範囲の紫外線光の 波長は約400ナノメータである請求項1記載の処理方法。 (9)基体はTゲート電極のない状態の電界効果トランジスタである請求項1記 載の処理方法。 (10)複数のTゲート金属構造は基体上で同時に形成される請求項1記載の処 理方法。 (11)請求項1記載の処理方法によって形成されるTゲート構造。 (12)請求項9記載の処理方法によって形成される電界効果トランジスタ。 (13)請求項10記載の処理方法によって形成される複数のTゲート金属構造 。 (14)半導体装置において使用される、半導体基体と接触している脚部および 脚部上にありそれと一体の拡大されたヘッドを有するTゲート金属構造を製造す るための処理方法において、 約300ナノメータよりも短い波長を有し、第1の現像液中で現像可能な紫外線 光に光感応性であるポジレジストポリマー材料の第1の層を基体上に付着し、 約300ナノメータよりも短い波長を有し、第2の現像液中で現像可能な紫外線 光に光感応性であるポジレジストポリマー材料の第2の層を第1の層上に付着し 、約300ナノメータよりも短い波長を有し、第2の層を現像するために使用さ れたものとは異なる現像液中で現像可能な紫外線光に光感応性であるポジレジス トポリマー材料の第3の層を第2の層上に付着し、 約350ナノメータよりも長い波長を有する紫外線光に光感応性であるポリマー 材料の第4の層を第3の層上に付着し、約350ナノメータよりも長い波長を有 する紫外線光を使用して第4の層中にストライプを露光し、露光領域を現像し、 第4の層を通る約0.5マイクロメータよりも狭い幅を有する開口を形成し、第 3の層の上面を露出させ、第4の層をマスクとして使用して約300ナノメータ よりも短い波長を有する紫外線光により第4の層中の開口を通して第1、第2お よび第3の層中のパターンを露光し、第1の層中のパターンの幅は第4の層を通 る開口の幅よりも狭く、第2の層中のパターンの幅よりも狭くし、第3、第2お よび第1の層から基体までの開口を形成するために第3の層、第2の層および第 1の層におけるパターンを連続的に現像し、 第1の層中のパターンの幅を有する脚部およびもっと広い幅のヘッドを有するT ゲートを形成するために現像パターンを金属化するステップを含む処理方法。 (15)金属化の前記ステップの後に、ポリマー層の残留部分を除去するステッ プを含む請求項14記載の処理方法。 (16)第1の層中のポリマー材料はポリ(メチルメタクリレート)である請求 項14記載の処理方法。 (17)第2の層中のポリマー材料はポリ(メチルメタクリレート)中のポリメ タクリル酸のコポリマーである請求項14記載の処理方法。 (18)第3の層中のポリマー材料はポリ(メチルメタクリレート)である請求 項14記載の処理方法。 (19)第4の層中のポリマー材料はポジフオトレジスト材料である請求項14 記載の処理方法。 (20)第1の層の厚さは約0.3マイクロメータであり、第2の層の厚さは約 0.3マイクロメータであり、第3の層の厚さは約0.2マイクロメータであり 、第4の層の厚さは約0.5マイクロメータである請求項14記載の処理方法。 (21)請求項14記載の処理方法によって形成されるTゲート構造。 (22)半導体装置において使用される、半導体基体と接触している脚部および 脚部上にありそれと一体の拡大されたヘッドを有するTゲート金属構造を製造す るための処理方法において、 約0.3マイクロメータの厚さを有するポリ(メチルメタクリレート)の第1の 層を基体上に付着し、約0.3マイクロメータの厚さを有するポリメタクリル酸 とポリ(メチルメタクリレート)とのコポリマーの第2の層を第1の層上に付着 し、 約0.2マイクロメータの厚さを有するポリ(メチルメタクリレート)の第3の 層を第2の層上に付着し、約400ナノメータの波長を有する紫外線光に光感応 性であるポリマー材料の第4の層を第3の層上に付着し、約400ナノメータの 波長を有する紫外線光を使用して第4の層中の約0.5乃至約0.8マイクロメ ータの幅のストライプを雷光し、露光された領域を現像し、第4の層を通る約0 .4乃至約0.8マイクロメークの幅を有する開口を形成し、第3の層の上面を 露出させ、 第4の層をマスクとして使用して約220ナノメークの波長を有する紫外線光に より第4の層中の開口を通して第1、第2および第3の層中のパターンを露光し 、第1の居中のパターンの幅は第4の層を通る開口の幅よりも狭く、第2の層中 のパターンの幅よりも狭くし、 第3、第2および第1の層から基体までの開口を形成するために第3の層、第2 の層および第1の層におけるパターンを連続的に現像し、 第1の層中のパターンの幅を有する脚部およびもっと広い幅のヘッドを有するT ゲートを形成するために現像パターンを金属化するステップを含む処理方法。
JP50741988A 1987-09-14 1988-08-10 Tゲートおよびトランジスタの処理方法およびそれにより形成されたtゲートおよびトランジスタ Pending JPH02501250A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9596887A 1987-09-14 1987-09-14
US095,968 1987-09-14

Publications (1)

Publication Number Publication Date
JPH02501250A true JPH02501250A (ja) 1990-04-26

Family

ID=22254424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50741988A Pending JPH02501250A (ja) 1987-09-14 1988-08-10 Tゲートおよびトランジスタの処理方法およびそれにより形成されたtゲートおよびトランジスタ

Country Status (4)

Country Link
EP (1) EP0332680B1 (ja)
JP (1) JPH02501250A (ja)
DE (1) DE3886033T2 (ja)
WO (1) WO1989002652A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269936A (ja) * 1988-07-28 1990-03-08 Siemens Ag 半導体材料上の樹脂構造の形成方法
JPH0355852A (ja) * 1989-07-25 1991-03-11 Sony Corp 半導体装置の製造方法
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
RU2633724C1 (ru) * 2016-07-06 2017-10-17 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" (Госкорпорация "РОСКОСМОС") Способ изготовления СВЧ полевого мощного псевдоморфного транзистора

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575402A (en) * 1985-02-13 1986-03-11 Hewlett-Packard Company Method for fabricating conductors in integrated circuits

Also Published As

Publication number Publication date
WO1989002652A1 (en) 1989-03-23
EP0332680A1 (en) 1989-09-20
DE3886033D1 (de) 1994-01-13
EP0332680B1 (en) 1993-12-01
DE3886033T2 (de) 1994-04-21

Similar Documents

Publication Publication Date Title
US6737202B2 (en) Method of fabricating a tiered structure using a multi-layered resist stack and use
JP3455028B2 (ja) ポストの製造方法
US4906552A (en) Two layer dye photoresist process for sub-half micrometer resolution photolithography
US8661375B2 (en) Frequency division multiplexing (FDM) lithography
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
KR0166864B1 (ko) 티-게이트 제조방법
US5925578A (en) Method for forming fine patterns of a semiconductor device
KR20110025074A (ko) 듀얼 노광 트랙용 피치 분할 프로세스
CN109655971B (zh) 一种在平面光波导表面制备微纳结构的方法
JPS6216534B2 (ja)
JPH02501250A (ja) Tゲートおよびトランジスタの処理方法およびそれにより形成されたtゲートおよびトランジスタ
JPH1154460A (ja) 電導性構造を製造する方法
US4939071A (en) Method for forming low resistance, sub-micrometer semiconductor gate structures
US4435498A (en) Manufacture of wafer-scale integrated circuits
KR920001914B1 (ko) 반도체소자용 금속배선의 형성방법
EP0104235A1 (en) Electron beam-optical hybrid lithographic resist process
JP3439488B2 (ja) 半導体装置の製造方法
JPS5857908B2 (ja) 薄膜構造体の形成方法
US20140273475A1 (en) Methods for fabricating guide patterns and methods for fabricating integrated circuits using such guide patterns
JP2667250B2 (ja) 半導体装置の製造方法
TWI278914B (en) Exposure method of manufacturing separator
US8871075B2 (en) Method of forming metal pattern and method of manufacturing display substrate having the same
JPS60247948A (ja) 半導体装置の製造方法
CN117915756A (zh) 一种沉淀金属薄膜的方法及量子芯片
US7862735B2 (en) Method for forming contact hole on semiconductor device