JPH0248814A - 適応型差分ｐｃｍ方式における適応量子化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は適応型差分ＰＣＭ方式における適応量子化回路
、特に、デジタル信号伝送系、電話回線による有線伝送
システム、半導体メモリ等を使用した音声、音声などの
録再システムなどに好適な適応型差分ＰＣＭ方式におけ
る適応量子化回路に関する。

（従来技術） デジタル信号の伝送あるいは記録再生などに際して使用
される適応型差分ＰＣＭ方式としては、従来から各種形
式のものが数多く提案されて来ており、本出願人会社に
おいても例えば特公昭５９−５２５８５号公報や特公昭
６０−５３９７１号公報において、制限されたビット数
で伝送されるべき差分パルス符号変調（差分ＰＣＭ）信
号を、入力の差分信号の信号レベルに応じて得た予測値
に基づいてビットシフトを行うように適応処理したり、
あるいは制限されたビット数で伝送されるべき差分パル
ス符号変調（差分ＰＣＭ）信号のビットシフトの制御を
、原アナログ信号の大振幅の状態の検出結果や高周波数
の状態の検出結果も用いた予測値に基づいて行うように
適応処理したりして差分ＰＣＭ信号に特有な勾配過負荷
雑音と粒状雑音とが低減できるようにした差分ＰＣＭ信
号によるデジタル信号伝送方式を提案している。

（発明が解決しようとする問題点） ところが、前記した公知のデジタル信号伝送方式に採用
されている従来の適応型差分ＰＣＭ方式では、入力の差
分信号の状態に応じた適応量子化による順次のビットシ
フトが±１ビット程度で行われていたから１例えば原信
号の状態が急激な立上がりを示しているような場合に、
適応量子化処理が追随できないことが起こり、それによ
り勾配過負荷雑音（過負荷傾斜雑音）が発生して復号信
号の品質の劣化を招いていたので、それの改善が求めら
れた。

また、従来のデジタル信号伝送方式では伝送ビット数を
一定にしているから、伝送効率を高めるためにビット数
を削減してビット長を短くすると復号信号の品質が劣化
することが問題になるが、ビット数を削減して高い伝送
効率でデジタル信号を伝送、あるいは記録再生しても復
号信号に品質の劣化を生じさせないようにできる適応型
差分ＰＣＭ方式の出現が求められた。

（問題点を解決するための手段） 本発明は適応型差分ＰＣＭ方式における適応量子化回路
であって、適応量子化器の出力信号に基づいて次の標本
化信号を予測生成する信号予測回路と、基準信号発生回
路で発生された基準信号と前記した信号予測回路の出力
信号との信号レベルを比較する比較器と、前記した比較
器の出力信号によって伝送量子化幅を決定する量子化幅
制御回路とを含んで構成されている適応化制御回路を備
え、前記した適応化制御回路の出力により適応量子化器
と適応逆量子化器とを制御すると同時に、前記した信号
予測回路の信号値が現在伝送中の量子化幅の信号として
得られるように信号予測回路の制御が行われるように構
成した適応型差分ＰＣＭ方式における適応量子化回路、
及び適応型差分ＰＣＭ方式における適応量子化回路であ
って、適応量子化器の出力信号に基づいて次の標本化信
号を予測生成する信号予測回路と、基準信号発生回路で
発生された基準信号と前記した信号予測回路の出力信号
との信号レベルを比較する比較器と。

前記した比較器の出力信号によって伝送量子化幅を決定
するとともに伝送量子化ビット数を決定する量子化幅と
量子化ビット数との選択制御回路とを含んで構成されて
いる適応化制御回路を備え、前記した適応化制御回路の
出力により適応量子化器及び可変量子化塁ならびに適応
逆量子化器とを制御すると同時に、前記した信号予測回
路の複数の信号値が現在伝送中の量子化幅の信号として
得られるように信号予測回路の制御が行われるように構
成した適応型差分ＰＣＭ方式における適応量子化回路を
提供する。

（実施例） 以下、添付図面を参照して本発明の適応型差分ＰＣＭ方
式における適応量子化回路の具体的な内容を詳細に説明
する。第１図及び第３図は本発明の適応型差分ＰＣＭ方
式における適応量子化回路の各異なる実施例のブロック
図であり、また、第２図及び第４図は本発明の適応型差
分ＰＣＭ方式における適応量子化回路における適応化制
御回路の構成例を示すブロック図である。

第１図に示す本発明の適応型差分ＰＣＭ方式における適
応量子化回路の一実施例を示すブロック図において、１
は伝送、記録再生の対象にされている信号に対して所定
の標本化量子化を施して得たデジタル信号Ｘｎの入力端
子であり、前記の入力端子１に供給されたデジタル信号
Ｘｎは、減算器２に被減数信号Ｘｎとして供給されるが
、前記した減算器２には後述されているような構成部分
によって発生された予測信号Ｙ（ｎ−１）ハツトが減数
信号として供給されているから、減算器２からは前記し
た被減数信号Ｘｎと予測信号Ｙ（ｎ　−１）ハツトとの
差分信号ｄｎが出力されてリミッタ３を経て適応量子化
器４に供給される。

適応量子化＠４では、それに入力された差分信号ｄｎを
適応処理して所定のビット数（例えば４ビツト）に適応
量子化された信号ｄｎハツトとして出力するが、適応量
子化器４における適応処理は、適応化制御回路５の出力
端子５Ｃから供給される制御信号に基づいて行われる。

前記した適応量子化器４からの出力信号ｄｎハツトは、
符号化系の出力信号として伝送系または記録媒体を介し
て復号化系に供給されるとともに、適応逆量子化器７と
適応化制御回路５の入力端子５ａとに供給される。前記
した適応逆量子化器７に供給された信号ｄｎハツトに対
して行われる逆量子化処理は、適応化制御回路５の出力
端子５Ｃからインバータ６を介して供給される制御信号
に基づいて行われて、前記した減算器２からの出力信号
ｄｎと略々等しい信号ｄｎウェーブを発生し、それを加
算器８に供給する。

前記した加算器８では１標本化周期（１／ｆｓ）前の予
測信号Ｙ（ｎ−１）ハツトと前記の信号ｄｎウェーブと
を加算して１次の予測信号Ｙｎハツトを出力して、それ
をリミッタ９を介してレジスタ１０に供給する。前記の
レジスタ１０はそれに供給された信号を１標本化周期（
１／ｆｓ）だけ遅延させて出力する遅延器としての動作
を行う。

また、前記したリミッタ９に供給された予測信号Ｙｎハ
ツトがオーバフローを生じさせるような大きな場合には
、その情報が適応化制御回路５における入力端子５ｂを
介して量子化制御幅制御回路２１に供給されて、それに
より量子化制御幅制御回路２１では１次の標本化時刻と
対応して適応量子化器４で行われる量子化動作が量子化
幅１ステツプだけ変化された状態で行われるようにする
ための制御信号を発生して適応量子化器４に与える。

第２図は前記した第１図中に示されている適応化制御回
路５（第１図中の復号化系中に使用されている適応化制
御回路１２も同一構成）の具体的な構成例を示すブロッ
ク図であって、この第２図に示されている適応化制御回
路５（１２）における端子５ａ、５ｂ、５ｃ（１２ａ、
１２ｂ、１２ｃ）・などは、第１図中に示されている適
応化制御回路５（または適応化制御回路１２）に示され
ている端子５ａ、５ｂ、５ｃ（１２ａ、１２ｂ、１２ｃ
）と対応している。

適応量子化器４の出力信号ｄｎハツトが、適応化制御回
路５の入力端子５ａを介して信号予測回路１８に供給さ
れると、信号予測回路１８では予測信号Ｐｎを発生して
レベル比較器１９に供給する。前記した信号予測回路１
８は、次の標本化時刻における信号の予測−値が発生で
きるような構成であれば、どのような構成のものであっ
てもよいが１例えば特公昭６０−５３９７１号公報に記
載の第２図中に示されているような信号予測回路、すな
わち、絶対値回路からの出力信号を差分器に被減算信号
として供−給するとともに、１１１１１本化周期の遅延
器と加算器とに供給し、前記した１標本化周期の遅延器
からの出力信号を前記した差分器に対して減算信号とし
て与え、前記した差分器からの出力信号を利得調整塁を
介して前記した加算器に供給して、加算器の出力信号と
して次の標本化時刻における信号の予測値を発生させる
ように構成した信号予測回路が用いられてもよく、その
ような構成態様の信号予測回路が使用された場合に信号
予測回路から出力される予測信号Ｐｎは、信号予測回路
への入力信号ｄｎハツトを２倍にした信号から、前記の
入力信号の１標本化周期前に信号予測回路に入力された
信号、すなわち、信号ｄ（ｎ−１）ハツトを差引いた状
態の信号によって表わされるような信号となる。

前記した信号比較回路１８から比較器１９に供給された
予測信号Ｐｎは、基準信号発生回路２０で発生された基
準信号ｒｎ（ミニマムの基準信号は００００、マキシマ
ムの基準信号は０１１１　）と比較器１９で比較される
。

比較器１９では前記した基準信号発生回路２０から供給
されている基準信号ｒｎ（ミニマムの基準信号はｏｏｏ
ｏ、マキシマムの基準信号は０１１１）と、それに供給
された予測信号Ｐｎとの信号レベルの比較を行って、比
較された予測信号Ｐｎが現在伝送中の信号の量子化幅を
上まわる信号レベルの信号（マキシマムの基準信号０１
１１を上まわるレベルの信号）か、あるいは現在伝送中
の信号の量子化幅を下まわる信号レベルの信号（ミニマ
ムの基準信号００００を下まわるレベルの信号）か、も
しくは、比較された予測信号Ｐｎがマキシマムの基準信
号０１１１とミニマムの基準信号００００との間に入っ
ている信号か、の比較結果に応じた出力信号Ｃｎを量子
化幅＊＊回路２１に与える。

そして、前記した量子化幅制御回路２１では比較器１９
から比較結果として出力される信号Ｃｎと対応して、適
応量子化器４における適応量子化の態様を変更させる信
号を発生し、それを出力端子５ｃから適応量子化器４に
供給し、また、インバータ６を介して適応逆量子化器７
に供給するとともに信号予測回路１８に供給する。

前記した量子化幅制御回路２１から供給された制御信号
に応じて適応量子化器４では、例えば次のような適応量
子化動作を行う、すなわち、まず、（１）前記した比較
器１−９における比較の結果として、比較された予測信
号Ｐｎがマキシマムの基準信号０１１１とミニマムの基
準信号００００との間に入っている信号であるとされた
場合に対応して量子化幅制御回路２１で発生された制御
信号によっては。

適応量子化器４はそれまでの動作条件と同一の動作条件
での動作を続行する。

（２）前記した比較器１９で比較された予測信号Ｐｎが
、現在伝送中の信号の量子化幅を上まわる信号レベルの
信号（マキシマムの基準信号０１１１を上まわるレベル
の信号）であるとの比較の結果に対７応して量子化幅制
御回路２１では、次の標本化時刻と対応して適応量子化
器で行われる適応量子化器４における量子化動作が量子
化幅１ステツプだけ大きくなるように変化された状態で
行われるようにするための制御信号を発生して適応量子
化器４に与え、適応量子化器４では次の標本化時刻に行
われる量子化動作が１ステツプだけ量子化幅が大きくな
るように変化した状態で行われるようになされる。

（３）前記した比較器１９で比較された予測信号Ｐｎが
、現在伝送中の信号の量子化幅を下まわる信号レベルの
信号（ミニマムの基準信号００００を下まわるレベルの
信号）であるとの比較の結果に対応して量子化幅制御回
路２１では１次の標本化時刻と対応して適応量子化器で
行われる適応量子化器４に、おける量子化動作が量子化
Ｉｌｌステップだけ小さくなるように変化された状態で
行われるようにするための制御信号を発生して適応量子
化器４に与え、適応量子化ｓ４では次の標本化時刻に行
われる量子化動作が１ステツプだけ量子化幅が小さくな
るように変化した状態で行われるようになされる。

（４）前記した比較器１９で比較された予測信号Ｐｎの
比較の結果が前記の（２）で記述されたようなものであ
り、しかも、その状態が連続する予め定められた複数個
（後述の数例においては複数個が２個とされている）の
標本化周期にわたって生じたとき、すなわち、予め定め
られた複数の標本化周期において連続して信号の量子化
幅を上昇させるべき状態のものであったときには、量子
化＄１１ｊＪ御回路２１では、前記した予め定められた
複数の標本化周期に続いて適応量子化器４で行われる次
の標本化動作における量子化幅が通常の量子化幅の変化
の幅の２倍以上の予め定められた倍数で変化された状態
で行われるような制御信号を発生してそれを適応量子化
器４に供給し、適応量子化器４では次の標本化時刻に行
われる量子化動作を前記のように予め定められた倍数だ
け量子化幅が大きくなるように変化した状態で行われる
ようにする。

（５）前記した比較器１９で比較された予測信号Ｐｎの
比較の結果が前記の（３）で記述されたようなものであ
り、しかも、その状態が連続する予め定められた複数個
（後述の数例においては複数個が２個とされている）の
標本化周期にわたって生じたとき、すなねち、予め定め
られた複数の標本化周期において連続して信号の量子化
幅を下降させるべき状態のものであったときには、量子
化幅制御回路２１では、前記した予め定められた複数の
標本化周期に続いて適応量子化器４で行われる次の標本
化動作における量子化幅が通常の量子化幅の変化の幅の
２分の一倍以上の予め定められた倍数で変化された状態
で行われるような制御信号を発生してそれを適応量子化
器４に供給し、適応量子化器４では次の標本化時刻に行
われる量子化動作を前記のように予め定められた倍数だ
け量子化幅が小さくなるように変化した状態で行われる
ようにする。

前記した（１）〜（５）の各場合に対応して前記した量
子化幅制御回路２１で発生された適応量子化器４におけ
る適応量子化の履様を変更させる制御信は、それを出力
端子５ｃから適応量子化器４に供給される他にし、イン
バータ６を介して適応逆量子化４ａ！７に供給するとと
もに信号予測回路１８に供給されるのである。

前記のように、本発明の適応型差分ＰＣＭ方式における
適応量子化回路の第１図示の実施例の場合には、比較器
１９における比較結果として出力される信号Ｃｎが、予
め定められた複数の標本化周期において連続して信号′
の量子化幅を下降させるべき状態のものであったときに
は、前記した予め定められた複数の標本化周期に続いて
行われる次の標本化動作のときの量子化幅を通常の量子
化幅の変化の幅の２倍以上または１／２以下にさせるよ
うな制御信号を適応化制御回路の出力端子５Ｃから適応
量子化器４に供給し、またインバータ６を介して適応逆
量子化器７に供給すると同時に前記した信号予測回路１
８に供給するようにして量子化幅制御に加速機能を付加
しているのである。

第５図は前記した量子化幅制御回路２１に対して比較器
１９から供給される信号Ｃｎが、２＠本化周期連続して
信号の量子化幅を上昇させるべき状態のものであったと
き、または比較＠１９における比較結果として出力され
る信号Ｃｎが、２標本化周期連続して信号の量子化幅を
下降させるべき状態のものであったときに、前記した予
め定められた複数の標本化周期に続いて行われる次々の
標本化動作のときの量子化幅を通常の量子化幅の変化の
幅の２倍または１／２にさせるような制御信号を適応化
制御回路の出力端子５Ｇから適応量子化器４に供給し、
またインバータ６を介して適応逆量子化器７に供給する
と同時に前記した信号′予測回路１８に供給するように
して実施された場合の量子化幅の変更の状態を、従来の
量子化幅の変更の状態と比較して示した図であるが、こ
の第５図において実線図示の曲線は差分信号であり、ま
た、実線図示の階段波形は本発明の適応型差分ＰＣＭ方
式における適応量子化回路が前記したような動作条件で
動作したときの動作状態を示すもので、さらに点線図示
の階段波形は従来例の適応型差分ＰＣＭ方式における適
応量子化回路の動作状態を比較のために示したものであ
る。なお、第５図において、上向きの単線の矢印は従来
の回路における量子化幅変更の時点を示し、また、第５
図において上向きの太い矢印は本発明の適応型差分ＰＣ
Ｍ方式における適応量子化回路における量子化幅変更の
時点を示している。

次の第１表は本発明の適応型差分ＰＣＭ方式における適
応量子化回路が前記したような動作条件、すなわち、量
子化幅制御回路２１に対して比較器１９から供給される
信号Ｃｎが、２標本化周期連続して信号の量子化幅を上
昇させるべき状態のものであったとき、または比較器１
９における比較結果として出力される信号Ｃｎが、２標
本化周期連続して信号の量子化幅を下降させるべき状態
のものであったときに、前記した予め定められた複数の
標本化周期に続いて行われる次々の標本化動作のときの
量子化幅を通常の量子化幅の変化の幅の２倍または１／
２にさせるような制御信号を適応化制御回路の出力端子
５Ｇから適応量子化器４に供給し、またインバータ６を
介して適応逆量子化器７に供給すると同時に前記した信
号子ｗ！１回路１８に供給するようにして実施された場
合の動作状態を例示した表である。

（第１表） 第１図に示す本発明の適応型差分ＰＣＭ方式における適
応量子化回路は、第５図（図中の実線で示す階段波形）
及び第１表に示されているような動作を行うから、第５
図中に点線で示す階段波形によって示されている従来例
のものの動作との比較からも明らかなように、適応的に
量子化幅を制御するのに適応量子化回路に加速機能を付
加しているので、信号の急激な立上がりや立下がりに対
する適応量子化幅の変化の追随性を改善でき、復号信号
の品質の改善が行われろるのである。

次に第１図中の復号化系に供給された信号ｄｎハツトは
、適応逆量子化器１１と適応化制御回路１２とに供給さ
れる。それで、前記の適応逆量子化器１１では適応化制
御回路１２から供給される７制御信号によって所定の適
応逆量子化動作を行い。

既述した符号化系における減算器２からの出力信号ｄｎ
と略々等しい信号ｄｎウェーブを出力して、それを加算
器１・３に供給する。

加算器１３からの出力信号はリミッタ１５に供給され、
リミッタ１５の出力信号は低域通過濾波器（ＬＰＦ）１
６と、１ＩＩＩ本化周期の遅延回路として動作するレジ
スタ１４とに供給されており、前記したレジスタ１４の
出方信号は前記した加算器１３に供給されている。前記
したリミッタ１５に供給された信号がオーバフローを生
じさせるような大きな場合には、その情報が適応化制御
回路１２における入力端子１２ｂを介して量子化制御幅
制御回路２１に供給され、それにより量子化制御幅制御
回路２１では、次の標本化時刻と対応して適応逆量子化
器１２で行われる逆量子化動作が量子化幅１ステツプだ
け変化された状態で行われるようにするための制御信号
を発生して適応逆量子化器１２に与える。

前記した加算器１３からの出方信号はリミッタ１５と低
域通過濾波器（ＬＰＦ）１６とを介して出力端子１７に
復号信号として送出されるが、前記の復号化系の出力端
子１７に送出されるデジタル信号Ｘｎウェーブは、符号
化系の入力端子１に供給されたデジタル信号Ｘｎと略々
等しいものになっている。

次に、第３図に示す本発明の適応型差分ＰＣＭ方式にお
ける適応量子化回路の実施例について説明する。この第
３図示の本発明の適応型差分ＰＣＭ方式における適応量
子化回路の実施例を示すブロック図において、既述した
第１図に示されている本発明の適応型差分ＰＣＭ方式に
おける適応量子化回路の構成部分と同等な構成部分には
第１図中で使用した図面符号と同一の図面符号を使用し
ている。

第３図において１は伝送、記録再生の対象にされている
信号に対して所定の標本化量子化を施して得たデジタル
信号Ｘｎの入力端子であり、前記の入力端子１に供給さ
れたデジタル信号Ｘｎは、減算器２に被減数信号Ｘｎと
して供給される。

前記した減算器２には後述されているような構成部分に
よって発生された予測信号Ｙ（ｎ−１）ハツトが減数信
号として供給されているから、減算器２からは前記した
被減数信号Ｘｎと予測信号Ｙ（ｎ−１）ハツトとの差分
信号ｄｎが出力されてリミッタ３を経て適応量子化器４
に供給される。

前記の適応量子化器４ではそれに入力された差分信号ｄ
ｎを、適応化制御回路２２の出力端子２２Ｇから供給さ
れる制御信号ＣＱに基づき、第１図を参照して既述した
本発明の適応型差分ＰＣＭ方式における適応量子化回路
中の適応量子化器４と同様な適応処理を行って、所定の
ビット数に適応量子化された出力信号を可変量子化器２
４に供給し、可変量子化器２４では適応化制御回路２２
の出力端子２２ｄから供給される制御信号ＣＬに基づい
て適応ビット割当処理を行って適応量子化された出力信
号ｄｎハツトを出力する。この第３図中における適応量
子化器４と可変量子化器２４とは、それらの双方によっ
て第３図示の適応量子化回路における所定の適応量子化
動作を行うものとなされている。

前記した可変量子化器２４からの出力信号ｄｎハツトは
、符号化系の出力信号として伝送系または記録媒体を介
して復号化系に供給されるとともに、適応逆量子化器７
と適応化制御回路２２の入力端子２２ａとに供給される
。前記した適応逆量子化ｌＩ７に供給された信号ｄｎハ
ツトに対して適応逆量子化器７で行われる逆量子化処理
は、適応化制御回路２２の出力端子２２ｃからインバー
タ６を介して供給される制御信号に基づいて、前記した
適応量子化器４において行われた量子化処理とは逆の処
理であり、前記した適応逆量子化器７からの出力信号は
可変逆量子化器２６に供給される。

前記した可変逆量子化器２６で行われる逆量子化処理は
、適応化制御回路２２の出力端子２２ｄからインバータ
２８を介して供給される制御信号に基づいて、前記した
可変量子化器２４において行われた量子化処理とは逆の
処理であり、可変逆量子化器２６からは前記した減算Ｉ
！２からの出力信号ｄｎと略々等しい信号ｄｎウェーブ
を発生し。

それを加算ＩＩ８に供給する。

前記した加算器８では１標本化周期（１／ｆｓ）前の予
測信号Ｙ（ｎ−１）ハツトと前記の信号ｄｎウェーブと
を加算して、次の予測信号Ｙｎハツトを出力して、それ
をリミッタ９を介してレジスタ１０に供給する。前記の
レジスタ１０はそれに供給された信号を１標本化周期（
１／ｆｓ）だけ遅延させて出力する遅延器としての動作
を行う。

また、前記したリミッタ９に供給された予測信号Ｙｎハ
ツトがオーバフローを生じさせるような大きな場合には
、その情報を適応化制御回路２２における入力端子２２
ｂを介して量子化幅と量子化ビット数との選択制御回路
２７に供給し、それにより量子化幅と量子化ビット数と
の選択制御回路２７では１次の標本化時刻と対応して適
応量子化器４で行われる量子化動作が量子化幅１ステツ
プだけ変化された状態で行われるようにするための制御
信号ＣＱを発生してそれを適応量子化器４に与え、また
、量子化幅と量子化ビット数との選択制御回路２７では
前記した適応量子化器４から可変量子化＠２４に供給さ
れた信号のビット長を所定の態様で制限できるような制
御信号ＣＬを発生してそれを可変量子化器２４に供給す
る。

前記した可変量子化器２４で行われる信号のビット長の
変更制御の態様の一例を第２表を参照して説明すると次
のとおりである。説明すると次のとおりである。

ｎ−３泗頃ｏ　１０１１０１１Ｏ ｎ−２徊［沖１０１０１１１１１ ｎ−１０Ｆ　７ｏ　ｔｏｎ　ｔｏｔ。

ｎ　　１１０１０１１１０１０ ｎ＋８　　［０１１０１１ ｎ＋９　　ＭＯＩＩ　１１１１ ｎ＋１０　　　　　Ｄ）＄ｏ　　ｏｕｔｎｕｌｌ　　キ
鼎颯因ｏ　１０１０ ｎ＋１２　−陣票基口１０１１ ｎ＋１３　　　　　　　００　　　０　　　　０　　　
０１０１００１　　＞　　０１１１ ０１０１　　　＜　　　０１１１ ０１１１　　　＜　　　０ｕｔ ０１１１　　　　＜　　　０１１１ ７ｍａ　ｘ ＝００００ ＝　　ｏｏｏ。

ば信号ｄｎの伝送している量子化幅がＭＳＢから６ビツ
ト目までをＡ帯域として、とのＡ帯域についてはＭＳＭ
の１ビツトを含めて４ビツトを伝送し１次にＭＳＢから
７ビツト目から１２ビツト目までをＢ帯域として、この
Ｂ帯域についてはＭＳＭの１ビツトを含めて３ビツトを
伝送し、次いでＭＳＢから１３ビツト目以降をＣ帯域と
して、このＣ帯域についてはＭＳＭの１ビツトを含めて
２ビツトを伝送するというような適応ビット割当てを前
記した可変量子化器２４で行うのである。

可変量子化器２４において行われる適応ビット割当ての
実施の態様は、前記したようなものに限られるものでは
なく、前記した各帯域の定め方、各帯域に割当てるビッ
ト数の定め方などは、例えば、どの各帯域に重要な情報
量が多いかなどの点を勘案して定められるべきものであ
る。

第４図は前記した第３図中に示されている適応化制御回
路２２（第３図中の復号化系中に使用されている適応化
制御回路２３も同一構成）の具体的な構成例を示すブロ
ック図であって、この第２図に示されている適応化制御
回路２２（２３）における端子２２ａ、２２ｂ、２２ｃ
、２２ｄ（２３ａ、２３ｂ、２３ｃ、２３ｄ）などは、
第１図中に示されている適応化制御回路２２（または適
応化制御回路２３）に示されている端子２２ａ、２２ｂ
、２２ｃ、２２ｄ（２３ａ、２３ｂ、２３ｃ、２３ｄ）
と対応している。

適応量子化器４の出力信号に対して可変量子化器２４で
適応ビット割当てを行って得られた出力信号ｄｎハツト
が、適応化制御回路２２の入力端子２２ａを介して信号
予測回路１８に供給されると、信号予測回路１８では予
測信号Ｐｎを発生してレベル比較＠１９に供給する。前
記した信号予測回路１８は、次の標本化時刻における信
号の予測値が発生できるような構成であれば、どのよう
な構成のものであってもよく、例えば本発明の第１図示
の適応量子化回路に関して既述した構成、すなわち、絶
対値回路からの出力信号を差分器に被減算信号として供
給するとともに、１標本化周期の遅延器と加算器とに供
給し、前記した１標本化周期の遅延器からの出力信号を
前記した差分器に対して減算信号として与え、前記した
差分器からの出力信号を利得調整器を介して前記した加
算器に供給して、加算器の出力信号として次の標本化時
刻における信号の予測値を発生させるように構成した信
号予測回路が用いられてもよく、そのような構成態様の
信号予測回路が使用された場合に信号予測回路から出力
される予測信号Ｐｎは、信号予測回路への入力信号ｄｎ
ハツトを２倍にした信号から、前記の入力信号の１標本
化周期前に信号予測回路に入力された信号、すなわち、
信号ｄ（ｎ−１）ハツトを差引いた状態の信号によって
表わされるような信号となる。

前記した信号比較回路１８から比較器１９に供給された
予測信号Ｐｎは、基準信号発生回路２０で発生された基
準信号ｒｎ（ミニマムの基準信号は００００、マキシマ
ムの基準信号は０１１１　）と比較器１９で比較される
。

比較器１９では前記した基準信号発生回路２０から供給
されている基準信号ｒｎ（ミニマムの基準信号は０００
０、マキシマムの基準信号は０１１１）と、それに供給
された予測信号Ｐｎとの信号レベルの比較を行って、比
較された予測信号Ｐｎが現在伝送中の信号の量子化幅を
上まわる信号レベルの信号（マキシマムの基準信号０１
１１を上まわるレベルの信号）か、あるいは現在伝送中
の信号の量子化幅を下まわる信号レベルの信号（ミニマ
ムの基準信号ｏｏｏｏを下まわるレベルの信号）か、も
しくは、比較された予測信号Ｐｎがマキシマムの基準信
号０１１１とミニマムの基準信号００００との間に入っ
ている信号か、の比較結果に応じた出力信号Ｃｎを量子
化幅制御回路２１に与える。

そして、前記した量子化幅制御回路２１では比較１１１
９から比較結果として出力される信号Ｃｎと対応して、
適応量子化器４における適応量子化の態様を変更させる
信号ＣＱを発生し、それを出力端子２２ｃから適応量子
化器４に供給し、また、インバータ６を介して適応逆量
子化器７に供給するとともに信号予測回路１８に供給す
るとともに、前記した量子化幅制御回路２１では比較器
１９から比較結果として出力される信号Ｃｎと対応して
、可変量子化器２４における適応量子化の態様を変更さ
せる信号Ｃ１を発生し、それを出力端子２２ｄから可変
量子化器２４に供給し、また、インバータ２８を介して
可変逆量子化器２６に供給するとともに信号予測回路１
８に供給する そして、前記した量子化幅制御回路２１から供給された
制御信号ＣＱに応じて適応量子化器４では、第１図を参
照して既述したような適応量子化動作を行う、また、前
記した量子化幅制御回路２１から供給された制御信号Ｃ
Ｌに応じて可変量子化器２６では、前記した比較１１１
９における基準、信号と比較された予測信号Ｐｎとの比
較結果に従って、例えば第２表に示されているように適
応ビット割当て動作を行う。

前記のように１本発明の適応型差分ＰＣＭ方式における
適応量子化回路の第３図示の実施例の場合には、比較器
１９における比較結果として出力される信号Ｃｎが、予
め定められた複数の標本化周期において連続して信号の
量子化幅を下降させるべき状態のものであったときには
、前記した予め定められた複数の標本化周期に続いて行
われる次の標本化動作のときの量子化幅を通常の量子化
幅の変化の幅の２倍以上または１７２以下にさせるよう
な制御信号を適応化制御回路の出力端子２２ｃから適応
量子化器４に供給し、またインバータ６を介して適応逆
量子化器７に供給すると同時に前記した信号予測回路１
８に供給するようにして量子化幅制御に加速機能を付加
しているので、信号の急激な立上がりや立下がりに対す
る適応量子化幅の変化の追随性を改善でき、復号信号の
品質の改善が行われうるとともに、第２表を参照して説
明したところから明らかなように、適応ビット割当てを
行っていることにより少ないビット数でも信号の品質を
劣化させないでデジタル信号の伝送、記録再生などが行
われ得るのである。

前記した第３図中の復号化系に供給された信号ｄｎｎフ
ット、可変逆量子化器２５と適応化制御回路２３とに供
給される。それで、前記の可変逆量子化器２５では適応
化制御回路２３から供給される制御信号によって所定の
可変逆量子化動作を行って、その出力信号を適応逆量子
化器１１に供給する。前記の適応逆量子化１Ｉｌｌでは
適応化制御回路２３から供給される制御信号によって所
定の適応逆量子化動作を行って、その出力信号として、
既述した符号化系における減算器２からの出力信号ｄｎ
と略々等しい信号ｄｎウェーブを出力して、それを加算
器１３に供給する。

加算器１３からの出力信号はリミッタ１５に供給され、
リミッタ１５の出力信号は低域通過濾波器（ＬＰＦ）１
６と、ｉ１１本化周期の遅延回路として動作するレジス
タ１４とに供給されており、前記したレジスタ１４の出
力信号は前記した加算器１３に供給されている。前記し
たリミッタ１５に供給された信号がオーバフローを生じ
させるような大きな場合には、その情報が適応化制御回
路２３における入力端子２３ｂを介して量子化幅と量子
化ビット数との選択制御回路２７に供給され、それによ
り量子化幅と量子化ビット数との選択制御回路２７では
１次の標本化時刻と対応して適応逆量子化器２３で行わ
れる逆量子化動作が量子化幅１ステツプだけ変化された
状態で行われるようにするための制御信号を発生して適
応逆量子化器２３に与える。

前記した加算器１３からの出力信号はリミッタ１５と低
域通過濾波１Ｂ（Ｌ　Ｐ　Ｆ）　１６’とを介して出力
端子１７に復号信号として送出されるが、前記の復号化
系の出力端子１７に送出されるデジタル信号Ｘｎウェー
ブは、符号化系の入力端子１に供給されたデジタル信号
Ｘｎと略々等しいものになっている。

（発明の効果） 以上、詳細に説明したところから明らかなように、本発
明の適応型差分ＰＣＭ方式における適応量子化回路は、
適応型差分ＰＣＭ方式における適応量子化回路であって
、適応量子化器の出力信号に基づいて次の標本化信号を
予測生成する信号予測回路と、基準信号発生回路で発生
された基準信号と前記した信号予測回路の出力信号との
信号レベルを比較する比較器と、前記した比較器の出力
信号によって伝送量子化幅を決定する量子化幅制御回路
とを含んで構成されている適応化制御回路を備え、前記
した適応化制御回路の出力により適応量子化器と適応逆
量子化器とを制御すると同時に、前記した信号予測回路
の信号値が現在伝送中の量子化幅の信号として得られる
ように信号予測回路の制御が行われるように構成した適
応型差分ＰＣＭ方式における適応量子化回路、及び適応
型差分ＰＣＭ方式における適応量子化回路であって。

適応量子化器の出力信号に基づいて次の標本化信号を予
測生成する信号予測回路と、基準信号発生回路で発生さ
れた基準信号と前記した信号予測回路の出力信号との信
号レベルを比較する比較器と。

前記した比較器の出力信号によって伝送量子化幅を決定
するとともに伝送量子化ビット数を決定する量子化幅と
量子化ビット数との選択制御回路とを含んで構成されて
いる適応化制御回路を備え。

前記した適応化制御回路の出力により適応量子化器及び
可変量子化器ならびに適応逆量子化器とを制御すると同
時に、前記した信号予測回路の複数の信号値が現在伝送
中の量子化幅の信号として得られるように信号予測回路
の制御が行われるように構成した適応型差分ＰＣＭ方式
における適応量子化回路であるから、この本発明の適応
型差分ＰＣＭ方式における適応量子化回路では、原信号
の状態が急激な立上がりを示しているような場合でも適
応量子化処理の追随が良好に行われ、それにより勾配過
負荷雑音（過負荷傾斜雑音）の発生もなく信号の品質を
良好にでき、また、ビット数を削減して高い伝送効率で
デジタル信号を伝送、あるいは記録再生しても復号信号
に品質の劣化を生じさせないように適応ビット割当てを
採用したので少ないビット数でも信号の品質を劣化させ
ないでデジタル信号の伝送、記録再生などが行われ得る
のであり、本発明によれば既述した従来の問題点は良好
に解決できる。

【図面の簡単な説明】

第１図及び第３図は本発明の適応型差分ＰＣＭ方式にお
ける適応量子化回路の実施例を示すブロック図、第２図
及び第４図は適応化制御回路のブロック図、第５図は説
明用の曲線図である。 １・・・伝送、記録再生の対象にされている信号に対し
て所定の標本化量子化を施して得たデジタル信号Ｘｎの
入力端子、２・・・減算器、３，９．１５・・・リミッ
タ、４・・・適応量子化器、５，１２，２２゜２３・・
・適応化制御回路、６，２８・・・シンバータ、７．１
１・・・適応逆量子化器、８．１３・・・加算器、１０
．１４・・・レジスタ、１６・・・低域通過濾波器、１
７・・・出力端子、１８・・・信号予測回路、１９・・
・レベル比較器、２０・・・基準信号発生器、２１・・
・量子化制御幅制御回路、２４・・・可変量子化器、２
５゜２６・・・可変逆量子化器、２７・・・量子化幅と
量子化ビット数との選択制御回路、 特許出願人　　日本ビクター株式会社 プ

Claims (1)

1. 【特許請求の範囲】 １、適応型差分ＰＣＭ方式における適応量子化回路であ
   って、適応量子化器の出力信号に基づいて次の標本化信
   号を予測生成する信号予測回路と、基準信号発生回路で
   発生された基準信号と前記した信号予測回路の出力信号
   との信号レベルを比較する比較器と、前記した比較器の
   出力信号によって伝送量子化幅を決定する量子化幅制御
   回路とを含んで構成されている適応化制御回路を備え、
   前記した適応化制御回路の出力により適応量子化器と適
   応逆量子化器とを制御すると同時に、前記した信号予測
   回路の信号値が現在伝送中の量子化幅の信号として得ら
   れるように信号予測回路の制御が行われるように構成し
   た適応型差分ＰＣＭ方式における適応量子化回路 ２、適応型差分ＰＣＭ方式における適応量子化回路であ
   って、適応量子化器の出力信号に基づいて次の標本化信
   号を予測生成する信号予測回路と、基準信号発生回路で
   発生された基準信号と前記した信号予測回路の出力信号
   との信号レベルを比較する比較器と、前記した比較器の
   出力信号によって伝送量子化幅を決定するとともに伝送
   量子化ビット数を決定する量子化幅と量子化ビット数と
   の選択制御回路とを含んで構成されている適応化制御回
   路を備え、前記した適応化制御回路の出力により適応量
   子化器及び可変量子化器ならびに適応逆量子化器とを制
   御すると同時に、前記した信号予測回路の複数の信号値
   が現在伝送中の量子化幅の信号として得られるように信
   号予測回路の制御が行われるように構成した適応型差分
   ＰＣＭ方式における適応量子化回路 ３、量子化幅が連続して上昇または下降した場合に、適
   応化制御回路により次の量子化幅を通常の量子化幅の変
   化の幅の２倍以上または１／２以下に制御するようにし
   た請求項１または請求項２に記載の適応型差分ＰＣＭ方
   式における適応量子化回路