JPH0248740A - Ｌｓｉのテスト法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＬＳＩのテスト法に関し、特にデータ・プロ
セッサやマイコン等のアドレスバスとデータバスを有す
るＬＳＩにおいて、これらのＬＳＩの機能をコンピュー
タによるシミュレーションによってテストするＬＳＩの
テスト法に関する。

〔従来の技術〕

従来この種のＬＳＩのテスト法としては、第２図に示す
ように実使用時と同じ回路構成にして、ＲＯＭにテスト
プログラムを記憶させて回路を動かしてデータバスや各
端子を全てモニターするか、又は第３図のように、ＲＯ
Ｍ／ＲＡＭは使わずテストパターンとしてデータを入力
して、出力をテストするという方法があった。

〔発明が解決しようとする課題〕

上述した従来のテスト法では、第２図に示すようにテス
ト結果としてのデータをデータ・バス上でチエツクする
ために、あらかじめどのようなタイミングでデータが出
力されるかを知っておく必要が有った。また出力された
データが正しいかどうかは、人間が調べて判断しなけれ
ばならない為時間がかかり、見落しが発生する可能性も
大きいという欠点がある。さらに第３図に示すように入
力データをＬＳＩの動作タイミングに合わせて変化させ
なければならないためテスト・パターンファイルの作成
に非常に時間がかかるという欠点がある。

上述した従来のテスト法に対し、本発明のテスト法は、
複雑なテスト・パターンファイルの作成を必要とせずま
たテスト結果のデータそのものを人間が期待値と比較す
る必要がなく、完全に自動的にテストが行なえるという
相違点を有する。

〔課題を解決するための手段〕

本発明のテスト法では、ＲＯＭの出力と、データバスｄ
の全ｂｉｔが一致しているかどうかを調べる比較器と、
ＲＯＭの出力をデータバスから切り離すための３ステー
トゲートとこのゲートをコントロールする論理ゲートと
、所定のタイミングで一致が検出されるかどうかをチエ
ツクするための論理ゲートとこのゲートの力がつながる
チエツク端子を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す、第１図において、Ｌ
ＳＩＩはＲＯＭ６に記憶されたプログラムに従って動作
する。ＲＡＭ８はデータの一時記憶に使われる。ＲＯＭ
６とＲＡＭ８は、アドレス・デコーダ２から出力される
チップセレクト信号す、ｃによって選択される０本実施
例によるテストのために、ＲＯＭ６にはテストの結果と
してデータバスｄに出力されるのと同じデータ（期待値
）が記憶されており、また同じ＜ＲＯＭ６に記憶されて
いるテストプログラムには、テストの結果をＲＯＭ６上
の期待値が記憶されている番地へ出力する命令が書かれ
ている。従って、ＬＳＩＩからテストの結果がデータバ
スｄに出力されると、書込みを明示するＷＲ信号ａとＲ
ＯＭチップセレクトｂがアクティブ（Ｌ　ｏ　ｗ　）に
なるため、ＯＲゲート３の出力であるウィンド（ｗｉｎ
ｄ。

ｗ）信号ｆがアクティブ（Ｌ　ｏ　ｗ　）になる。また
ＲＯＭ６はＲＯＭチップセレクトｂがアクティブになっ
ているため、アドレスバスｅで指定される番地のデータ
を出力している。このデータはテストの期待値である。

ＲＯＭ６の出力はウィンド信号ｆがＬｏｗなので３ステ
ートゲート７によってデータ・バスｄから切り離されて
いるので比較器４の出力ｇはテストの結果と、ＲＯＭ６
の出力が等しい時だけアクティブ（Ｈｉ）になる。従っ
てＮＯＲゲート５の出力は、ＬＳＩＩがテスト結果をＲ
ＯＭ６へ出力した時にこの結果とＲ，０Ｍ６の出力が一
致しなかった時だけ、Ｈｉになり、それ以外では常にＬ
ｏｗである。すなわちテスト結果の不一致は必ずチエツ
ク端子９の出力に反映されるので、この端子の期待値を
常にＬｏｗと設定しておくだけで、データの不一致を発
見できる。

〔発明の効果〕

以上説明したように本発明によれば、複雑なテスト・パ
ターンを作成する必要がなく、またデータ・バスに出力
されるテスト結果を人間が目でチエツクしたりする必要
もない。また、テスト結果の期待値は、あらかじめアセ
ンブラ等のソフトで記述して、ＲＯＭのデータに変換で
きるのでコーディングミス等が発生しにくく、テストパ
ターンの作成時間も大幅に短縮できるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は従来技術
による例を示す図、第３図は従来技術による例を示す図
、第４図は本発明の一実施例のタイミングチャートの一
部を示す図である。 １・・・ＬＳＩ、２・・・アドレスデコーダ、３・・・
ＯＲゲート、４・・・比較器、５・・・ＮＯＲゲート、
６・・・ＲＯＭ、７・・・３ステートゲート、８・・・
Ｒ，ＡＭ、９・・・チエツク端子、１０・・・テスト・
パターンファイルの一例、ａ・・・ＷＲ，ｂ・・・ＲＯ
Ｍチップセレクト、Ｃ・・・ＲＡＭチップセレクト、ｄ
・・・データ・バス、ｅ・・・アドレス・バス、ｆ・・
・ウィンド信号、ｇ・・・比較器出力。 第 図 牛 図

Claims (1)

【特許請求の範囲】
1. 　外部とのインタフェースのためにアドレスバスとデー
   タバスを有し、プログラムやデータを格納するためのＲ
   ＯＭ／ＲＡＭを有するＬＳＩのテストにおいて、ＲＯＭ
   の出力とデータバスの内容を比較する比較器と、ＬＳＩ
   がＲＯＭに対して書き込み動作を行なった時だけ、比較
   器の出力を有効にする論理ゲートとを含み、１本の端子
   だけでｎビットのデータの真偽がテストできるようにし
   たことを特徴とするＬＳＩのテスト法。