JPH0245210B2

JPH0245210B2 - Puroguramutsukikogatadenshikeisanki

Info

Publication number: JPH0245210B2
Application number: JP7096181A
Authority: JP
Inventors: Shigeo Kurakake
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-05-12
Filing date: 1981-05-12
Publication date: 1990-10-08
Anticipated expiration: 2001-05-12
Also published as: JPS57185564A

Description

【発明の詳細な説明】この発明は一般の文字変数の他に特に長い文字
列を記憶する文字メモリを設けたプログラム付小
型電子計算機に関する。

従来、プログラム付小型電子計算機で使われる
文字変数は、格納文字数の上限がすべての変数に
対して同じであり、それ以上の長さの文字列を扱
うことはできなかつた。例えば、Ａ＄、Ｂ＄、Ａ
＄(10)…等の文字変数に対してはすべてｎ文字まで
の文字列を格納することはできるがｎ＋１文字以
上の文字列を処理することはできなかつた。従つ
て、ｎ＝７とすればＡ＄＝“ABCDEFG”は設定
できるが、Ａ＄＝“ABCDEFGH”は処理不可能
であつた。このように、文字変数に対する格納文
字数が定められると、その定められた文字数以上
の文字列に対しては処理することはできず不都合
であつた。しかして、各文字変数に対する格納文
字数を増加させると、変数メモリの容量が増大し
てしまう問題があつた。

この発明は上記の点に鑑みてなされたもので、
プログラム付小型電子計算機において文字列メモ
リとして上記変数以外に文字変数で扱える以上の
文字長を有するエリアを設け、文字列に対する処
理能力を向上させることを目的とする。

以下、図面を参照してこの発明の一実施例を説
明する。第１図は統計演算機能及びBASIC言語
によるプログラム演算機能を備えた小型電子計算
機の全体のブロツク図である。図において、１１
はキーボートで置数キー、各種機能キー等を備え
ている。上記各種機能キーのうちには統計用デー
タを入力する「STAT」キー、一度入力した統
計用データを削除する「DEL」キー、動作を停
止する「STOP」キー、動作を継続する
「CONT」キー、演算の実行を開始する「EXE」
キー等が含まれている。このキーボード１１と
CPU（中央処理装置）１２とはバスラインで接続
されており、CPU１２からはキーサンプリング
信号が入力される。そして、上記キーボード１１
からはキー操作信号が上記CPU１２に入力され
る。該CPU１２の詳細な構成については後述す
る。また、CPU１２にはプリンタ１３、表示ド
ライバ１４がそれぞれ接続されている。この表示
ドライバ１４には例えば液晶によりドツト表示を
行なう表示装置１５が接続されており、前記
CPU１２から送られてくる表示データに応じて
液晶を駆動する駆動信号を上記表示装置１５に送
出している。さらにまた、CPU１２にはANSメ
モリ１６、ANS符号判定回路１７、SD，LR判
定回路１８、TX、TYレジスタを備えたメモリ
１９、配列判定回路２０、データメモリ２１、文
字メモリ２２、プログラムメモリ２３、統計デー
タ制御部２４、WAITメモリ２５がそれぞれ接
続されている。上記ANSメモリ１６はプログラ
ムメモリ２３に記憶されているプログラムが実行
され、そのプログラム中のプリント命令（表示命
令）によつてプリンタ１３あるいは表示装置１５
に出力された数値データが一時保持されるメモリ
でCPU１２から送出される読出し／書込み信号
Ｒ／Ｗによりデータの読出し、書込みが制御され
る。また、上記ANSメモリ１６は保持された数
値データが負数であるか否かを示すフラグ領域を
有しており、数値データが負数の場合には信号ラ
インａを介して“１”信号がANS符号判定回路
１７に送出される。このANS符号判定回路１７
には前記CPU１２から送られる判定要求信号ｂ
が入力される。さらに、ANS符号判定回路１７
は上記判定要求信号ｂに応じて前記メモリ１６に
保持される数値データが負数であるか否かを示す
判定信号ｃをCPU１２に送出する。また、ANS
符号判定回路１７には内部のフリツプフロツプ
（図示せず）にセツト信号ｄ、リセツト信号ｅが
CPU１２より入力される。そして、このANS符
号判定回路１７からは上記フリツプフロツプのＱ
出力が信号ｆとして前記CPU１２に送出される。
また、上記SD、LR判定回路１８には上記CPU１
２からキー入力データが入力され、キーボード１
１から入力されたデータが単一入力の統計データ
か２入力の統計データか否か判定される。この判
定はキーボード１１上の「STAT」キーを操作
して統計データを入力する場合、ｘデータとｙデ
ータとの間にキー操作される、「，」コードを検出
して入力された統計データが単一入力の統計デー
タか２入力の統計データを検出するものである。
このSD、LR判定回路１８は「，」コードを検出
すると検出信号ｇを前記CPU１２に送出する。
また、前記CPU１２からSD，LR判定回路１８に
リセツト信号ｈが入力される。さらに、SD、LR
判定回路１８からメモリ１９には統計データが送
られるものでTXレジスタにはｘデータがTYレ
ジスタにはｙデータが記憶される。上記配列判定
回路２０はプログラムメモリ２３に記憶されるプ
ログラムの変数の次元を判定するもので、変数の
次元を示す信号ｉは前記CPU１２に送出される。
次に、上記データメモリ２１は変数データあるい
は１次元あるいは２次元の配列データが記憶され
る。

また、上記文字メモリ２２は表示出力するデー
タを記憶しているもので、その記憶できる文字数
は可変である。しかして、上記データメモリ２１
に記憶可能な文字変数は各７文字であるが、この
文字メモリ２２に記憶可能な文字変数の容量は例
えば30文字となつている。また、上記プログラム
メモリ２３はユーザプログラムが記憶されるもの
で、ユーザプログラムは前記CPU１２に送られ
て実行される。また、上記統計データ制御部２４
は内部に基本統計量を記憶しているメモリを備え
ており、このメモリには度数ｎ、ｘ総和、ｙ縦
和、ｘ二乗和、ｙ二乗和、xy積和を記憶してい
る。また、統計データ制御部２４内部にはタイマ
を備えており、このタイマは前記CPU１２より
送出されるスタート信号ｊにより計時を開始する
もので、例えば２秒を計時するとエンド信号ｋを
前記CPU１２に送出する。このタイマ上記基本
統計データを順次自動的に表示させるためのもの
である。また、上記WAITメモリ２５はプログ
ラム実行時に前記表示装置１５に表示されるデー
タの表示を一時停止させず時間が設定されるメモ
リで、前記CPU１２から読出し／書込み信号ｌ
が入力されている。また、上記WAITメモリ２
５に設定されるWAIT時間はWAIT制御部２６
に送出される。また、上記WAITメモリ２５に
設定されたWAIT時間が所定時間以上の場合に
はオーバーフロー信号ｍをWAIT制御部２６に
出力する。また、前記CPU１２において表示命
令PRINTが実行されると、信号ｎが上記WAIT
制御部２６に入力される。そして、このWAIT
制御部２６は上記WAIT時間が経過すると
RESTART信号を上記CPU１２に出力する。ま
た、前記プリンタ１３はプリンタがON状態の時
に信号ｏを上記WAIT制御部２６に出力する。

第２図は第１図におけるCPU１２の詳細な構
成を示すものである。図において、３１は各種マ
イクロプログラムが記憶されているROM（リー
ド・オン・メモリ）で、このマイクロプログラム
は制御部３２に送られてその命令が解読される。
この制御部３２はシステム全体の制御を行うもの
で、各種制御命令、アドレス指定信号、チツプ指
定信号等を出力する。制御部３２と演算部３３間
には演算データ及び演算制御信号が送受され、各
種演算が実行される。また、この制御部３２には
前記WAIT制御部２６からRESTART信号が入
力される。このRESTART信号は停止している
CPU１２の動作を再開させる信号である。３４
はＸ、Ｙ、Ｚ、Ａ〜Ｅレジスタを備えた内部メモ
リで、演算データ、表示データ、置数データ等を
保持し、上記制御部３２とデータ及びアドレス情
報が送受される。また、制御部３２にはキー制御
部３５、印字制御部３６、表示制御部３７、メモ
リ制御部３８がそれぞれ接続される。上記キー制
御部３５はキーボード１１と接続され、キーサン
プリング信号を送出し、キー操作信号が入力され
る。また、上記印字制御部３６はプリンタ１３と
接続され、印字動作を制御する回路である。上記
表示制御部３７は表示ドライバ１４と接続され、
前記メモリ内の表示用Ｘレジスタの内容が送られ
てくるもので、この表示制御部３７は入力される
表示データをコード変換して信号ドライバ１４に
送出する。また、メモリ制御部３８はANSメモ
リ１６、データメモリ２１、プログラムメモリ２
３等のアドレス指定とデータの送受を行なう回路
である。

ここで、システム全体の動作の概略を説明す
る。キーボード１１から入力されたプログラム
は、CPU１２を介してプログラムメモリ２３に
書込まれる。この際、変数エリアはデータメモリ
２１内に確保される。しかして、変数には単なる
数値変数、１次元配列、２次元配列がありそれぞ
れデータメモリ２１に使い方が異なるので、配列
判定回路２０によつて定義された配列を判定す
る。この判定結果を利用することによつて、２次
元配列の形で書込んだデータを１次元配列で読出
すことも可能となる。また、変数はＡ〜Ｚ、A0
〜Z9及び＄を文字変数として使用でき、各々最
大７文字であるが、＄については最大30文字まで
割当てることができ、その変数は文字メモリ２２
に記憶される。

次に、プログラム実行の際あるいはマニユアル
計算実行の際は、プログラムメモリ２３及びデー
タメモリ２１から読出されたデータ、あるいはキ
ーボード１１から入力されたデータがCPU１２
において演算されるが、演算結果は次の演算結果
が得られるまでANSメモリ１６に一時保持され
る。この保持された演算結果の符号はANS符号
判定回路１７によつて判定され、結果が負であり
その結果に続けて計算式が入力された場合には、
自動的にその負の数値を活弧で括つて表示する機
能を備えている。また、WAIT命令を実行した
際には、WAIT命令に付加されているコードを
WAITメモリ２５に書込み、表示命令（PRINT
命令）を実行した際にWAIT制御部２６が動作
して上記コードに対応する時間だけ表示を保持す
る。

一方、統計演算を行なう際にはデータx_iのみ、
あるいはデータx_iとデータy_iをキーボード１１か
ら入力すると、メモリ１９に一時保持された後、
統計データ制御部２４に書込まれるが、１次デー
タが入力されたか２次データが入力されたかを
SD、LR判定回路１８が自動判別する。そして、
データｘのみの表示かデータｘ及びｙの両方を表
示かの制御と、データ追加かデータ削除かの区別
表示の制御を行なう。また、統計データ制御部２
４内に基本統計データとして度数、データｘ総
和、データｙの総和、データｘの二乗和、データ
ｙの二乗和、データｘとｙの積和を記憶している
が、これらの各データを自動的に順番に表示して
いく機能を備えている。

第３図は第１図におけるデータメモリ２１の構
成図である。図に示すようにこのデータメモリ２
１にはＡ＄、Ｂ＄、Ｃ＄、…等の７文字までの文
字変数が記憶できる。

また、第４図は第１図における文字メモリ２２
の詳細な構成を示す図である。図に示すように、
この文字メモリ２２には例えば30文字の文字変数
を記憶することができ、文字格納エリアの先頭に
は格納されている文字数が記憶されている。

次に、上記のように構成されたこの発明の動作
を説明する。今、例えば下記の示すようなプログ
ラムが実行される場合を例にとり説明する。

40 INPUT Ａ＄ 50 INPUT ＄〓 100 PRINT ＄〓 200 IF Ｎ＝０ THEN240 210 ＄＝“タイチヨウガフアンテイデス．
ケンコウニチユウイ．” 220 GO TO 240 230 ＄＝“キリヨクガジユウジツシテイマ
ス．” 240 PRINT ＄今、50番目のステートメントが実行されると第
５図に示すフローチヤートの処理が開始される。
まず、ステツプS₁において、文字メモリ２２の先
頭アドレスがＸレジスタに読み出される。そし
て、ステツプS₂に進みＸレジスタの内容が＋１さ
れる。これは、文字メモリ２２に記憶されている
文字格納エリアの先頭には前記したように文字数
が記憶されており、その文字数が記憶されている
エリアの次のエリアより実際の文字が記憶される
ために＋１される。次に、ステツプS₃に進み文字
変数データのキー入力待ちに入る。そして、ステ
ツプS₄に進みＥ×Ｅキーが操作されたか否かを判
定される。このステツプS₄において「NO」と判
定された場合にはステツプS₅に進みＸレジスタの
内容が「＋１」される。そして、ステツプS₆に進
みキー入力データ「タ」がＹレジスタで示される
アドレスに記憶される。さらに、ステツプS₇にお
いてＹレジスタの内容が＋１される。以下、上記
ステツプS₃の処理に戻りキー入力待ちとなる。以
下、前記変数が入力されるとステツプS₄ないしS₇
の処理を経て文字メモリ２２に順次記憶されてい
く。このようにして、文字メモリ２２に「タイチ
ヨウガフアンテイデス．ケンコウニチ
ユウイ．」と記憶される。

次に、100番のステートメントが実行されると
第６図に示すフローチヤートの処理を開始する。
まず、ステツプS₁₁において文字変数＄の先頭ア
ドレスの内容がＸレジスタに記憶される。このこ
とにより、Ｘレジスタに文字変数＄の格納文字数
が記憶される。そして、ステツプS₁₂においてＸ
レジスタの内容が＋１されてＹレジスタに記憶さ
れる。さらに、ステツプS₁₃に進みＹレジスタで
示されるアドレスに記憶される文字変数（この場
合は「タ」）がＺレジスタに転送される。次に、
ステツプS₁₄に進みＹレジスタ内容が＋１される。
そして、ステツプS₁₅に進みＺレジスタの内容が
表示制御部３７及び印字制御部３６に送られて表
示装置１５に表示されると共にプリンタ１３に出
力される。次に、ステツプS₁₆に進みＸレジスタ
の内容が−１される。そして、ステツプS₁₇にＸ
レジスタの内容が「０」か否か判定される。この
ステツプS₁₇において、Ｘ≠０と判定された場合
には前記ステツプS₁₃に戻り文字変数＄の次の文
字「イ」がＺレジスタ転送され、以下同様に、ス
テツプS₁₄、S₁₅、S₁₆の処理が繰り返される。以
下、Ｘレジスタの内容が「０」であると判定され
るまで上記ステツプS₁₃ないしS₁₆の処理が繰り返
される。そして、上記ステツプS₁₇においてＸレ
ジスタの内容が「０」であると判定されると第６
図に示すフローチヤートの処理が終了する。この
ようにして、文字メモリ２２に記憶された文字変
数＄の内容「タイチヨウガフアンテイデ
ス．ケンコウニチユウイ．」がプリンタ１３
に印字されるると共に表示装置１５に表示され
る。

次に、230番のステートメントが実行されると
第７図に示すフローチヤート処理が行われる。ま
ず、ステツプS₂₁において文字メモリ２２内の文
字変数＄が記憶される領域の先頭アドレスがＸレ
ジスタに記憶される。次に、ステツプS₂₂に進み
Ｘレジスタの内容が＋１され、その加算結果がＹ
レジスタに記憶される。さらに、ステツプS₂₃に
進み230番のステートメントの“＄＝”の次の１
キヤラクタが読み出される。そして、ステツプ
S₂₄に進み読み出された１キヤラクタが「“」か否
か判定される。この場合は「YES」と判定され
てステツプS₂₅に進む。このステツプS₂₅におい
て、Ｘレジスタで示されるアドレスに「０」が書
込まれる。次に、ステツプS₂₇に進み読み出され
た１キヤラクタが「”」か否か判定される。この
場合は「ON」でありステツプS₂₈に進み読み出
された１キヤラクタがキヤリツジリターンCRか
否か判定される。このステツプS₂₈においてキヤ
リツジリターンCRであると判定されるとエラー
処理が行なわれる。このステツプS₂₈において
「NO」と判定されるとステツプS₂₉に進む。この
ステツプS₂₉において、読み出された１キヤラク
タがＹレジスタで示されるアドレスに記憶され
る。次に、ステツプS₃₀に進みＹレジスタの内容
が＋１される。そして、ステツプS₃₁に進みＸレ
ジスタの内容が＋１される。このＸレジスタには
文字変数＄の文字数が記憶される。そして、ステ
ツプS₃₂に進みＸレジスタの内容が30より大きい
か否か判定される。このステツプS₃₂において
「NO」と判定されると前記ステツプS₂₆に進み、
次の１キヤラクタを読み出す。以下、順次ステツ
プS₂₇、S₂₈、S₂₉、S₃₀、S₃₁の処理により文字変数
＄の内容が文字メモリ２２に書き込まれる。そし
て、ステツプ₂₇において後の“””を検出すると
文字メモリ２２への書き込みが終了する。このよ
うにして、文字メモリ２２に書き込まれた文字変
数＄の内容は240番プログラムが実行されると前
述の第６図のフローチヤートの処理により出力さ
れる。

以上詳述したようにこの発明によれば、プログ
ラム付小型電子計算機において、一般の変数デー
タエリアとは別に、長い文字列の格納を可能とし
た文字メモリを設けたので、特メモリの変数エリ
アを増加することなく、長い文字列の処理が可能
となるので、きわめて便利なものである。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１
図は本発明を適用した小型電子計算機の全体のブ
ロツク図、第２図は第１図におけるCPUの詳細
な構成を示す図、第３図は第１図におけるデータ
メモリの構成図、第４図は第１図における＄メモ
リの詳細な構成を示す図、第５図ないし第７図は
それぞれ動作を示すフローチヤートである。１１……キーボード、１２……CPU、２１…
…データメモリ、２２……文字メモリ、２３……
プログラムメモリ。

Claims

【特許請求の範囲】

１ユーザプログラムを記憶するプログラムメモ
リと、１変数に対し所定の格納文字数が割当てら
れ上記ユーザプログラムで用いられる多数の変数
に対応するデータを記憶するデータメモリと、上
記変数より格納文字数の多い特定の文字変数に対
応するデータを記憶する文字メモリとを具備して
なるプログラム付小型電子計算機。