JPH0242710A - Electrostatic joining jig - Google Patents

Electrostatic joining jig

Info

Publication number
JPH0242710A
JPH0242710A JP19385588A JP19385588A JPH0242710A JP H0242710 A JPH0242710 A JP H0242710A JP 19385588 A JP19385588 A JP 19385588A JP 19385588 A JP19385588 A JP 19385588A JP H0242710 A JPH0242710 A JP H0242710A
Authority
JP
Japan
Prior art keywords
voltage
bonding
wafer
electrostatic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19385588A
Other languages
Japanese (ja)
Other versions
JP2642154B2 (en
Inventor
Yoshiteru Omura
義輝 大村
Atsushi Tsukada
厚志 塚田
Sadayuki Hayashi
貞幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP19385588A priority Critical patent/JP2642154B2/en
Publication of JPH0242710A publication Critical patent/JPH0242710A/en
Application granted granted Critical
Publication of JP2642154B2 publication Critical patent/JP2642154B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide an electrostatic joining jig capable of preventing defective joints reliably and capable of completing electrostatic joining in a short period of time by starting application of a voltage to a voltage applied surface of an insulator wafer from a central region having a predetermined small diameter and enlarging the voltage applied region from the central region towards the periphral region with the lapse of time. CONSTITUTION:An electrostatic connecting jig according to the invention comprises a central electrode 31, peripheral electrodes 32, 33 and an electrode driving mechanism. The contact area in which the jig is in contact with a voltage applied surface 20a of a insulator wafer 20 to be electrostatically joined to a semiconductor wafer 10 is enlarged from the central region towards the peripheral region with the lapse of time from the start of application of a voltage. For example, the area where a voltage is applied to the material set on the jig is enlarged from the central region towards the peripheral region of the voltage applied surface with the lapse of time by switching electrodes to be driven among a plurality of electrodes arranged concentrically. Accordingly, it is possible to minimize defective joints which would be observed as bubbles in the joint interface 10b between the semiconductor wafer 10 and the insulator wafer 20 or local projections or cracks in the semiconductor wafer 10. As a result, a semiconductor product having high reliability can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は静電接合治具、特に主表面に電気的回路の形成
された半導体材料の機械的強度の向上及び取扱いの容易
化を図るために該半導体材料に絶縁体材料を静電的に接
着させる静電接合治具における電圧印加機構の改善に関
する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an electrostatic bonding jig, particularly for improving the mechanical strength of a semiconductor material having an electrical circuit formed on its main surface and facilitating its handling. The present invention relates to an improvement in a voltage application mechanism in an electrostatic bonding jig for electrostatically bonding an insulating material to the semiconductor material.

[従来の技術] 半導体材料に対し、熱膨張係数の近接した高温で固体電
解質として作用する結晶化ガラス又はガラス等の絶縁体
材料を重ね合せて400℃前後に昇温加熱し、絶縁体材
料側を負として両材料の間に約1000Vの電圧を印加
して強固に接合する静電接合方法(特公昭53−287
47号公報)が周知であり、近年ではウェハ同士の静電
接合なども試行されている。
[Prior art] An insulator material such as crystallized glass or glass, which acts as a solid electrolyte at high temperatures and has a coefficient of thermal expansion close to that of a semiconductor material, is layered on top of a semiconductor material and heated to around 400°C, so that the insulator material side An electrostatic bonding method (Japanese Patent Publication No. 53-287
47) is well known, and in recent years, electrostatic bonding between wafers has also been attempted.

第4図に従来方法に係る半導体ウェハと絶縁体ウェハと
を静電接合するためのセツティング図を示す。
FIG. 4 shows a setting diagram for electrostatic bonding of a semiconductor wafer and an insulator wafer according to a conventional method.

図において、主表面1aに不図示の電気回路が形成され
た半導体ウェハ1上に絶縁材としてガラスウェハ2が載
置されており、該両材料1および2はそれぞれ平滑仕上
げされた接合面1bおよび2bにて重ね合されている。
In the figure, a glass wafer 2 is placed as an insulating material on a semiconductor wafer 1 on which an electric circuit (not shown) is formed on the main surface 1a, and the two materials 1 and 2 have a smooth bonding surface 1b and a They are superimposed at 2b.

前記ガラスウェハ2の電圧印加面2a上にはさらに接合
治具3が載置されており、該接合治具3は電源4から印
加される負の電圧をガラスウェハ2の電圧印加面2a全
体にわたって均等に加えるためガラスウェハ電圧印加面
2aよりも大きな接合面3aを有している。
A bonding jig 3 is further placed on the voltage application surface 2a of the glass wafer 2, and the bonding jig 3 applies a negative voltage applied from a power source 4 to the entire voltage application surface 2a of the glass wafer 2. In order to apply the voltage evenly, the bonding surface 3a is larger than the glass wafer voltage application surface 2a.

以上のごとくセツティングされた後、400℃前後にま
で前記両材料を加熱した状態で半導体ウェハ1の主表面
1aと接合治具3との間に電圧を印加することによって
強固な接合作用が得られることになる。
After setting as described above, a strong bonding effect can be obtained by applying a voltage between the main surface 1a of the semiconductor wafer 1 and the bonding jig 3 while heating both materials to around 400°C. It will be done.

[発明が解決しようとする課題] しかしながら、こうした従来の静電接合する方法を実施
した場合、接合サンプルの平面図を示した第5図(A)
より明らかなように接合不良域100が頻繁に発生し、
完成半導体製品の歩留りの悪化をもたらすという問題が
あった。
[Problems to be Solved by the Invention] However, when such a conventional electrostatic bonding method is implemented, FIG. 5 (A) showing a plan view of a bonded sample.
As is clearer, poor bonding areas 100 frequently occur,
There was a problem in that the yield of finished semiconductor products deteriorated.

同図(B)は接合サンプルの側断面を示し、接合不良域
100は接合界面における半導体ウェハ1の局部的な突
出として現れ、主表面1a側からも観察できることが理
解される。
FIG. 2B shows a side cross section of the bonded sample, and it is understood that the defective bonding area 100 appears as a local protrusion of the semiconductor wafer 1 at the bonding interface and can be observed from the main surface 1a side.

こうした接合不良域100の発生状況につき本発明者ら
が調査したところによれば、前記第4図の従来機構を用
いる限り、200℃〜450℃の加熱温度でかつ電圧を
絶縁破壊域にまで昇圧させていれば何らかの形で接合不
良域100が発生してしまうことが判明した。
According to the inventors' investigation into the occurrence of such a poor bonding area 100, as long as the conventional mechanism shown in FIG. It has been found that if this is done, a poor bonding area 100 will occur in some way.

逆にいえば、加熱温度が450℃を上回る値に設定され
ればこうした製品不良は生じ得ないことになるのである
が、半導体ウェハには熱拡散や蒸着技術により複数の電
気的回路が形成されてい名ため、450℃を超える温度
と絶縁破壊域に達する電圧を長時間印加して接合するこ
とは製造される半導体製品の特性および信頼性劣化をも
たらし、また半導体製品の低コスト化の面からも好適と
はいえない。
Conversely, if the heating temperature was set to a value higher than 450°C, such product defects would not occur, but semiconductor wafers have multiple electrical circuits formed using thermal diffusion and vapor deposition techniques. Therefore, bonding by applying a temperature exceeding 450°C and a voltage reaching the dielectric breakdown range for a long period of time leads to deterioration of the characteristics and reliability of the manufactured semiconductor products. is also not suitable.

接合不良域100の生成過程を第6図を参照しつつ説明
する。
The process of generating the poor bonding area 100 will be explained with reference to FIG.

同図(A)は電圧印加前の半導体ウェハ1とガラスウェ
ハ2との接合部断面を部分的に示し、両材料1および2
の接合面1bおよび2bは全体として少なくとも3個以
上の接触点C1で接している。
Figure (A) shows a partial cross section of the joint between the semiconductor wafer 1 and the glass wafer 2 before voltage is applied, and shows both materials 1 and 2.
The bonding surfaces 1b and 2b are in contact with each other at at least three or more contact points C1 as a whole.

次にこうした状態から電[4により半導体ウェハ1と接
合治具3との間に電圧を印加すると、接合面1bおよび
2b間全面にわたって瞬時に静電力が作用し、同図(B
)のごとく接触点C1を起点として静電接合作用が進行
し、これによって生ずる新たな接触点C2から更に接合
作用が展開し、こうして次々と新しい接触点から静電接
合が進んでいく。
Next, in this state, when a voltage is applied between the semiconductor wafer 1 and the bonding jig 3 using the electric current [4], an electrostatic force acts instantaneously over the entire surface between the bonding surfaces 1b and 2b, and as shown in FIG.
), the electrostatic bonding action proceeds starting from the contact point C1, and the bonding action further develops from the resulting new contact point C2, and thus the electrostatic bonding progresses one after another from the new contact points.

ところが、前記接触点Cl−C2間の距離は半導体ウェ
ハ1側とガラスウェハ2側とで異なることなどから、静
電接合作用終了時に同図(C)に示すごとく剛性の低い
半導体ウェハ1側に局部的な突状の歪みとして、また場
合によっては半導体ウェハ1の亀裂として観察される接
合不良域100が生じてしまう。また、接触点C1およ
びC2が接合面1bおよび2bのより周縁部に存在する
場合、接合不良域100は接合面の中央部に極めて大き
な面積で形成されてしまうことともなる。
However, since the distance between the contact points Cl and C2 is different between the semiconductor wafer 1 side and the glass wafer 2 side, when the electrostatic bonding action is finished, the distance between the contact points Cl and C2 is different from that on the semiconductor wafer 1 side, which has low rigidity, as shown in FIG. A poor bonding area 100, which can be observed as a localized protruding strain or, in some cases, as a crack in the semiconductor wafer 1, occurs. Furthermore, if the contact points C1 and C2 are located closer to the periphery of the bonding surfaces 1b and 2b, the poor bonding area 100 will be formed in an extremely large area at the center of the bonding surfaces.

他方、簡単な観察によって検知し得ないような小さな接
合不良域が点在した場合にはこうした微小不領域は検査
工程においても看過され易く、製造・市販される半導体
製品の信頼性が著しく損われてしまう。
On the other hand, if there are small areas of poor bonding that cannot be detected by simple observation, these minute areas are likely to be overlooked during the inspection process, and the reliability of manufactured and commercially available semiconductor products will be significantly impaired. It ends up.

なお、本発明者らの調査結果によると、前記接合不良域
100の発生は接合するウェハの口径増大に比例して顕
著となること、および該接合不良域の有無判断を特開昭
58−1489495号公報に開示された静電接合の際
に流れる電流のモニタ図の良否から検知することは極め
て困難であることが判明した。
According to the investigation results of the present inventors, the occurrence of the defective bonding area 100 becomes more pronounced in proportion to the increase in the diameter of the wafers to be bonded, and the determination of the presence or absence of the defective bonding area was conducted in accordance with Japanese Patent Laid-Open No. 58-1489495. It has been found that it is extremely difficult to detect from the quality of the monitor diagram of the current flowing during electrostatic bonding disclosed in the publication.

発明の目的 本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は半導体材料と絶縁体材料との静電接合の際にお
ける接合不良域の発生を最小限に抑制し、製造される半
導体完成品の信頼性を向上させるとともに低コスト化を
実現可能な新規な静電接合治具を提供することにある。
Purpose of the Invention The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to minimize the occurrence of defective bonding areas during electrostatic bonding between a semiconductor material and an insulator material, and to manufacture a semiconductor material. The object of the present invention is to provide a new electrostatic bonding jig that can improve the reliability of finished semiconductor products and reduce costs.

[背景技術] 接合不良域の発生は、前記第4図に示すごとくガラスウ
ェハの電圧印加面2aよりも大きな面積を有する接合治
具3を載置して電圧印加が行われるために半導体ウェハ
1の接合面1aとガラスウェハ2の接合面2aとの間に
おいてその全域にわたってほぼ瞬時に静電力が作用して
しまい、この結果前記両材料の接合面における静電接合
が不規則に進行することに起因している。
[Background Art] The occurrence of bonding failure areas is caused by the voltage application being performed by placing a bonding jig 3 having a larger area than the voltage application surface 2a of the glass wafer, as shown in FIG. An electrostatic force acts almost instantaneously over the entire area between the bonding surface 1a of the glass wafer 2 and the bonding surface 2a of the glass wafer 2, and as a result, the electrostatic bonding at the bonding surface of the two materials progresses irregularly. It is caused by

半導体ウェハ1とガラスウェハ2とは一応重ね合せ状態
にあるとはいえ、他の半導体ウェハ1上にガラスウェハ
2を単純に載置しただけであるからその接合面1bと2
bとは全面にわたって完全密着しているわけではない。
Although the semiconductor wafer 1 and the glass wafer 2 are in a superposed state, since the glass wafer 2 is simply placed on the other semiconductor wafer 1, the bonding surfaces 1b and 2 are
b is not completely in contact with the entire surface.

こうした状態のままでその全域にわたって瞬間的な電圧
印加がなされれば必然的に接合状態のばらつきが生じて
しまう。
If a voltage is momentarily applied over the entire area in this state, variations in the junction state will inevitably occur.

そこで、本発明では接合作用面から最も重要な極めて狭
い部位を電圧印加の起点とし、そこを確実に押えてから
徐々にその末端に向けて静電接合作用を広げていけばこ
うした接合不良は最小限に抑制できることを見出した。
Therefore, in the present invention, such bonding failures can be minimized by setting the most important extremely narrow area from the bonding surface as the starting point for voltage application, firmly holding that point, and then gradually expanding the electrostatic bonding effect toward the end. We have found that this can be suppressed to a minimum.

すなわち、電圧印加における静電力がガラスウェハ2の
中央部から周縁部に規則的に進行させるという構成をと
った。
That is, a configuration was adopted in which the electrostatic force upon voltage application was made to advance regularly from the center of the glass wafer 2 to the periphery.

少なくとも電圧印加開始時には中央部のみに静電力を作
用させ、その後の時間の経過と共に徐々に周縁部に拡大
させることによって接合不良域の生成を確実に抑制でき
るということに着眼したものである。
This method focuses on the fact that the formation of a poor bonding region can be reliably suppressed by applying electrostatic force only to the central portion at least when voltage application is started, and then gradually expanding it to the peripheral portion as time passes.

この発案の効果を確認すべく、本発明者らはまず前記第
4図に係る接合治具3を改良して電圧印加開始時には半
導体ウェハ1とガラスウェハ2との接合面中央部のみに
静電力が作用すなわちガラスウェハ2の電圧印加面2b
、中央部のみに接する面積の小さな接合治具を用い、静
電接合が中央部から周縁部に向けて実際に進行していく
事実を次のような実験により把握した。
In order to confirm the effect of this idea, the present inventors first improved the bonding jig 3 shown in FIG. is applied, that is, the voltage application surface 2b of the glass wafer 2
Using a bonding jig with a small area that contacts only the center, the following experiment revealed that electrostatic bonding actually progresses from the center to the periphery.

第7図にそのセツティング図を示し、半導体ウェハ1と
ガラスウェハ2とを温度360℃、電圧800vで静電
接合させるというものである。
The setting diagram is shown in FIG. 7, in which a semiconductor wafer 1 and a glass wafer 2 are electrostatically bonded at a temperature of 360°C and a voltage of 800V.

ここで、上記着眼点に基づきガラスウェハ2の電圧印加
面2aに電源4からの電圧を印加するための静電接合治
具5は、図より明らかなようにそのガラスウェハ2への
当接面5aが約4Ill12程度の極めて細い円柱状に
形成されており、この静電接合治具5がガラスウェハ2
の電圧印加面2a中央部に載置されている。なお、この
静電接合治具5はステンレス材からなり、また半導体ウ
ェハ1は口径76.2mm(3インチ)、厚さ450μ
mのN導電型のシリコンが用いられている。
Here, based on the above point of view, the electrostatic bonding jig 5 for applying the voltage from the power source 4 to the voltage application surface 2a of the glass wafer 2 is designed so that the contact surface to the glass wafer 2 is 5a is formed into an extremely thin cylindrical shape of about 4Ill12, and this electrostatic bonding jig 5 is attached to the glass wafer 2.
is placed at the center of the voltage application surface 2a. The electrostatic bonding jig 5 is made of stainless steel, and the semiconductor wafer 1 has a diameter of 76.2 mm (3 inches) and a thickness of 450 μm.
m N conductivity type silicon is used.

この状態から電源4により接合治具5を介してガラスウ
ェハ2の電圧印加面2aに約5分間電圧を印加したとこ
ろ、半導体ウェハ1とガラスウェハ2との接合面1bお
よび2bは接合治具5の当接位置に対応する中央域にお
いて接合不良域が生じることなく極めて良好に静電接合
されていることを確認した。そして、更に電圧印加時間
を延長することにより周縁部に近いところまで問題なく
所望の接合がなされることを見出した。
From this state, a voltage was applied for about 5 minutes to the voltage application surface 2a of the glass wafer 2 by the power supply 4 via the bonding jig 5. As a result, the bonding surfaces 1b and 2b of the semiconductor wafer 1 and the glass wafer 2 It was confirmed that the electrostatic bonding was extremely good without any poor bonding in the central region corresponding to the abutment position. It has also been found that by further extending the voltage application time, the desired bonding can be achieved up to the vicinity of the periphery without any problem.

ところが、この方法においては接合治具5の径が極めて
小さいために、これらの中央部に載置しただけではその
周縁部に向うに従って静電接合作用は弱小化する傾向が
必然的に生じ、完全に両部材1および2の接合面1bお
よび2b周端部にまで良好な接合作用を持続進行させる
ことは不可能である。
However, in this method, since the diameter of the bonding jig 5 is extremely small, if the bonding jig 5 is only placed in the center, the electrostatic bonding effect will inevitably tend to weaken toward the periphery, and it will not be possible to complete the bonding completely. However, it is impossible to maintain a good bonding effect all the way to the peripheral edges of the bonding surfaces 1b and 2b of both members 1 and 2.

また、半導体ウェハとガラスウェハとの口径がより大き
な場合などでは中央部に置かれた狭小接合治具からの静
電接合作用が周端部にまで伝播して接合作用が完了する
までの時間が長びき、迅速に周縁部までの静電接合を終
了させることが困難になるという問題がある。
In addition, when the diameter of the semiconductor wafer and glass wafer is larger, the electrostatic bonding effect from the narrow bonding jig placed in the center propagates to the peripheral edge, and it takes time to complete the bonding effect. There is a problem in that it takes a long time and it becomes difficult to quickly complete the electrostatic bonding up to the peripheral edge.

なお、この第7図に係る装置の課題を考慮した時、接合
治具5の接触面5aの面積を大きくすることで静電接合
に費す時間を多少短縮でき、中央部から周縁部に至る接
合作用を良好に遂行し得るのではないかとの推測も可能
である。しかしながら、前記接合面5aの外径が30I
IIIIl程度を超えると逆に該接合治具の中央部に小
さな接合不良域が生じ易くなるため適当ではない。
In addition, when considering the problem of the apparatus according to FIG. 7, the time spent on electrostatic bonding can be somewhat reduced by increasing the area of the contact surface 5a of the bonding jig 5, and it is possible to reduce the time spent on electrostatic bonding from the center to the periphery. It is also possible to speculate that the bonding action may be performed well. However, the outer diameter of the joint surface 5a is 30I.
If it exceeds about IIIl, on the contrary, a small joint failure area tends to occur in the center of the joining jig, which is not appropriate.

以上のような実験結果に鑑み本発明者らは半導体ウェハ
とガラスウェハとの静電接合を接合不良域の発生を確実
に排除しつつ短時間で必ず中央部から周縁部に向かって
進行完了させるという課題を念頭におき、次述の如くし
て絶縁体ウェハの電圧印加面と接する部分の面積が時間
の経過に伴って中央部から周縁部へと拡大させる構成と
し、そのための作動機構を備えた2つの型式の静電接合
治具を発案したものである。
In view of the above experimental results, the inventors of the present invention have developed a method to ensure that electrostatic bonding between a semiconductor wafer and a glass wafer progresses from the center toward the periphery in a short period of time while reliably eliminating the occurrence of bonding failure areas. With this problem in mind, the area of the insulator wafer in contact with the voltage application surface is expanded over time from the center to the periphery as described below, and an operating mechanism is provided for this purpose. Two types of electrostatic bonding jigs were proposed.

[課題を解決するための手段] 上記目的を達成するために本発明は、絶縁体ウェハの電
圧印加面に対する電圧印加をその中央部に所定の小径を
もって開始し、時間の経過と共に該中央部から周縁部に
向けて拡大としたことにある。
[Means for Solving the Problems] In order to achieve the above object, the present invention starts applying a voltage to the voltage application surface of an insulating wafer at a predetermined small diameter in the center, and gradually increases the voltage from the center with the passage of time. This is due to the expansion towards the periphery.

本願請求項(1)に記載の発明に係る静電接合治具は、
半導体ウェハ上に載置された絶縁体ウェハに対して電圧
を印加し、両者を静電接合させるための静電接合治具に
おいて、 前記絶縁体ウェハの電圧印加血中央部に対向して近接配
置される中央部電極と、 前記中央部電極を包囲するようリング状に形成された少
なくとも一の周縁部電極と、 絶縁体ウェハに対する電圧印加の際に時間の経過に伴な
って該絶縁体ウェハの電圧印加面への当接電極を中央部
電極から周縁部電極へと移行切替する電極駆動機構と、
を含むことを特徴とする。
The electrostatic bonding jig according to the invention described in claim (1) of the present application includes:
In an electrostatic bonding jig for applying a voltage to an insulator wafer placed on a semiconductor wafer and electrostatically bonding the two, the insulator wafer is placed opposite to and in close proximity to the voltage-applied central portion of the insulator wafer. a central electrode disposed; at least one peripheral electrode formed in a ring shape so as to surround the central electrode; an electrode drive mechanism that switches the electrode in contact with the voltage application surface from the central electrode to the peripheral electrode;
It is characterized by including.

また、請求項(2)に記載の発明に係る静電接合治具は
、半導体ウェハ上に載置された絶縁体ウェハに対して電
圧を印加し、両者を静電接合させるための静電接合治具
において、 電圧印加時に生じる静電力により前記絶縁体ウェハの電
圧印加面に吸引接触することのない間隙をもって該絶縁
体ウェハ上方に保持された金属性ダイヤフラムと、 電圧印加の際に前記ダイヤフラムが絶縁体ウェハの電圧
印加面に当接する領域を時間の経過に伴なってその中央
部から周縁部へと拡大していくようダイヤフラムを加圧
するための圧力調整手段と、を含むことを特徴とする。
Further, the electrostatic bonding jig according to the invention described in claim (2) applies a voltage to an insulator wafer placed on a semiconductor wafer to electrostatically bond the two. In the jig, a metal diaphragm is held above the insulator wafer with a gap that prevents it from coming into suction contact with the voltage application surface of the insulator wafer due to electrostatic force generated when voltage is applied; The diaphragm is characterized by comprising a pressure adjustment means for pressurizing the diaphragm so that the area in contact with the voltage application surface of the insulator wafer expands over time from the center to the periphery. .

以下、その具体的な詳細構成を説明する。The specific detailed configuration will be explained below.

本願請求項(1)記載の発明に係る静電接合治具は、絶
縁体ウェハの電圧印加面中央に載置される中央部電極と
、該中央電極を取り巻くリング状に形成された導電材か
らなる少なくとも1の周縁部電極とからなり、更に電圧
印加に際して時間の経過と共に絶縁体ウェハの電圧印加
面への当接電極を中央部電極から周縁部電極へと移行切
替するための電極駆動機構を含む。
The electrostatic bonding jig according to the invention described in claim (1) of the present application includes a central electrode placed at the center of the voltage application surface of an insulating wafer, and a conductive material formed in a ring shape surrounding the central electrode. and at least one peripheral electrode, and further includes an electrode drive mechanism for switching the electrode in contact with the voltage application surface of the insulator wafer from the central electrode to the peripheral electrode over time during voltage application. include.

そして、電圧印加に際しては前述のごとくまず前記中央
部電極のみが絶縁体ウェハの電圧印加面に当接操作され
、その後時間の経過と共により外側の周縁部電極を絶縁
体ウェハの電圧印加面に接触させていく。このとき、接
合不良域の発生を防ぐためには中央から周縁という電極
の操作方向は守らなければならないが、より外側の周縁
部電極が接触操作された時にはその内側にある電極は必
ずしも絶縁体ウェハと接触させておく必要はない。
When applying a voltage, first, only the center electrode is brought into contact with the voltage application surface of the insulator wafer, and then, as time passes, the outer peripheral electrodes are brought into contact with the voltage application surface of the insulator wafer. I'll let you do it. At this time, in order to prevent the occurrence of a bonding failure area, the operating direction of the electrodes from the center to the periphery must be maintained, but when the outer periphery electrodes are contacted, the inner electrodes are not necessarily connected to the insulator wafer. There is no need to keep them in contact.

また、上記各電極を切替駆動操作する駆動機構としては
機械的または電気的いずれの手段をも使用可能である。
Further, as a drive mechanism for switching and driving each of the electrodes, either mechanical or electrical means can be used.

次に、請求項(2)に記載の発明に係る静電接合治具は
、上記第1型式のように複数個の独立駆動される電極で
はなく、電圧印加によりその撓み量が増加して絶縁体ウ
ェハの電圧印加面への接触領域が中央部から周縁部へと
拡大していくような可撓性金属材料からなる単一のダイ
ヤフラムを用いる。
Next, the electrostatic bonding jig according to the invention described in claim (2) does not have a plurality of independently driven electrodes like the first type, but the amount of deflection increases when a voltage is applied to insulate the jig. A single diaphragm of flexible metallic material is used such that the area of contact with the energized surface of the body wafer increases from the center to the periphery.

このダイヤフラムは電圧印加時に絶縁体ウェハとの間に
発生する静電引力によって絶縁体ウェハに接してしまう
ことのない所定間隙を介して保持されている。
This diaphragm is held at a predetermined gap so that it does not come into contact with the insulator wafer due to electrostatic attraction generated between the diaphragm and the insulator wafer when voltage is applied.

そして、本型式の発明においてもダイアフラムに圧力を
印加するための手段が設けられ、これによって電圧印加
開始時には前記ダイアフラムが絶縁体ウェハの電圧印加
開始時間に所定の狭小面積をもって接するように所定の
圧力をダイアフラムに加え、時間の経過と共にダイアフ
ラムと電圧印加面との接触面積を中央部から周縁部に向
けて拡大せてゆくことができる。
Also in this type of invention, a means for applying pressure to the diaphragm is provided, whereby a predetermined pressure is applied so that the diaphragm contacts the insulator wafer with a predetermined narrow area at the time when voltage application starts. is added to the diaphragm, and the contact area between the diaphragm and the voltage application surface can be expanded from the center toward the periphery over time.

[作用] 以上のごとく構成される本発明によれば、電圧印加の際
に中央電極またはダイヤフラムの中央部分のみが絶縁体
ウェハの電圧印加に所定の狭小な外接円の径をもって接
しているに過ぎない。したがって、接合面に作用する静
電力はほぼ中央部に集中し、静電接合される領域は中央
部から徐々に周縁部に向って進行していく。しかし、接
合面の中央部には電界が作用しないため、静電接合が周
縁部に向って進行する速度は律速されていくことになる
[Function] According to the present invention configured as described above, only the center electrode or the center portion of the diaphragm contacts the voltage application of the insulator wafer with a predetermined narrow diameter of the circumscribed circle when voltage is applied. do not have. Therefore, the electrostatic force acting on the bonding surface is concentrated approximately at the center, and the area to be electrostatically bonded gradually progresses from the center toward the periphery. However, since no electric field acts on the center of the bonding surface, the speed at which the electrostatic bond progresses toward the periphery is rate-limited.

そして、本願請求項(1)記載の発明によれば、中央部
電極の外側にある周縁部電極が電圧印加面と接すること
により、また請求項(2)記載の発明においては、ダイ
ヤフラムに加える圧力を増し電圧印加面と接するダイヤ
フラムの面積を増大させることにより静電接合のなされ
る領域の周縁部への進行が再び増長される。
According to the invention described in claim (1) of the present application, the peripheral electrode located outside the center electrode contacts the voltage application surface, and in the invention described in claim (2), the pressure applied to the diaphragm is By increasing the area of the diaphragm in contact with the voltage application surface, the progress of the area where electrostatic bonding is made toward the periphery is again increased.

そして、更に時間が経過するに伴って第1型式の発明に
おいては更に外側の周縁部電極を電圧印加面と接するよ
うにし、また第2型式の発明においては更にダイヤフラ
ムに加える圧力を増して電圧印加面と接するダイヤフラ
ム面積をより拡大させていくことで接合不領域を生じさ
せることなく良好な静電接合領域を周端部にまで−通り
完遂させることができる。
As time passes, in the first type of invention, the outer peripheral electrode is brought into contact with the voltage application surface, and in the second type of invention, the pressure applied to the diaphragm is further increased to apply the voltage. By further enlarging the area of the diaphragm in contact with the surface, it is possible to achieve a good electrostatic bonding area all the way to the peripheral edge without causing any non-bonding areas.

なお、静電接合が−通り周縁部にまで至ったと判断され
れば、製造される半導体製品の特性に悪影響を及ぼさな
い範囲で電圧を上げてより信頼性の高い静電接合を得る
ようにしてもよいことはいうまでもない。
If it is determined that the electrostatic bond has reached the periphery, the voltage should be increased within a range that does not adversely affect the characteristics of the semiconductor product being manufactured to obtain a more reliable electrostatic bond. Needless to say, this is a good thing.

[発明の効果コ 以上説明したように本発明によれば、半導体ウェハに静
電接合をされる絶縁体ウェハの電圧印加面に対する接触
領域が電圧印加開始時間の経過に伴って中央部から周縁
部に向けて拡大させていく構成としたので、半導体ウェ
ハと絶縁体ウェハとの接合界面における気泡状あるいは
半導体ウェハの局部的な凸部あるいは亀裂などとして観
察される接合不領域の発生は最小限に抑制され、極めて
信頼性の高い半導体製品を得ることができる。
[Effects of the Invention] As explained above, according to the present invention, the contact area of the insulator wafer to the voltage application surface that is electrostatically bonded to the semiconductor wafer changes from the center to the periphery as the voltage application start time elapses. Since the configuration is such that the bonding area is expanded toward the bonding surface between the semiconductor wafer and the insulator wafer, the occurrence of non-bonded areas observed as bubbles or local protrusions or cracks on the semiconductor wafer at the bonding interface between the semiconductor wafer and the insulator wafer is minimized. This makes it possible to obtain extremely reliable semiconductor products.

さらに、半導体ウェハと絶縁体ウェハとの静電接合に費
やす時間も、従来方法のようにただ受動的に周縁部に広
がるのを待つというものではないために大幅に短縮でき
、製造される半導体製品のコストに影響を及ぼすことも
ない。
Furthermore, the time spent on electrostatic bonding between a semiconductor wafer and an insulator wafer can be significantly reduced because it does not just passively wait for it to spread to the periphery as in conventional methods, and the semiconductor products manufactured It also has no effect on the cost.

[実施例] 以下、図面に基づき本発明の好適な実施例を説明する。[Example] Hereinafter, preferred embodiments of the present invention will be described based on the drawings.

第1図は本発明の第1型式に係る静電接合治具を用いて
半導体ウェハと絶縁材であるガラスウェハとを静電接合
する際における電圧印加開始前のセツティング状態を示
し、同図(A)は正面図、第(B)はそのI−1=断面
である。
FIG. 1 shows the setting state before the start of voltage application when electrostatically bonding a semiconductor wafer and a glass wafer, which is an insulating material, using an electrostatic bonding jig according to the first type of the present invention. (A) is a front view, and (B) is its I-1 = cross section.

図において、ステンレス材料からなる正の電極板30上
に該電極板30と電気的接続をなすようシリコンウェハ
10が載置されている。口径が76.2111m(3イ
ンチ)、厚さが450.czmのN伝導型シリコンウェ
ハ10はその主表面10a上に複数個形成された不図示
の電気回路を含む。
In the figure, a silicon wafer 10 is placed on a positive electrode plate 30 made of stainless steel so as to be electrically connected to the electrode plate 30. The diameter is 76.2111 m (3 inches) and the thickness is 450. The czm N conductive silicon wafer 10 includes a plurality of electrical circuits (not shown) formed on its main surface 10a.

他方、口径が約76.2mm5厚さがILIlfflの
バイレックスガラスウェハ20はその接合面20bが前
記シリコンウェハ10の接合面10bと重合するよう載
置されている。
On the other hand, a Virex glass wafer 20 having a diameter of about 76.2 mm5 and a thickness of ILIlffl is placed so that its bonding surface 20b overlaps the bonding surface 10b of the silicon wafer 10.

本実施例において特徴的なことは、上記のごとくセット
された被接合材料への電圧印加を同心円状に配設された
複数の電極の切替駆動によって電圧印加面の中央部から
周縁部へと時間の経過と共に電圧印加領域を拡大させて
いく構成にある。
The characteristic feature of this embodiment is that the voltage application to the materials to be welded set as described above is applied over time from the center of the voltage application surface to the periphery by switching drive of a plurality of concentrically arranged electrodes. The configuration is such that the voltage application area is expanded as time progresses.

すなわち、前記重合されたシリコンウェハ10およびパ
イレックスガラスウェハ20上方には直径10mmの円
柱状中央部電極31、該中央部電極、を取り巻くようリ
ング状に形成された第1周内部電極32および該第1周
内部電極32のさらに外側に形成された第2周内部電極
33からなる三段構成の同心円状電極部が配設されてい
る。前記3個の各電極はいずれもステンレス材が用いら
れ、この内箱1および周縁部電極には該3個の電極に電
源50から負の電圧を供給する耐熱リード線310〜3
3cを接続するための孔部32sおよび33sが形成さ
れている。
That is, above the polymerized silicon wafer 10 and Pyrex glass wafer 20, there is a cylindrical center electrode 31 with a diameter of 10 mm, a first circumferential internal electrode 32 formed in a ring shape surrounding the center electrode, and a first peripheral inner electrode 32 formed in a ring shape to surround the center electrode. A concentric electrode portion having a three-stage configuration is provided, which includes a second circumferential internal electrode 33 formed further outside the single circumferential internal electrode 32 . Each of the three electrodes is made of stainless steel, and the inner box 1 and the peripheral electrode are provided with heat-resistant lead wires 310 to 3 that supply a negative voltage from the power source 50 to the three electrodes.
Holes 32s and 33s are formed for connecting 3c.

前記3個の同心状電極31〜33の中央部にはそれぞれ
の電極と係合するつば部301〜303が形成された単
一の軸80が貫設されている。
A single shaft 80 is provided through the center of the three concentric electrodes 31 to 33 and has collars 301 to 303 that engage with the respective electrodes.

軸80の上方部にはねじ歯車88が切られており、また
その上端部はコイルバネ201を介して支持板200に
弾力固定されている。
A screw gear 88 is cut into the upper part of the shaft 80, and its upper end is elastically fixed to a support plate 200 via a coil spring 201.

前記軸80のねじ歯車88側方でレバー90にて操作さ
れる歯車89が噛合する。レバー90を図の矢印方向に
操作すると歯車89が反時計方向に回転して軸80を下
方に移動させ、操作量に応じて各つば部301〜303
と係合する中央部電極31〜33がパイレックスガラス
ウェハ20の電圧印加面20aと当接されることになる
。また、レバー90を逆方向に操作すれば同様にその操
作量に応じて各電極31〜33が上方に移動することに
なる。
A gear 89 operated by a lever 90 meshes with the shaft 80 on the side of the screw gear 88. When the lever 90 is operated in the direction of the arrow in the figure, the gear 89 rotates counterclockwise to move the shaft 80 downward, and each collar 301 to 303 is moved in accordance with the amount of operation.
The central electrodes 31 to 33 that engage with the voltage application surface 20a of the Pyrex glass wafer 20 come into contact with the voltage application surface 20a of the Pyrex glass wafer 20. Furthermore, if the lever 90 is operated in the opposite direction, each of the electrodes 31 to 33 will similarly move upward in accordance with the amount of operation.

次に動作を説明する。Next, the operation will be explained.

まず、電圧印加開始時は既述の理由から中央部電極31
のみをパイレックスガラスウェハ20の電圧印加面20
aに当接させるのであるが、これはレバー90を図の矢
印方向に所定量移動操作することによって軸80が下方
に移動し、それまで該軸80のつば部301によって電
圧印加面20aから非接触状態に保持されていた中央部
電極31が鉛直方向に低下移動し、つば部301による
保持から外れて図のように電圧印加面20a上に載置す
る形になる。
First, when starting voltage application, the center electrode 31
Only the voltage application surface 20 of the Pyrex glass wafer 20
This is done by moving the lever 90 a predetermined amount in the direction of the arrow in the figure to move the shaft 80 downward, and until then the shaft 80 is kept away from the voltage application surface 20a by the flange 301 of the shaft 80. The central electrode 31, which had been held in contact, moves downward in the vertical direction, is no longer held by the collar 301, and is placed on the voltage application surface 20a as shown in the figure.

この結果、電源50より約1ooovの電圧が中央部電
極31からパイレックスガラスウェハの電圧印加面20
aに供給され、シリコンウェハ10とパイレックスガラ
スウェハ20とはその中央部から静電接合がなされ、徐
々に周縁部に向けて進む。
As a result, a voltage of approximately 1ooov is applied from the power supply 50 from the central electrode 31 to the voltage application surface 20 of the Pyrex glass wafer.
A, the silicon wafer 10 and the Pyrex glass wafer 20 are electrostatically bonded from the center and gradually move toward the periphery.

なお、この時第1周縁部電極32と第2周縁部電極33
とはそれぞれ軸80のつば部302および303にて電
圧印加面20aに接することなきよう保持されている。
Note that at this time, the first peripheral electrode 32 and the second peripheral electrode 33
are held at the flanges 302 and 303 of the shaft 80, respectively, so as not to come into contact with the voltage application surface 20a.

そして、約1分間が経過すると接合不良域は中央部電極
31の面31aよりもかなり大きくなっている。この状
態から再びレバー90を同方向に操作し、軸80をより
下方に移動させることによって第1周縁部電極32を電
圧印加面24に接触させて、静電力の作用する領域を広
げ、さらに接合領域を拡大していく。このときも第2周
縁部電極33はっは部303にて保持されており、電圧
印加面20gとは非接触状態にある。
Then, after about one minute has passed, the poor bonding area has become considerably larger than the surface 31a of the central electrode 31. From this state, the lever 90 is operated in the same direction again to move the shaft 80 further downward, thereby bringing the first peripheral electrode 32 into contact with the voltage application surface 24, expanding the area on which the electrostatic force acts, and further bonding. Expanding the area. At this time as well, the second peripheral electrode 33 is held by the cap 303 and is in a non-contact state with the voltage application surface 20g.

さらに約1分間経過後、接合領域は接合不良域を生成す
ることなくほぼ周縁部近傍にまで進行している。そして
、更にレバー90を操作して軸80を下方に移動させ、
第2周内部電極33の面33aを電圧印加面24に接触
させることにより静電接合作用は完全に両材料の接合面
周端部にまで行き渡り、電圧印加開始から約3分以内に
滞りなく静電接合が終了することになる。
After approximately 1 minute has passed, the bonding region has progressed almost to the vicinity of the peripheral edge without forming a defective bonding area. Then, further operate the lever 90 to move the shaft 80 downward,
By bringing the surface 33a of the second circumferential internal electrode 33 into contact with the voltage application surface 24, the electrostatic bonding effect is completely spread to the peripheral edge of the bonding surface of both materials, and the electrostatic bonding effect is completely stabilized within about 3 minutes from the start of voltage application. Electrical bonding will be completed.

なお、本実施例では電極駆動機構として歯車を用いた機
械的方法を示したが、同様の作用を果すものであれば他
の機械的方法あるいは電気的方法も使用可能であること
はいうまでもない。
Although this example shows a mechanical method using gears as the electrode drive mechanism, it goes without saying that other mechanical or electrical methods can also be used as long as they achieve the same effect. do not have.

また、図示例では口径3インチのシリコンウェハ10と
パイレックスガラスウェハ20との組合せを被接合材と
して採用したが、こうした寸法に特に限定される必要は
なく、材料の大きさに応じて中央部電極および周縁部電
極の形状や大きさ、そして周縁部電極の数を適宜変更可
能である。
Further, in the illustrated example, a combination of a silicon wafer 10 with a diameter of 3 inches and a Pyrex glass wafer 20 is used as the material to be bonded, but there is no need to be particularly limited to these dimensions, and the center electrode can be adjusted according to the size of the materials. The shape and size of the peripheral electrodes and the number of peripheral electrodes can be changed as appropriate.

第2図に本発明に係る第2型式の静電接合治具を用いて
上記第1実施例同様シリコンウェハ10とパイレックス
ガラスウェハ20との静電接合工程を示す。同図(A)
は電圧変化前、(B)は電圧印加開始時、そして(C)
は電圧印加終了時の状態をそれぞれ示す。なお、静電接
合時の温度、m150より印加される電圧および正の電
極板の材料、形状等については前記第1一実施例と同様
であるためその説明を省略する。
FIG. 2 shows an electrostatic bonding process between a silicon wafer 10 and a Pyrex glass wafer 20 using a second type of electrostatic bonding jig according to the present invention, similar to the first embodiment. Same figure (A)
is before voltage change, (B) is at the start of voltage application, and (C) is
indicates the state at the end of voltage application. Note that the temperature during electrostatic bonding, the voltage applied from m150, the material and shape of the positive electrode plate, etc. are the same as in the first embodiment, and therefore their explanation will be omitted.

本実施例において特徴的なことは、第1実施例における
複数の同心円状電極の代りに単一のダイアフラムベロー
をパイレックスガラスウェハ20の電圧印加面20aへ
の電圧供給手段として用いたことにある。すなわち同図
(A)において、重合された半導体ウェハ10とパイレ
ックスガラスウェハ20上方にその距離Jl −1au
iを隔てて厚さ50μmのステンレス材からなるダイア
フラムベロー41が配設されており、該ダイアフラムベ
ロー41は外径100mm、肉厚約2.5mmのステン
レス材からなるパイル95に設けたつば部96に溶接固
定されている。
A feature of this embodiment is that a single diaphragm bellows is used as a voltage supply means to the voltage application surface 20a of the Pyrex glass wafer 20 instead of the plurality of concentric electrodes in the first embodiment. That is, in the same figure (A), there is a distance Jl -1au above the superposed semiconductor wafer 10 and the Pyrex glass wafer 20.
A diaphragm bellows 41 made of a stainless steel material with a thickness of 50 μm is arranged across from the diaphragm bellows 41 with a collar portion 96 provided on a pile 95 made of a stainless steel material with an outer diameter of 100 mm and a wall thickness of about 2.5 mm. It is fixed by welding.

同図(A)の電圧印加前の状態において、ダイアフラム
ベロー41は電圧印加面20aに接することなく上述の
ごとく距離1−1ffl麿を隔てて保持されており、こ
れによって電源50より1口00vの電圧が印加されて
も静電力の作用によりダイアフラムベロー41とパイレ
ックスガラスウェハ20の電圧印加面20aとが接触す
ることはない。
In the state before voltage application as shown in FIG. Even when a voltage is applied, the diaphragm bellows 41 and the voltage application surface 20a of the Pyrex glass wafer 20 do not come into contact due to the action of electrostatic force.

こうした状態から次に同図(B)の電圧印加開始状態に
移行し、パイル95を介してダイアフラムベロー41に
対して電圧印加面20aと約直径dl=10mmで接す
るよう不図示の圧力調整弁により1kg−f/cm2の
圧力Piを加えていく。
From this state, the voltage application start state shown in FIG. A pressure Pi of 1 kg-f/cm2 is applied.

この結果、シリコンウェハ10とパイレックスガラスウ
ェハ20との接合領域は接合不良域を生ずることのなく
中央部から徐々に周縁部に向う。
As a result, the bonding region between the silicon wafer 10 and the Pyrex glass wafer 20 gradually moves from the center toward the periphery without causing a bonding failure area.

そして、ダイアフラムベロー41に加える圧力を増して
行き、電圧変化開始後約2分経過後の同図(C)におけ
る電圧印加終了時点では圧力調整弁によりダイアフラム
ベロー41に約4kg−f/cI02の圧力P2が加え
られた状態となり、ダイアフラムベロー41と電圧印加
面20aとの接触部が直径d2−約70maとなるよう
操作した。この結果、接合不良域が生成されることなく
完全に周縁部に至るまで完璧な静電接合達成できること
を確認した。
Then, the pressure applied to the diaphragm bellows 41 is increased, and at the end of the voltage application as shown in FIG. P2 was applied, and the operation was performed so that the contact portion between the diaphragm bellows 41 and the voltage application surface 20a had a diameter d2 - about 70 ma. As a result, it was confirmed that perfect electrostatic bonding could be achieved all the way to the periphery without any defective bonding areas.

以上説明したように、上記両実施例に係る本発明の静電
接合治具により、比較的短時間で接合不良時の発生を招
くことなく信頼性の高い半導体ウェハと絶縁体ウェハと
の静電接合が実現できる。
As explained above, by using the electrostatic bonding jig of the present invention according to the above embodiments, the electrostatic bonding between the semiconductor wafer and the insulator wafer can be bonded with high reliability in a relatively short period of time without causing bonding failure. Bonding can be achieved.

第3図に本発明の前記第1型式に係る静電接合治具の変
型例を示す。なお、図中第1実施例と同等の構成要素に
は同一符号を付し、その説明を省略する。
FIG. 3 shows a modification of the electrostatic bonding jig according to the first type of the present invention. In the drawings, the same components as those in the first embodiment are denoted by the same reference numerals, and the explanation thereof will be omitted.

本実施例において特徴的なことは、第1実施例のように
時間の経過と共に電極を切替え駆動操作するのでなく、
同心円状に配列された複数段の電極は予め絶縁体ウェハ
上に載置状態におき、電極そのもののを移動させること
なく電圧印加対象となる電極を中央部から周縁部へと時
間の経過と共にスイッチ操作で切り替えていく構成にあ
る。
The characteristic feature of this embodiment is that instead of switching and driving the electrodes over time as in the first embodiment,
Multiple stages of concentrically arranged electrodes are placed on an insulator wafer in advance, and the electrodes to which voltage is applied are switched over time from the center to the periphery without moving the electrodes themselves. It has a configuration that can be switched by operation.

すなわち、図において第1実施例同様中央部電極31゛
、第1および第2周縁部電極32′および33′が同心
円状に組み合された電圧印加手段が配設されているが、
これらは電圧印加開始前に既にパイレックスガラスウェ
ハ20上に直接載置状態にある。もちろん材質は同様に
ステンレスである。そして、これら各電極31゛〜33
′はそれぞれ約2II11の間隙をもって互いに電気的
に絶縁されている。
That is, in the figure, as in the first embodiment, a voltage applying means is provided in which a central electrode 31' and first and second peripheral electrodes 32' and 33' are combined concentrically.
These are already placed directly on the Pyrex glass wafer 20 before the voltage application starts. Of course, the material is also stainless steel. And each of these electrodes 31'' to 33
' are each electrically insulated from each other with a gap of approximately 2II11.

この状態から、電圧印加開始時には中央部電極31″に
のみ負の電圧が印加されるようスイッチS1を入れ、所
定の時間が経過すると共にスイッチS2、スイッチS3
を順にオンしてゆき、中央から周縁部に向って静電接合
を行わせていく。
From this state, when starting voltage application, switch S1 is turned on so that a negative voltage is applied only to the central electrode 31'', and as a predetermined time elapses, switch S2 and switch S3 are turned on.
are turned on in order to cause electrostatic bonding to occur from the center to the periphery.

従って、前記第1実施例では本発明の第1型式の静電接
合治具が中央電極と周縁部電極とを順次ガラスウェハに
接触させるための作動機構を備えるように記載したが、
本実施例のように電圧変化に先立ちガラスウェハの電圧
印加面に中央部電極とすべての周縁部電極とを載置状態
におき、電圧変化に際しては電気的方法による簡単な切
替で静電接合作用を拡大していくように構成しても接合
不良域の発生を確実に抑制でき、短時間で静電接合作用
を完了できる。
Therefore, in the first embodiment, the first type of electrostatic bonding jig of the present invention was described as having an actuation mechanism for sequentially bringing the center electrode and the peripheral electrode into contact with the glass wafer.
As in this example, the center electrode and all the peripheral electrodes are placed on the voltage application surface of the glass wafer prior to voltage change, and when the voltage changes, electrostatic bonding is effected by simple switching using an electrical method. Even if the structure is configured such that the area is expanded, it is possible to reliably suppress the occurrence of a defective bonding area, and the electrostatic bonding action can be completed in a short time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1型式に係る静電接合治具を用いて
行う静電接合の第1実施例を示す正面図および平面図、 第2図は本発明の第2型式に係る静電接合治具を用いて
行う静電接合の第2実施例を示す工程図、第3図は本発
明の第1形式に係る静電接合治具の変型例を示す図、 第4図は従来の静電接合治具を用いたセツティング図、 第5図は従来の静電接合治具を用いて静電接合したサン
プルの平面図および正面図、 第6図は問題となる接合不良域が生成される原因を示す
説明図、 第7図は本発明の静電接合治具に至る着眼点を示す静電
接合のセツティング図である。 10 ・・・ 半導体ウェハ 10b ・・・ 半導体ウェハの静電接合面20 ・・
・ ガラスウェハ 20a  ・・・ ガラスウェハの電圧印加面20b 
 ・・・ ガラスウェハの静電接合面30 ・・・ 正
の電極板 31 ・・・ 中央部電極 32.33 ・・・ 周縁部電極 41 ・・・ 金属ダイアフラムベロー50 ・・・ 
電源 80・・・軸 90 ・・・ レバー 95 ・・・ バイブ 100  ・・・ 接合不良域 200 ・・・ 支持板 201 ・・・ コイルバネ 木戸か第2型人り琳り胛電持合方Jr溺・・2行う静C
得す工殺コ第2図 襦15A(A)すI−I’喧面 第1図(B) 第 図 第 図 3更束っ肴す亀千杏耐白A11.・(升?@(寿会郡7
ンク・ルリ干幻ト]第 図 (A) 第5FA(A)5工rtrffi 第 図 (B) ア4タ貢とrJう↑辱合坏良上式r±INされる2艮と
目し卜す図第6図 本夛【明つガ争電水ト倉づ占り専Cユ至ち易ν艮士、4
才・丁乞ッシン7゛凹第 図
FIG. 1 is a front view and a plan view showing a first embodiment of electrostatic bonding using an electrostatic bonding jig according to the first type of the present invention, and FIG. A process diagram showing a second embodiment of electrostatic bonding performed using an electrostatic bonding jig, FIG. 3 is a diagram showing a modification of the electrostatic bonding jig according to the first type of the present invention, and FIG. 4 is a diagram showing a conventional electrostatic bonding jig. Fig. 5 is a plan view and front view of a sample electrostatically bonded using a conventional electrostatic bonding jig, and Fig. 6 shows the problematic bonding defect area. FIG. 7 is a setting diagram of electrostatic bonding showing the point of view leading to the electrostatic bonding jig of the present invention. 10... Semiconductor wafer 10b... Electrostatic bonding surface 20 of semiconductor wafer...
- Glass wafer 20a... Voltage application surface 20b of glass wafer
... Electrostatic bonding surface 30 of glass wafer ... Positive electrode plate 31 ... Center electrode 32, 33 ... Peripheral electrode 41 ... Metal diaphragm bellows 50 ...
Power supply 80...Axle 90...Lever 95...Vibe 100...Poor connection area 200...Support plate 201...Coil spring kido or 2nd type Hitori Rinri Tsuden Mochiai Kata Jr.・2 Do static C
Tokusu Kosatsuko Figure 2 Figure 15A (A) I-I' side Figure 1 (B) Figure Figure 3 Kamechian Taishiro A11.・(Masu?@(Kotobuki-gun 7)
Figure (A) 5th FA (A) 5th rtrffi Figure (B) A4 Tagu and rJ ↑ Humiliation joint meeting ceremony r±IN and sight book Fig. 6 Hon.
Sai・Dingogishin 7゛Concave Diagram

Claims (2)

【特許請求の範囲】[Claims] (1)半導体ウェハ上に載置された絶縁体ウェハに対し
て電圧を印加し、両者を静電接合させるための静電接合
治具において、 前記絶縁体ウェハの電圧印加面中央部に対向して近接配
置される中央部電極と、 前記中央部電極を包囲するようリング状に形成された少
なくとも一の周縁部電極と、 絶縁体ウェハに対する電圧印加の際に時間の経過に伴な
って該絶縁体ウェハの電圧印加面への当接電極を中央部
電極から周縁部電極へと移行切替する電極駆動機構と、
を含むことを特徴とする静電接合治具。
(1) In an electrostatic bonding jig for applying a voltage to an insulator wafer placed on a semiconductor wafer and electrostatically bonding the two, a jig that faces the center of the voltage application surface of the insulator wafer. a central electrode disposed in close proximity to the central electrode; at least one peripheral electrode formed in a ring shape to surround the central electrode; an electrode drive mechanism that switches an electrode in contact with a voltage application surface of the body wafer from a central electrode to a peripheral electrode;
An electrostatic bonding jig characterized by comprising:
(2)半導体ウェハ上に載置された絶縁体ウェハに対し
て電圧を印加し、両者を静電接合させるための静電接合
治具において、 電圧印加時に生じる静電力により前記絶縁体ウェハの電
圧印加面に吸引接触することのない間隙をもって該絶縁
体ウェハ上方に保持された金属性ダイヤフラムと、 電圧印加の際に前記ダイヤフラムが絶縁体ウェハの電圧
印加面に当接する領域を時間の経過に伴なってその中央
部から周縁部へと拡大していくようダイヤフラムを加圧
するための圧力調整手段と、を含むことを特徴とする静
電接合治具。
(2) In an electrostatic bonding jig for applying a voltage to an insulator wafer placed on a semiconductor wafer to electrostatically bond the two, the voltage of the insulator wafer due to the electrostatic force generated when voltage is applied is A metallic diaphragm is held above the insulator wafer with a gap that does not come into suction contact with the application surface, and a region where the diaphragm contacts the voltage application surface of the insulator wafer when voltage is applied is changed over time. an electrostatic bonding jig, characterized in that it includes a pressure adjusting means for pressurizing the diaphragm so that the pressure increases from the center to the periphery of the diaphragm.
JP19385588A 1988-08-02 1988-08-02 Electrostatic bonding jig Expired - Fee Related JP2642154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19385588A JP2642154B2 (en) 1988-08-02 1988-08-02 Electrostatic bonding jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19385588A JP2642154B2 (en) 1988-08-02 1988-08-02 Electrostatic bonding jig

Publications (2)

Publication Number Publication Date
JPH0242710A true JPH0242710A (en) 1990-02-13
JP2642154B2 JP2642154B2 (en) 1997-08-20

Family

ID=16314874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19385588A Expired - Fee Related JP2642154B2 (en) 1988-08-02 1988-08-02 Electrostatic bonding jig

Country Status (1)

Country Link
JP (1) JP2642154B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027930A (en) * 2006-07-18 2008-02-07 Shinko Electric Ind Co Ltd Anodic bonding apparatus
JP2011049324A (en) * 2009-08-26 2011-03-10 Seiko Instruments Inc Anode boding method and method of manufacturing piezoelectric vibrator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027930A (en) * 2006-07-18 2008-02-07 Shinko Electric Ind Co Ltd Anodic bonding apparatus
JP2011049324A (en) * 2009-08-26 2011-03-10 Seiko Instruments Inc Anode boding method and method of manufacturing piezoelectric vibrator

Also Published As

Publication number Publication date
JP2642154B2 (en) 1997-08-20

Similar Documents

Publication Publication Date Title
JP4578651B2 (en) Plasma processing method, plasma processing apparatus, and plasma etching method
KR100437977B1 (en) Hot Plate and Manufacturing Method of Semiconductor Device
US20050179360A1 (en) Image display device, method of manufacturing image display device, and manufacturing apparatus
JP2010021510A (en) Substrate support device and plasma processing apparatus
JP2000124299A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
JPH0242710A (en) Electrostatic joining jig
JP3393118B2 (en) Plasma etching apparatus and method of manufacturing semiconductor device
JP2008108703A (en) Planar heater and semiconductor heat treatment device equipped with this heater
JPH0256918A (en) Direct joint of semiconductor wafer
TW202331928A (en) Electrostatic chuck device and temperature control method
US8444801B2 (en) Anodic bonding method and piezoelectric vibrator manufacturing method
JP2965008B2 (en) Anodic bonding method and apparatus
JPH06169008A (en) Electrostatic chucking device and method
JPH07183181A (en) Anode joint device and anode joint method
JPH07116868A (en) Method and device for joining metallic material
JPH09257832A (en) Electret applied device and manufacture thereof
JPH0577064A (en) Ultrasonic welding method
JP4110696B2 (en) Polarization processing method and apparatus
JPH02141442A (en) Method for anodically bonding silicon wafer and glass substrate
KR980012653A (en) Piezoelectric transformer
CN109202248A (en) A kind of anti-splashing resistance spot welding method and equipment
JPH09257833A (en) Electret applied device and manufacture thereof
JPS63229863A (en) Method of joining anode
JPS6338265A (en) Method for bonding anode
JPH0551270A (en) Electrostatic joining device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees