JPH0242246B2 - - Google Patents
Info
- Publication number
- JPH0242246B2 JPH0242246B2 JP58111691A JP11169183A JPH0242246B2 JP H0242246 B2 JPH0242246 B2 JP H0242246B2 JP 58111691 A JP58111691 A JP 58111691A JP 11169183 A JP11169183 A JP 11169183A JP H0242246 B2 JPH0242246 B2 JP H0242246B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- circuit
- pulse
- time
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 101001080825 Homo sapiens PH and SEC7 domain-containing protein 1 Proteins 0.000 description 1
- 102100027472 PH and SEC7 domain-containing protein 1 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
- H03K5/007—Base line stabilisation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、電子その他の粒子に原因するパルス
電流の計数処理等に適したパルス信号処理回路に
関する。
電流の計数処理等に適したパルス信号処理回路に
関する。
（従来技術の説明）
例えばPSD（ポジシヨン・センシテイブ・ダイ
オード）とかレジステイブアノードを用いるフオ
トンカウンテイングイメージング装置が知られて
いる。
オード）とかレジステイブアノードを用いるフオ
トンカウンテイングイメージング装置が知られて
いる。
第１図はPSDを用いたフオトカウンテイング
イメージング装置の基本的な構成例を示すブロツ
ク図である。
イメージング装置の基本的な構成例を示すブロツ
ク図である。
微弱光検出管１は光電面１ａ、マイクロチヤン
ネルプレート１ｂ、PSD１ｃを含んでいる。
ネルプレート１ｂ、PSD１ｃを含んでいる。
今説明のために、光電面１ａに図示の矢印の領
域にフオトンが分布して順次入射したとする。
域にフオトンが分布して順次入射したとする。
このフオトンに対応する光電子はマイクロチヤ
ンネルプレート１ｂで増倍され、PSD１ｃに入
射させられる。
ンネルプレート１ｂで増倍され、PSD１ｃに入
射させられる。
この入射位置は光電面１ａに入射したフオトン
の位置に対応している。
の位置に対応している。
PSD１ｃの表面には均一な抵抗層が形成され
その４辺にそれぞれＸ，Ｙ軸に対応して２組の電
極x1，x2、y1，y2が設けられている。
その４辺にそれぞれＸ，Ｙ軸に対応して２組の電
極x1，x2、y1，y2が設けられている。
それぞれの電極からの信号はPSD１ｃの表面
に入射して増倍された電子の各電極からの距離に
対応して変わる。
に入射して増倍された電子の各電極からの距離に
対応して変わる。
このそれぞれの電極からの出力をパルス信号処
理回路群２のパルス信号処理回路c1〜c4で直流レ
ベルに変換する。
理回路群２のパルス信号処理回路c1〜c4で直流レ
ベルに変換する。
これ等の直流レベルを演算回路群３の演算回路
d1，d2により演算してPSD１ｃへの入射位置のＸ
およびＹ座標を求める。
d1，d2により演算してPSD１ｃへの入射位置のＸ
およびＹ座標を求める。
このＸおよびＹ座標の値は、AD変換回路群４
のAD変換回路e1，e2よりデイジタル変換されて
フレームメモリ装置５の前記座標対応に設けられ
たメモリに頻度として入力され蓄積される。
のAD変換回路e1，e2よりデイジタル変換されて
フレームメモリ装置５の前記座標対応に設けられ
たメモリに頻度として入力され蓄積される。
フレームメモリ装置５の内容は、テレビジヨン
モニタ６に逐次表示される。
モニタ６に逐次表示される。
このような装置で前記PSD１ｃからのパルス
信号入射位置を正確に演算するためにパルス信号
の大きさを精密に検出する必要がある。
信号入射位置を正確に演算するためにパルス信号
の大きさを精密に検出する必要がある。
パルス信号の大きさを直流レベルに変換する信
号処理回路として、第２図ＡおよびＢに示すよう
な回路が考えられる。
号処理回路として、第２図ＡおよびＢに示すよう
な回路が考えられる。
第２図Ａに示す回路は、検出器Ｄ（前記PSD１
ｃの１つの出力端子）より得られるパルス信号電
流を前置増幅器A1により増幅する。
ｃの１つの出力端子）より得られるパルス信号電
流を前置増幅器A1により増幅する。
前記前置増幅器A1の出力は積分器Ｉに入力さ
れる。
れる。
積分器Ｉは演算増幅器A2、入力抵抗Ｒ、積分
コンデンサC2およびリセツトスイツチＳにより
構成されている。
コンデンサC2およびリセツトスイツチＳにより
構成されている。
積分コンデンサC2は前置増幅器A1により増幅
されたパルス信号の大きさに応じて次の式で与え
られる積分出力V0を出力する。
されたパルス信号の大きさに応じて次の式で与え
られる積分出力V0を出力する。
V0＝（１／C2R）∫edt
このとき、検出器Ｄのリーク電流、前置増幅器
のオフセツト、ドリフト等によりパルス信号のベ
ースラインは0Vでなく、ある変位v0を持つこと
がある。
のオフセツト、ドリフト等によりパルス信号のベ
ースラインは0Vでなく、ある変位v0を持つこと
がある。
この変位v0が第３図Ａに示されているように常
に一定であれば同図に示す−v0で示したオフセツ
ト調整により差し引くことができる。
に一定であれば同図に示す−v0で示したオフセツ
ト調整により差し引くことができる。
しかしながら前記v0は温度、経時変化により変
動することが予想できるから、調整を繰り返す必
要がある。
動することが予想できるから、調整を繰り返す必
要がある。
第３図Ｂに完全なオフセツト調整が行われた場
合の積分出力V0を示す。
合の積分出力V0を示す。
オフセツト調整が不完全の場合は、第３図Ｃに
示すように正確な積分値が得られない。
示すように正確な積分値が得られない。
第２図Ｂに示すように検出器Ｄの基準電位が接
地電位より浮いた状態で使用される場合がある。
この場合コンデンサC1によるコンデンサ結合に
より信号を取り出す方法が考えられる。しかしこ
のとき第３図Ｄに対比して示されているように、
パルス信号のベースラインはパルス計数率にした
がつて変動してしまうと言う問題が予想される。
地電位より浮いた状態で使用される場合がある。
この場合コンデンサC1によるコンデンサ結合に
より信号を取り出す方法が考えられる。しかしこ
のとき第３図Ｄに対比して示されているように、
パルス信号のベースラインはパルス計数率にした
がつて変動してしまうと言う問題が予想される。
（発明の目的の説明）
本発明の目的は、前述したパルス信号のベース
ラインドリフトの影響を除去し信号に正確に対応
する直流レベルを得ることができるパルス信号処
理回路を提供することにある。
ラインドリフトの影響を除去し信号に正確に対応
する直流レベルを得ることができるパルス信号処
理回路を提供することにある。
（発明の構成）
前記目的を達成するために、本発明によるパル
ス信号処理回路は、パルス信号のベースラインの
レベル変動が予想されるパルス信号源と、前記パ
ルス信号源に信号入力端子が接続されておりパル
ス信号を一定時間遅延させる遅延回路と、前記遅
延回路出力をクランプするクランプ回路と、積分
コンデンサが入出力端子間に接続されており、前
記クランプ回路を介して遅延されパルス信号が前
記入力端子に接続されている積分回路と、前記積
分コンデンサに並列に接続されている常閉形のリ
セツトスイツチと、前記パルス信号源の発生した
パルスを検出しそのパルス検出時点から前記パル
ス信号の通常予想される持続時間と前記遅延回路
の遅延時間の和に相当する時間だけ制御信号を発
生しその期間前記リセツトスイツチを開成する制
御信号発生回路から構成されている。
ス信号処理回路は、パルス信号のベースラインの
レベル変動が予想されるパルス信号源と、前記パ
ルス信号源に信号入力端子が接続されておりパル
ス信号を一定時間遅延させる遅延回路と、前記遅
延回路出力をクランプするクランプ回路と、積分
コンデンサが入出力端子間に接続されており、前
記クランプ回路を介して遅延されパルス信号が前
記入力端子に接続されている積分回路と、前記積
分コンデンサに並列に接続されている常閉形のリ
セツトスイツチと、前記パルス信号源の発生した
パルスを検出しそのパルス検出時点から前記パル
ス信号の通常予想される持続時間と前記遅延回路
の遅延時間の和に相当する時間だけ制御信号を発
生しその期間前記リセツトスイツチを開成する制
御信号発生回路から構成されている。
（実施例の説明）
以下、図面等を参照して本発明をさらに詳しく
説明する。
説明する。
第４図は本発明によるパルス信号処理回路の実
施例を示す回路図である。
施例を示す回路図である。
第５図は前記パルス信号処理回路の動作を説明
するための波形図である。
するための波形図である。
遅延回路１０は、第１図に示したPSD１ｃの
ようにパルス信号のベースラインのレベル変動が
予想されるパルス信号源に接続されている。
ようにパルス信号のベースラインのレベル変動が
予想されるパルス信号源に接続されている。
この遅延回路１０はパルス信号を一定短時間遅
延させる。前記遅延回路１０の出力端にはクラン
プ回路１１が接続されている。コンデンサCLが
クランプコンデンサを形成している。
延させる。前記遅延回路１０の出力端にはクラン
プ回路１１が接続されている。コンデンサCLが
クランプコンデンサを形成している。
積分回路は演算増幅器A2とコンデンサC2によ
り形成されている。
り形成されている。
演算増幅器A2の入出力端子間に積分コンデン
サC2が接続されており、前記クランプ回路１１
を介して遅延されたパルス信号が前記入力端子に
接続されている。
サC2が接続されており、前記クランプ回路１１
を介して遅延されたパルス信号が前記入力端子に
接続されている。
積分コンデンサC2に常閉形のリセツトスイツ
チ１３が接続されており、常時は演算増幅器A2
の入出力端子間は短絡されている。
チ１３が接続されており、常時は演算増幅器A2
の入出力端子間は短絡されている。
前記リセツトスイツチ１３は制御信号発生回路
１４からの信号により開成される。
１４からの信号により開成される。
制御信号発生回路１４は、前記パルス信号源の
発生したパルスを検出しそのパルス検出時点から
前記パルス信号の通常予想される持続時間と前記
遅延回路の遅延時間の和に相当する時間だけ制御
信号を発生する。
発生したパルスを検出しそのパルス検出時点から
前記パルス信号の通常予想される持続時間と前記
遅延回路の遅延時間の和に相当する時間だけ制御
信号を発生する。
第５図Ａに示すパルス信号が信号処理回路の入
力端子１５に接続されると、制御信号発生回路１
４はパルス信号の立ち上がりを検出して、第５図
Ｂに示す信号を発生しそのリセツトスイツチ１３
を開き積分可能な状態を形成する。
力端子１５に接続されると、制御信号発生回路１
４はパルス信号の立ち上がりを検出して、第５図
Ｂに示す信号を発生しそのリセツトスイツチ１３
を開き積分可能な状態を形成する。
第５図Ａに示すパルス信号は、遅延回路１０に
より、第５図Ｃに示すように一定短時間遅延させ
られる。一定短時間遅延させた信号は、クランプ
回路１１を介して積分回路に接続され、第５図Ｄ
に示すように積分される。
より、第５図Ｃに示すように一定短時間遅延させ
られる。一定短時間遅延させた信号は、クランプ
回路１１を介して積分回路に接続され、第５図Ｄ
に示すように積分される。
前記構成のパルス信号処理回路は第１図を用い
て説明した装置の信号処理回路群を構成するパル
ス信号処理回路c1〜c4として好適に利用できる。
て説明した装置の信号処理回路群を構成するパル
ス信号処理回路c1〜c4として好適に利用できる。
なお、本発明によるパルス信号処理回路は、第
１図に示す装置に適用されるだけではなく、他の
粒子線の検出にも広く利用できる。
１図に示す装置に適用されるだけではなく、他の
粒子線の検出にも広く利用できる。
（効果の説明）
以上説明したように、本発明によるパルス信号
処理回路はパルス発生源のベースレベルの変動、
例えば、検出器のリーク電流、前置増幅器のオフ
セツト、ドリフト等により影響されず、パルス信
号に対応する直流レベルを得ることができる。し
たがつて、前述したPSD等を用いたフオトカウ
ンテイングイメージング装置のパルス積分回路等
に好適に利用できる。
処理回路はパルス発生源のベースレベルの変動、
例えば、検出器のリーク電流、前置増幅器のオフ
セツト、ドリフト等により影響されず、パルス信
号に対応する直流レベルを得ることができる。し
たがつて、前述したPSD等を用いたフオトカウ
ンテイングイメージング装置のパルス積分回路等
に好適に利用できる。
第１図はPSDを用いたフオトンカウンテイン
グイメージング装置の基本的な構成図である。第
２図Ａは従来の直結形パルス信号処理回路の構成
例を示す回路図である。第２図Ｂは容量結合形パ
ルス信号処理回路の前段の部分を示す回路図であ
る。第３図は前記各回路の動作を説明するための
波形図である。第４図は本発明によるパルス信号
処理回路の実施例を示す回路図である。第５図は
第３図に示した回路の動作を説明するための波形
図である。 A1……前置増幅器、C1……結合コンデンサ、
A2……演算増幅器、C2……積分コンデンサ、Ｄ
……検出器、Ｓ……リセツトスイツチ、１……微
弱光検出管、２……パルス信号処理回路群、３…
…演算回路群、４……AD変換回路群、５……フ
レームメモリ装置、６……テレビジヨンモニタ、
１０……遅延回路、１１……クランプ回路、１２
……積分回路、１３……リセツトスイツチ、１４
……制御信号発生回路、１５……入力端子。
グイメージング装置の基本的な構成図である。第
２図Ａは従来の直結形パルス信号処理回路の構成
例を示す回路図である。第２図Ｂは容量結合形パ
ルス信号処理回路の前段の部分を示す回路図であ
る。第３図は前記各回路の動作を説明するための
波形図である。第４図は本発明によるパルス信号
処理回路の実施例を示す回路図である。第５図は
第３図に示した回路の動作を説明するための波形
図である。 A1……前置増幅器、C1……結合コンデンサ、
A2……演算増幅器、C2……積分コンデンサ、Ｄ
……検出器、Ｓ……リセツトスイツチ、１……微
弱光検出管、２……パルス信号処理回路群、３…
…演算回路群、４……AD変換回路群、５……フ
レームメモリ装置、６……テレビジヨンモニタ、
１０……遅延回路、１１……クランプ回路、１２
……積分回路、１３……リセツトスイツチ、１４
……制御信号発生回路、１５……入力端子。
Claims (1)
- 【特許請求の範囲】 １ パルス信号のベースラインのレベル変動が予
想されるパルス信号源と、前記パルス信号源に信
号入力端子が接続されておりパルス信号を一定時
間遅延させる遅延回路と、前記遅延回路出力をク
ランプするクランプ回路と、積分コンデンサが入
出力端子間に接続されており、前記クランプ回路
を介して遅延されパルス信号が前記入力端子に接
続されている積分回路と、前記積分コンデンサに
並列に接続されている常閉形のリセツトスイツチ
と、前記パルス信号源の発生したパルスを検出し
そのパルス検出時点から前記パルス信号の通常予
想される持続時間と前記遅延回路の遅延時間の和
に相当する時間だけ制御信号を発生しその期間前
記リセツトスイツチを開成する制御信号発生回路
から構成したパルス信号処理回路。 ２ 前記パルス信号源はポジシヨン・センシテイ
ブ・ダイオードである特許請求の範囲第１項記載
のパルス信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111691A JPS603229A (ja) | 1983-06-21 | 1983-06-21 | パルス信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111691A JPS603229A (ja) | 1983-06-21 | 1983-06-21 | パルス信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603229A JPS603229A (ja) | 1985-01-09 |
| JPH0242246B2 true JPH0242246B2 (ja) | 1990-09-21 |
Family
ID=14567721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111691A Granted JPS603229A (ja) | 1983-06-21 | 1983-06-21 | パルス信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603229A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122365A (ja) * | 1988-10-31 | 1990-05-10 | Hitachi Ltd | プロセッサ割当て方式 |
| US5301324A (en) * | 1992-11-19 | 1994-04-05 | International Business Machines Corp. | Method and apparatus for dynamic work reassignment among asymmetric, coupled processors |
| US7472205B2 (en) | 2002-04-24 | 2008-12-30 | Nec Corporation | Communication control apparatus which has descriptor cache controller that builds list of descriptors |
-
1983
- 1983-06-21 JP JP58111691A patent/JPS603229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS603229A (ja) | 1985-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5623954B2 (ja) | 放射線撮像のための撮像素子 | |
| US7271395B2 (en) | Device and method for the measurement of depth of interaction using co-planar electrodes | |
| JPH07294248A (ja) | 測距装置 | |
| US6420710B1 (en) | Device for spectrometric measurement in the field of gamma photon detection | |
| JP4570132B2 (ja) | Ｘ線画像のサブピクセル分解能のための中心点装置及び方法 | |
| US8575534B2 (en) | Cross-strip charge multiplexing readout for differential detector arrays with capacitive row and column charge splitters | |
| JPH02234049A (ja) | ストリークカメラ装置 | |
| JPH0242246B2 (ja) | ||
| JP2000206249A (ja) | 電荷検出器用の改良された出力回路 | |
| US20210389479A1 (en) | Apparatus for measuring photon information and photon measurement device | |
| US4475042A (en) | Dynamic threshold for scintillation camera | |
| JP3740315B2 (ja) | Ｘ線センサ信号処理回路及びそれを用いたｘ線ｃｔ装置並びにｘ線センサ信号処理方法 | |
| JPS6114590A (ja) | 半導体放射線検出装置 | |
| JP3123788B2 (ja) | 測定装置 | |
| US3936666A (en) | Apparatus for measuring a particle size dividing one of the mass or particle number of a particulate system into predetermined fractions | |
| JP2003513479A (ja) | 改良された画像処理 | |
| WO2018097025A1 (ja) | フォトン検出器 | |
| EP1111406B1 (en) | Radiation detector | |
| JP3585356B2 (ja) | 放射線検出装置 | |
| KR102128963B1 (ko) | 방사선 검출 분석 장치 | |
| JP3440675B2 (ja) | 増幅装置 | |
| JP3127010B2 (ja) | 測距装置 | |
| JPH0734366Y2 (ja) | 反射高速電子回折装置 | |
| Chai et al. | A current-mode ASIC for use with position sensitive detector arrays | |
| JP3311799B2 (ja) | 移動検出器 |