JPH0241085A - Muse decoder - Google Patents

Muse decoder

Info

Publication number
JPH0241085A
JPH0241085A JP63191610A JP19161088A JPH0241085A JP H0241085 A JPH0241085 A JP H0241085A JP 63191610 A JP63191610 A JP 63191610A JP 19161088 A JP19161088 A JP 19161088A JP H0241085 A JPH0241085 A JP H0241085A
Authority
JP
Japan
Prior art keywords
fields
subsample
phase bit
signal
video processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63191610A
Other languages
Japanese (ja)
Other versions
JP2557484B2 (en
Inventor
Tatsuya Orimo
達也 織茂
Yuichi Ninomiya
佑一 二宮
Yoshimichi Otsuka
吉道 大塚
Yoshinori Izumi
吉則 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Japan Broadcasting Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Hoso Kyokai NHK
Nippon Electric Co Ltd
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Hoso Kyokai NHK, Nippon Electric Co Ltd, Japan Broadcasting Corp filed Critical NEC Home Electronics Ltd
Priority to JP63191610A priority Critical patent/JP2557484B2/en
Publication of JPH0241085A publication Critical patent/JPH0241085A/en
Application granted granted Critical
Publication of JP2557484B2 publication Critical patent/JP2557484B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent deterioration in the picture quality by supplying a subsample phase bit over four field periods during holding under a prescribed condition to a video processing section in the order of holding cyclicly. CONSTITUTION:An output of an OR gate 16 goes to a low level in the case of not being in the still picture display mode when the synchronizing system and the detection of subsample phase bit are normal and each subsample phase bit outputted from a control signal separator circuit 6 is fed to a video processing section 5 through a switch 14 without any modification. If out of synchronism takes place, or the detection of the subsample phase bit is not normal or the still picture display mode is selected, the output of the OR gate 16 goes to a high level. Then the bit is outputted from the control signal separation circuit 6 and subject to delay over 4 fields by holding circuits 11, 12, 13 and the resulting subsample phase bit is fed sequentially to the video processing section 5 sequentially via the switch 14.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、MUSE方式のテレビジョン受像機内に設置
されるMUSEデコーダに関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a MUSE decoder installed in a MUSE television receiver.

(従来の技術) 現在、放送衛星を利用するハイビジョン(高品位)テジ
ョン方式の最有力候補であるMUSE(Multipl
e Sub −nyquist Sampling f
incoding )方式のテレビジョン放送の実験が
開始されている。
(Prior technology) Currently, MUSE (Multiple
e Sub-nyquist Sampling f
Experiments have begun on television broadcasting using the incoding method.

このMUSE方式では、帯域幅22 MHzの輝度信号
と帯域幅7MHzの色信号とを含むベースバンド信号を
周波数変調し、これを衛星放送の帯域幅27MHzの1
チヤンネルを用いて伝送するために、上記ベースバンド
信号が約8 M Hzに帯域圧縮される。この帯域圧縮
は、原映像信号から抽出した完全なサンプリング魚群を
所定の規則に従って間引くことによって行われる。この
サンプリング点の間引きに際しては、画面上の斜め方向
の解像度が上下、左右方向よりも低下するという視聴者
の生理的特性を利用してフィールド間オフセット・サン
プリングが行われる。また、動きのある領域では解像度
が多少低下してもそれほどの画質劣化を怒じないという
視聴者の生理的特性も利用される。
In this MUSE method, a baseband signal containing a luminance signal with a bandwidth of 22 MHz and a chrominance signal with a bandwidth of 7 MHz is frequency modulated, and this is modulated into 1 of the 27 MHz bandwidth of satellite broadcasting.
For transmission using a channel, the baseband signal is band-compressed to approximately 8 MHz. This band compression is performed by thinning out the complete sampled fish school extracted from the original video signal according to a predetermined rule. When thinning out sampling points, inter-field offset sampling is performed using the physiological characteristic of the viewer that the resolution in the diagonal direction on the screen is lower than in the vertical and horizontal directions. In addition, the physiological characteristic of viewers is used that they do not get upset about the deterioration of image quality much even if the resolution decreases to some extent in moving areas.

すなわち、送出対象の画面が動き領域と静止領域とに分
けられ、動き領域についてはサンプリング点の間引き率
が静止領域のそれよりも増加される。
That is, the screen to be transmitted is divided into a moving area and a still area, and the sampling point thinning rate for the moving area is increased compared to that for the still area.

受信側のデコーダでは、送信側のエンコーダで間引かれ
たサンプリング点が実際に送出され受信された前後のサ
ンプリング魚群をもとに再生され、欠落個所に挿入され
る。 この欠落サンプリング点の再生と挿入の処理は、
内挿処理と称される。
In the decoder on the receiving side, the sampling points thinned out by the encoder on the transmitting side are reproduced based on the sampled fish schools before and after they were actually sent and received, and inserted into the missing points. The process of playing back and inserting this missing sampling point is as follows:
This is called interpolation processing.

この内挿処理には、同一フィールド内の隣接サンプリン
グ魚群を利用して行うフィールド内内挿と、隣接フィー
ルドの対応の位置のサンプリング魚群を利用して行うフ
ィールド間内挿とがある。この内挿処理にあたっては、
受信画面から動き領域と静止領域とが検出され、動き領
域についてはフィールド内内挿が行われ、静止領域につ
いてはフィールド間内挿が行われる。
This interpolation process includes intra-field interpolation using adjacent sampling fish schools in the same field and inter-field interpolation using sampling fish schools at corresponding positions in adjacent fields. For this interpolation process,
A moving area and a still area are detected from the received screen, intra-field interpolation is performed for the moving area, and inter-field interpolation is performed for the still area.

また、静止領域に対するフィールド間内挿に際しては、
送出サンプル点の位相が4フィールドの周期でフィール
ドごとに少しずつずらされると共に、受信側では4フィ
ールド分のサンプル点の組合せによる再生が行われるこ
とにより解像度の改善が図られる。受信側における4フ
ィールド分のサンプル点の組合せは、フィールド単位で
送出されてくるMUSE信号中のコントロール信号に含
まれるサブサンプル位相ビットに基づいて行われる。な
お、MUSE方式では入力信号の最高周波数fmの2倍
未満の周波数でサブナイキスト・サンプリングが行われ
るため、サンプリングの代わりにサブサンプリングとい
う用語も使用される。
Also, when interpolating between fields for a static region,
The phase of the transmitted sample points is shifted little by little for each field at a period of 4 fields, and on the receiving side, reproduction is performed by combining the sample points of 4 fields, thereby improving the resolution. The combination of sample points for four fields on the receiving side is performed based on subsample phase bits included in the control signal in the MUSE signal sent in field units. Note that in the MUSE method, sub-Nyquist sampling is performed at a frequency less than twice the highest frequency fm of the input signal, so the term subsampling is also used instead of sampling.

(発明が解決しようとする課題) 現在開発中のMUSEデコーダでは、同期信号の検出の
失敗により同期系に引き込み外れなどが発生した場合や
、サブサンプル位相ビットの検出が正常に行われない場
合には、4フィールド分のサンプル点の組合せが正常に
行われず、画質の劣化が生ずるという問題がある。
(Problems to be Solved by the Invention) The MUSE decoder currently under development is capable of handling cases where the synchronization system fails to detect the synchronization signal, or when sub-sample phase bits are not detected correctly. However, there is a problem in that sample points for four fields are not properly combined, resulting in deterioration of image quality.

また、4フィールドにわたる映像信号を保持しておき、
これらを循環的に繰り返し処理することにより静止画を
表示する静止画モードの場合にも画質の劣化が問題とな
る。これは、静止画としての表示対象となる4フィール
ド分の映像信号に付加されたサブサンプル位相ビットの
代わりに、静止画の表示開始後に受信される4フィール
ド周期のサブサンプル位相ビットを用いて静止画の組立
てが行われるためである。すなわち、画面中の動きなど
によってサブサンプル位相ビットが変化すると、実際の
ものとは異なる位相のもとてサブサンプル点の組立てが
行われてしまうからである。
Also, hold the video signal over 4 fields,
Deterioration of image quality also becomes a problem in the still image mode in which still images are displayed by cyclically repeating these processes. Instead of the subsample phase bits added to the video signal for 4 fields to be displayed as a still image, subsample phase bits with a period of 4 fields received after the start of displaying the still image are used to display the still image. This is because the image is assembled. That is, if the subsample phase bits change due to movement in the screen, subsample points will be assembled based on a phase different from the actual one.

(課題を解決するための手段) 本発明のMUSEデコーダは、コントロール信号の一部
として検出されたサブサンプル位相ビットを4フィール
ドの期間にわたって保持する保持部と、同期系が正常で
ない場合、サブサンプル位相ビットの検出が正常に行わ
れない場合又は保持中の4フィールド分の映像信号を順
次操り返し出力することにより静止画を表示する場合に
は、上記コントロール信号の一部として検出されたばが
りのサブサンプル位相ビットに代えて保持中の4フィー
ルドの期間にわたるサブサンプル位相ビットを保持部に
かつ循環的に映像処理部に供給する供給制御手段とを備
えている。
(Means for Solving the Problems) The MUSE decoder of the present invention includes a holding section that holds a subsample phase bit detected as a part of a control signal for a period of four fields, and a holding section that holds a subsample phase bit detected as a part of a control signal, and a subsample phase bit that is detected as a part of a control signal. If the phase bit is not detected normally, or if a still image is displayed by sequentially outputting the video signal of the four fields being held, the phase bit is detected as part of the above control signal. supply control means for cyclically supplying sub-sample phase bits over a period of four fields being held to the holding section and to the video processing section in place of the sub-sample phase bits of .

以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.

(実施例) 第1図は、本発明の一実施例のMUSEデコーダの構成
ブロック図である。
(Embodiment) FIG. 1 is a configuration block diagram of a MUSE decoder according to an embodiment of the present invention.

このMUSEデコーダにおいて、TNはMUSE信号の
入力端子、1はBS (MUSE)チューナ、2はロー
パスフィルタ、3はA/D変換回路、4は同期検出回路
、5は映像処理部、6はコントロール信号分H回路、7
はクロック生成回路、8は音声デコーダ、10はサブサ
ンプル位相ビット保持・供給部である。
In this MUSE decoder, TN is an input terminal for the MUSE signal, 1 is a BS (MUSE) tuner, 2 is a low-pass filter, 3 is an A/D conversion circuit, 4 is a synchronization detection circuit, 5 is a video processing section, and 6 is a control signal Minute H circuit, 7
1 is a clock generation circuit, 8 is an audio decoder, and 10 is a subsample phase bit holding/supplying section.

入力端子INには、BSアンテナに受信された12GH
zのRF倍信号ら1.3  GHzの中間周波に変換さ
れたMUSE信号が供給される。このMUSE信号は、
BSチューナ1でベースバンド信号に変換され、ローパ
スフィルタ2を通してA/D変換回路3に供給され、デ
ィジタル信号に変換される。このディジタルMUSE信
号は、同期検出回路4、映像処理部5及びコントロール
信号分離回路6に供給される。クロック生成回路7は、
同期検出回路4で検出されたフレームパルスやHD信号
などの同期信号に基づき各種のクロック信号を生成し、
映像処理部5や音声デコーダ8などに供給する。A/D
変換回路3から出力されるディジタル音声信号は、音声
デコーダ8でデコードされ図示しない後段の音声出力部
に供給される。
The input terminal IN is connected to the 12GH signal received by the BS antenna.
A MUSE signal which is an RF multiplied signal of z and converted to an intermediate frequency of 1.3 GHz is supplied. This MUSE signal is
The signal is converted into a baseband signal by the BS tuner 1, supplied to the A/D conversion circuit 3 through the low-pass filter 2, and converted into a digital signal. This digital MUSE signal is supplied to a synchronization detection circuit 4, a video processing section 5, and a control signal separation circuit 6. The clock generation circuit 7 is
Generates various clock signals based on synchronization signals such as frame pulses and HD signals detected by the synchronization detection circuit 4,
The signal is supplied to the video processing unit 5, audio decoder 8, and the like. A/D
The digital audio signal output from the conversion circuit 3 is decoded by an audio decoder 8 and supplied to a subsequent audio output section (not shown).

サブサンプル位相ビット保持・供給部10は、保持回路
11.12.13と、スイッチ14.17と、2人力オ
アゲート15.16とから構成されている。
The subsample phase bit holding/supplying section 10 is composed of holding circuits 11, 12, 13, switches 14, 17, and two-manual OR gates 15, 16.

保持回路11は、コントロール信号分離回路6から出力
されるYサブサンプル位相ビットに1フィールドの遅延
時間を与えるランチ回路(Z−’)を4段にわたって縦
列接続することにより、Yサブサンプル位相ビットを4
フィールドの期間にわたって保持する。同様に、保持回
路12と13は、コントロール信号分離回路6から出力
されるCサブサンプル位相ビットとフィールド間サブサ
ンプル位相ビット(Y)のそれぞれに1フィールドの遅
延時間を与えるラッチ回路(Z−’)を4段にわたって
縦列接続することにより、Yサブサンプル位相ビットと
フィールド間サブサンプル位相ピントを4フィールドの
期間にわたって保持する。
The holding circuit 11 maintains the Y subsample phase bit by cascading four stages of launch circuits (Z-') that give a delay time of one field to the Y subsample phase bit output from the control signal separation circuit 6. 4
Retain for the duration of the field. Similarly, the holding circuits 12 and 13 are latch circuits (Z-' ) are connected in series over four stages to maintain the Y subsample phase bit and the interfield subsample phase focus over the period of four fields.

クロック生成回路7において内蔵のPLLに同期外れが
発生すると、2人力オアゲート15の一方の入力端子に
連なる信号線の電圧がローからハイに立上げられる。ま
た、コントロール信号分離回路6において、訂正不能な
符号誤りが発生するなどサブサンプル位相ビットが正常
に検出されない場合には、2人力オアゲート15の他方
の入力端子に連なる信号線の電圧がローからハイに立上
げられる。この2人力オアゲート15の出力端子は2人
力オアゲート16の一方の入力端子に接続されている。
When an out-of-synchronization occurs in the built-in PLL in the clock generation circuit 7, the voltage of the signal line connected to one input terminal of the two-man OR gate 15 is raised from low to high. In addition, if the sub-sample phase bit is not detected normally in the control signal separation circuit 6 due to an uncorrectable code error, etc., the voltage of the signal line connected to the other input terminal of the two-man OR gate 15 changes from low to high. will be launched. The output terminal of this two-man powered OR gate 15 is connected to one input terminal of a two-man powered OR gate 16.

更に、このMUSEデコーダの視聴者が静止画表示モー
ドにするためにスイッチ17を閉じると、2人力オアゲ
ート26の他方の入力端子に連なる信号線の電圧がロー
からハイに立上げられる。
Further, when the viewer of this MUSE decoder closes the switch 17 to enter the still image display mode, the voltage of the signal line connected to the other input terminal of the two-man OR gate 26 is raised from low to high.

2人力オアゲート16の出力で制御されるスイッチ14
の接点は、2人力オアゲー1−16の出力がローであれ
ば図中で上側に切り替えられ、2人力オアゲート16の
出力がハイであれば図中で下側に切り替えられる。
Switch 14 controlled by the output of two-man power OR gate 16
The contact point is switched to the upper side in the figure if the output of the two-man power OR gate 1-16 is low, and is switched to the lower side in the figure if the output of the two-man power OR gate 16 is high.

従って、同期系が正常で、サブサンプル位相ビットの検
出が正常で、かつ静止画表示モードでなければ、オアゲ
ート16の出力はローとなり、コントロール信号分離回
路6から出力された各サブサンプル位相ビットがそのま
まスイッチ14を通過して映像処理部5に供給される。
Therefore, if the synchronization system is normal, subsample phase bit detection is normal, and the still image display mode is not in effect, the output of the OR gate 16 will be low, and each subsample phase bit output from the control signal separation circuit 6 will be The signal passes through the switch 14 as it is and is supplied to the video processing section 5.

これに対して、同期外れが発生した場合、サブサンプル
位相ビットの検出が正常でない場合、又は静止画表示モ
ードが選択された場合にはオアゲート16の出力がハイ
となり、コントロール信号分離回路6から出力されたの
ち保持回路11.12オアゲート13のそれぞれにおい
て4フィールドにわたる遅延を受けたサブサンプル位相
ビットがスイッチ14を経て順次かつ循環的に映像処理
部5に供給される。
On the other hand, if synchronization occurs, if the detection of the subsample phase bit is not normal, or if the still image display mode is selected, the output of the OR gate 16 becomes high, and the output is output from the control signal separation circuit 6. Then, the sub-sampled phase bits delayed for four fields in each of the holding circuits 11, 12 and OR gates 13 are sequentially and cyclically supplied to the video processing unit 5 via the switch 14.

なお、コントロール信号分離回路6で分離・検出された
コントロール信号のうち動きベクトルなどサブサンプル
位相ビット以外のものは直接映像処理部5に供給される
Note that among the control signals separated and detected by the control signal separation circuit 6, those other than the sub-sample phase bits, such as motion vectors, are directly supplied to the video processing section 5.

映像処理部5は、ノンリニア・デイエンファシスや逆ガ
ンマ補正などの前処理を行う前処理部、フレーム間内挿
部、動き検出部、輝度信号処理部、色信号処理部で構成
される。輝度信号と色信号のそれぞれは、静止領域につ
いてはフィールド間内挿による内挿処理が、動き領域に
ついてはフィールド内内挿による内挿処理が行われ、両
系統の処理結果は動き検出結果に応じた重み付けで合成
され、アナログのR,G、B信号に変換され、出力され
る。この映像処理部5の更に詳細な構成については、N
EC技報Vo1.41 No、3 /1988  に掲
載されたrMUSEデコーダ」と題する本発明者らの論
文を参照されたい。
The video processing section 5 includes a preprocessing section that performs preprocessing such as nonlinear de-emphasis and reverse gamma correction, an interframe interpolation section, a motion detection section, a luminance signal processing section, and a color signal processing section. The luminance signal and color signal are interpolated using inter-field interpolation for static areas, and intra-field interpolation for moving areas, and the processing results of both systems are processed according to the motion detection results. The signals are combined with weighting, converted into analog R, G, and B signals, and output. For more detailed configuration of this video processing section 5, please refer to N.
Please refer to the paper by the present inventors entitled "rMUSE Decoder" published in EC Technical Journal Vol. 1.41 No. 3/1988.

(発明の効果) 以上詳細に説明したように、本発明のMUSEデコーダ
は、コントロール信号の一部として検出されたサブサン
プル位相ビットを4フィールドの期間にわたって保持し
ておき、所定の条件のもとて保持中の4フィールドの期
間にわたるサブサンプル位相ビットを保持順にかつ循環
的に映像処理部に供給する構成であるから、同期外れが
生じたり、サブサンプル位相ビットの検出に失敗したり
、あるいは静止画表示モードが開始された場合でもサブ
サンプル点の組合せの不適切さによる画質の劣化を有効
に防止できる。
(Effects of the Invention) As described above in detail, the MUSE decoder of the present invention retains the sub-sample phase bits detected as part of the control signal over a period of four fields, and under predetermined conditions. Since the sub-sample phase bits over the period of four fields that are being held are supplied to the video processing unit cyclically in the order in which they are held, synchronization may occur, sub-sample phase bit detection may fail, or there may be times when the sub-sample phase bits are stopped. Even when the image display mode is started, it is possible to effectively prevent image quality from deteriorating due to inappropriate combinations of sub-sample points.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のMUSEデコーダの一構成
例を示すブロック図である。 l・・・BSチューナ、3・・・A/D変換回路、5・
・・映像処理部、6・・・コントロール信号分離回路、
7・・・クロック生成回路、10・・・サブサンプル位
相ビット保持・供給部、11.12.13・・・サブサ
ンプル位相ビット保持部、14.17・・・スイッチ。 特許出願人 日本電気ホームエレクトロニクス株式会社
 ()1.1)7))
FIG. 1 is a block diagram showing an example of the configuration of a MUSE decoder according to an embodiment of the present invention. l...BS tuner, 3...A/D conversion circuit, 5.
...Video processing unit, 6...Control signal separation circuit,
7... Clock generation circuit, 10... Sub sample phase bit holding/supplying section, 11.12.13... Sub sample phase bit holding section, 14.17... Switch. Patent applicant: NEC Home Electronics Co., Ltd. ()1.1)7))

Claims (1)

【特許請求の範囲】 隣接フィールド間のサブサンプル点の位相差が4フィー
ルドの周期で変化せしめられるMUSE信号のデコーダ
において、 コントロール信号の一部として検出されたサブサンプル
位相ビットを4フィールドの期間にわたって保持する保
持部と、 同期系が正常でない場合、前記サブサンプル位相ビット
の検出が正常に行われない場合又は保持中の4フィール
ド分の映像信号を順次繰り返し出力することにより静止
画を表示する場合には、前記コントロール信号の一部と
して検出されたばかりのサブサンプル位相ビットに代え
て前記保持中の4フィールドの期間にわたるサブサンプ
ル位相ビットを保持順にかつ循環的に映像処理部に供給
する供給制御手段とを備えたことを特徴とするMUSE
Eデコーダ。
[Claims] In a decoder for a MUSE signal in which the phase difference between subsample points between adjacent fields is changed at a period of four fields, the subsample phase bits detected as part of the control signal are changed over a period of four fields. When the holding unit and the synchronization system are not normal, when the detection of the sub-sample phase bits is not performed normally, or when displaying a still image by sequentially and repeatedly outputting the video signal for the four fields being held. supply control means for cyclically supplying the sub-sample phase bits over the period of the four fields being held to the video processing unit in place of the sub-sample phase bits just detected as part of the control signal; A MUSE characterized by having
E-decoder.
JP63191610A 1988-07-30 1988-07-30 MUSE decoder Expired - Fee Related JP2557484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191610A JP2557484B2 (en) 1988-07-30 1988-07-30 MUSE decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191610A JP2557484B2 (en) 1988-07-30 1988-07-30 MUSE decoder

Publications (2)

Publication Number Publication Date
JPH0241085A true JPH0241085A (en) 1990-02-09
JP2557484B2 JP2557484B2 (en) 1996-11-27

Family

ID=16277500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191610A Expired - Fee Related JP2557484B2 (en) 1988-07-30 1988-07-30 MUSE decoder

Country Status (1)

Country Link
JP (1) JP2557484B2 (en)

Also Published As

Publication number Publication date
JP2557484B2 (en) 1996-11-27

Similar Documents

Publication Publication Date Title
US5132793A (en) Television receiver compatible with both standard system television signal and high definition television signal
EP0660601B1 (en) Video processing circuit for a simultaneous display of two pictures
US5144427A (en) Television receiver decoder apparatus for bandwidth-compressed high definition television signal
JP2007282280A (en) Signal-processing apparatus
KR930002143B1 (en) Television signal circuit
US5018010A (en) Decoder for subsampled video signal
US5049994A (en) System for converting interlaced video signals to sequential video signals
JPH0241085A (en) Muse decoder
KR0159531B1 (en) Muse/ntsc tv signal converter
JP2928561B2 (en) Method and apparatus for forming television signal
JP2517650B2 (en) Band-compressed television signal receiver
JP3071526B2 (en) MUSE decoder
JPH0440786A (en) System converting device
JP2557474B2 (en) Static display control circuit of MUSE decoder
JP2623335B2 (en) Television signal receiving device
JPH06165130A (en) Signal processing circuit
JPS6251390A (en) Signal processing circuit for high-definition television receiver
JPH0385976A (en) Television system converter
JPH0362686A (en) Television receiver
JPH01286688A (en) Low frequency band replacing circuit for muse decoder
JPH0246071A (en) Television receiver
JPH03166877A (en) Television receiver
JPH03114392A (en) Standard/wide screen television receiver
Hikichi et al. The MUSE decoder with satellite tuner for HDTV
JPH08214334A (en) Television receiver

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees