JPH024074A - 調整マルチプレクサ - Google Patents
調整マルチプレクサInfo
- Publication number
- JPH024074A JPH024074A JP63325738A JP32573888A JPH024074A JP H024074 A JPH024074 A JP H024074A JP 63325738 A JP63325738 A JP 63325738A JP 32573888 A JP32573888 A JP 32573888A JP H024074 A JPH024074 A JP H024074A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- input
- processing means
- multiplexer
- bit stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 title claims description 17
- 238000005315 distribution function Methods 0.000 claims abstract description 21
- 230000001186 cumulative effect Effects 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 102100021334 Bcl-2-related protein A1 Human genes 0.000 description 3
- 101000677540 Homo sapiens Acetyl-CoA carboxylase 2 Proteins 0.000 description 3
- 101000894929 Homo sapiens Bcl-2-related protein A1 Proteins 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 101150018425 Cr1l gene Proteins 0.000 description 1
- 101000847024 Homo sapiens Tetratricopeptide repeat protein 1 Proteins 0.000 description 1
- 102100032841 Tetratricopeptide repeat protein 1 Human genes 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
- Stereo-Broadcasting Methods (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Glass Compositions (AREA)
- Sorption Type Refrigeration Machines (AREA)
- Complex Calculations (AREA)
- Optical Communication System (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、可変ビット速度の入力ビット流が入力ビッ
ト流の多重化された出力ビット流の一部として、または
処理手段により行われる動作の結果に依存することなく
許容され、前記入力ビット流のビット速度確率分布関数
の平均値から前記出力ビット流の算定出力帯域幅の計算
を構成し、前記算定出力帯域幅を許容最大出力帯域幅ま
たきその関数と続いて比較する調整（ｃｏｎｄｉｔｉｏ
ｎｉｎｇ）マルチプレクサに関するものである。
ト流の多重化された出力ビット流の一部として、または
処理手段により行われる動作の結果に依存することなく
許容され、前記入力ビット流のビット速度確率分布関数
の平均値から前記出力ビット流の算定出力帯域幅の計算
を構成し、前記算定出力帯域幅を許容最大出力帯域幅ま
たきその関数と続いて比較する調整（ｃｏｎｄｉｔｉｏ
ｎｉｎｇ）マルチプレクサに関するものである。
［従来の技術］
このような調整マルチプレクサはベルギー特許９０５９
８２号明細書に記載されたデジタル通信システムによっ
てすでに知られている。
８２号明細書に記載されたデジタル通信システムによっ
てすでに知られている。
このシステムでは、毎回パスが付加的な入力ビット流ま
たは入力パケット流の伝送のためにスイッチングモジュ
ールの出力端子に向って設定されなければならず、この
ビット流の可変ビット速度の平均値を含むパス設定パケ
ットがスイッチングモジュールに供給される。このパス
設定パケットは入力パケット流の最初のものであり、そ
のデータパケットに先行している。データパケットは、
パス設定パケットがパスを決定し、このパスに沿って伝
送が行われた後でのみ伝送される。それからスイッチン
グモジュールに備えられた処理手段が新しく受信された
平均値をこの出力ですでに多重化されている入力ビット
流の平均値の前に登録されている合計に加算することに
よって算定出力帯域幅を計算し、それからパケット設定
パスを許容する前および出力端子で多重化されるべき付
加面入力パケット流の他のデータパケットの後の出力端
子における最大許容帯域幅の予め定められた割かい、例
えば８０％よりもこの算定された許容帯域幅が小さいか
否かをチエツクする。
たは入力パケット流の伝送のためにスイッチングモジュ
ールの出力端子に向って設定されなければならず、この
ビット流の可変ビット速度の平均値を含むパス設定パケ
ットがスイッチングモジュールに供給される。このパス
設定パケットは入力パケット流の最初のものであり、そ
のデータパケットに先行している。データパケットは、
パス設定パケットがパスを決定し、このパスに沿って伝
送が行われた後でのみ伝送される。それからスイッチン
グモジュールに備えられた処理手段が新しく受信された
平均値をこの出力ですでに多重化されている入力ビット
流の平均値の前に登録されている合計に加算することに
よって算定出力帯域幅を計算し、それからパケット設定
パスを許容する前および出力端子で多重化されるべき付
加面入力パケット流の他のデータパケットの後の出力端
子における最大許容帯域幅の予め定められた割かい、例
えば８０％よりもこの算定された許容帯域幅が小さいか
否かをチエツクする。
［発明の解決すべき課題Ｊ
入力ビット流の多重化の決定のために使用されるべき計
算された算定出力帯域幅が充分に正確でないから、この
既知の調整マルチプレクサは比較的高いビット損失を生
じる可能性があることが認められた。
算された算定出力帯域幅が充分に正確でないから、この
既知の調整マルチプレクサは比較的高いビット損失を生
じる可能性があることが認められた。
この発明の目的は、上記の形式であるが、改善された正
確度を有する調整マルチプレクサを提供することである
。
確度を有する調整マルチプレクサを提供することである
。
［課題解決のための手段］
この発明によれば、この目的は、前記処理手段はまた前
記確率分布関数の変化から前記算定出力帯域幅を計算す
ることによって達成される。
記確率分布関数の変化から前記算定出力帯域幅を計算す
ることによって達成される。
可変ビット速度を有するビット流のそれぞれに対して平
均および変化を使用することによって、このビット速度
の確率分布関数は、単に平均値を使用するよりもずっと
正確に特徴付けられ、そのためこれらのパラメータから
計算され、入力ビット流の多重化を決定するために使用
される出力ビット流の算定出力帯域幅はより正確になり
、それ故ビット損失特性が改善される。
均および変化を使用することによって、このビット速度
の確率分布関数は、単に平均値を使用するよりもずっと
正確に特徴付けられ、そのためこれらのパラメータから
計算され、入力ビット流の多重化を決定するために使用
される出力ビット流の算定出力帯域幅はより正確になり
、それ故ビット損失特性が改善される。
この発明の調整マルチプレクサの別の特徴は、前記ビッ
ト流が可変ビット速度を有し、ビデオソースによって発
生されることである。
ト流が可変ビット速度を有し、ビデオソースによって発
生されることである。
これらのビデオソースが高い画像品質を要求される放送
用に使用される場合には、最も複雑な画像に対して高い
品質レベルが実現されなければならない。固定ビット速
度を有するビデオソースが使用されるとき、その固定ビ
ット速度は平均値でもあるピーク値に等しく、そのため
算定出力帯域幅がこれらの平均値から計算され、それに
ついて多重化が決定されたとき、有効出力帯域幅の利用
は非常に不充分なものとなる。反対に例えばベルギー特
許８７０００２８号明細書に記載されたような形式の、
可変ビット速度を有するビデオソースが使用されるとき
、可変ビット速度は画像ショットの複雑さの関数である
。しかし、そのような複雑な画像シーンはまれであるか
ら、平均およびピークビット速度の比は比較的低い。算
定出力帯域幅を平均および変化パラメータから計算し、
それについて多重化を決定することによって有効出力帯
域幅の非常に効率的な使用がなされる。
用に使用される場合には、最も複雑な画像に対して高い
品質レベルが実現されなければならない。固定ビット速
度を有するビデオソースが使用されるとき、その固定ビ
ット速度は平均値でもあるピーク値に等しく、そのため
算定出力帯域幅がこれらの平均値から計算され、それに
ついて多重化が決定されたとき、有効出力帯域幅の利用
は非常に不充分なものとなる。反対に例えばベルギー特
許８７０００２８号明細書に記載されたような形式の、
可変ビット速度を有するビデオソースが使用されるとき
、可変ビット速度は画像ショットの複雑さの関数である
。しかし、そのような複雑な画像シーンはまれであるか
ら、平均およびピークビット速度の比は比較的低い。算
定出力帯域幅を平均および変化パラメータから計算し、
それについて多重化を決定することによって有効出力帯
域幅の非常に効率的な使用がなされる。
この発明の調整マルチプレクサの別の特徴は、前記処理
手段が算定出力帯域幅を前記平均値の和および前記変化
の和から計算することである。
手段が算定出力帯域幅を前記平均値の和および前記変化
の和から計算することである。
さらに別のこの発明の調整マルチプレクサの特徴は、前
記処理手段が算定出力帯域幅を予め定められたビット損
失確率の関数で計算することである。
記処理手段が算定出力帯域幅を予め定められたビット損
失確率の関数で計算することである。
このようにして処理手段が同じ出力端子で複数のビット
流を多重化することを許容するとき、所望の確率でビッ
ト損失が予め定められた値を確実に越えないようにする
ことができる。
流を多重化することを許容するとき、所望の確率でビッ
ト損失が予め定められた値を確実に越えないようにする
ことができる。
さらに別のこの発明の調整マルチプレクサの特徴は、前
記処理手段が算定出力帯域幅を累積正常分布関数におけ
る前記予め定められたビット損失確率に対応する予め定
められた出力帯域幅から計算することであり、この累積
正常分布関数に対して平均および変化はそれぞれＯおよ
び１である。
記処理手段が算定出力帯域幅を累積正常分布関数におけ
る前記予め定められたビット損失確率に対応する予め定
められた出力帯域幅から計算することであり、この累積
正常分布関数に対して平均および変化はそれぞれＯおよ
び１である。
この発明は事実、上記和に等しい平均および変化を有す
る対応する累積正常確率分布関数における予め定められ
たビット損失を有する出力帯域幅が、それぞれ０および
１に等しい平均および変化を有する標準累積正常分布関
数における同じビット損失を有する算定出力帯域幅から
導出されることができることに基づいている。
る対応する累積正常確率分布関数における予め定められ
たビット損失を有する出力帯域幅が、それぞれ０および
１に等しい平均および変化を有する標準累積正常分布関
数における同じビット損失を有する算定出力帯域幅から
導出されることができることに基づいている。
［発明の解決すべき第２の課題］
この発明はまた、可変ビット速度を有する入力ビット流
が入力ビット流の多重化された出力ビット流の一部とし
て、または前記入力ビット流と関連する前に受信された
パラメータによって制御される処理手段により行われる
動作の結果に依存することなく許容される調整マルチプ
レクサに関する。
が入力ビット流の多重化された出力ビット流の一部とし
て、または前記入力ビット流と関連する前に受信された
パラメータによって制御される処理手段により行われる
動作の結果に依存することなく許容される調整マルチプ
レクサに関する。
このような調整マルチプレクサはベルギー特許９０５９
８２号明細書に記載されたデジタル通信システムによっ
て知られている。それにおいては、各入力ビット流から
受信されたパラメータはこのビット流の平均ビット速度
であり、このパラメータはこのビット流が同じ出力端子
ですでに送信された他のビット流と多重化されることが
できるか否かを決定するために処理手段により使用され
る。しかしながら、もしもこのパラメータが実際に送信
されたビット流に対応せず、後者が高過ぎるならば、こ
れは出力端子におけるオーバーロードを生じる。
８２号明細書に記載されたデジタル通信システムによっ
て知られている。それにおいては、各入力ビット流から
受信されたパラメータはこのビット流の平均ビット速度
であり、このパラメータはこのビット流が同じ出力端子
ですでに送信された他のビット流と多重化されることが
できるか否かを決定するために処理手段により使用され
る。しかしながら、もしもこのパラメータが実際に送信
されたビット流に対応せず、後者が高過ぎるならば、こ
れは出力端子におけるオーバーロードを生じる。
この発明の別の目的は上に説明したような形式の調整マ
ルチプレクサであるがそのような誤動作を阻止すること
のできる調整マルチプレクサを提供することである。
ルチプレクサであるがそのような誤動作を阻止すること
のできる調整マルチプレクサを提供することである。
「第２の課題解決のための手段］
この発明によれば、この目的は、入力ビット流からのパ
ラメータを決定し、それらを前記受信されたパラメータ
と比較し、この比較結果の関数で前記入力ビット流を処
理する別の処理手段を具備することによって達成される
。
ラメータを決定し、それらを前記受信されたパラメータ
と比較し、この比較結果の関数で前記入力ビット流を処
理する別の処理手段を具備することによって達成される
。
このようにしてこの別の処理手段は誤動作を検出するこ
とができ、それから適当な修正方法を実効することがで
きる。
とができ、それから適当な修正方法を実効することがで
きる。
上述の、およびその他のこの発明の目的および特徴は添
附図面を参照にした以下の実施例の説明によってさらに
充分に理解されるであろう。
附図面を参照にした以下の実施例の説明によってさらに
充分に理解されるであろう。
［実施例］
最初に、この明細書における説明で使用される数学的関
係式はこの項の末尾に記載され、それにおいてはｉ、ｊ
、ｉ−１，ｊ−１が指標として使用されている。
係式はこの項の末尾に記載され、それにおいてはｉ、ｊ
、ｉ−１，ｊ−１が指標として使用されている。
図示されたデジタル通信システムは前記ベルギー特許９
０５９８２号明細書に記載した形式のものである。それ
は複数の入ノｊ端子１１〜ＩＮおよび度数の出力端子０
１〜ＯＮならびにそれぞれ送信機５ＥＩ−５ＥＮと受信
機ＲＥＩ〜ＲＥＮを備えた複数のユーザーステーション
ＵＳＩ〜ＵＳＮを有する多段広帯域パケット交換回路網
ＢＳＮを具備している。送信機ＳＥＩ〜ＳＥＮはそれぞ
れ各非同期時分割多重（ＡＴＤ）入力伝送リンクＩＬＩ
〜ＩＬＮおよび各入力インターフェイス回路ＩＩＩ〜Ｉ
ＩＮを介して交換回路網ＢＳＨの入力端子■１〜ＩＮに
結合されている。交換回路網ＢＳＨの出力端子０１〜Ｏ
Ｎはそれぞれ各出力インターフェイス回路ＯＩＬ〜ＯＩ
Ｎおよび各ＡＴＤ出力伝送リンクＯＬＩ〜ＯＬＮを介し
て受信機ＲＥＩ〜ＲＥＮに結合されている。
０５９８２号明細書に記載した形式のものである。それ
は複数の入ノｊ端子１１〜ＩＮおよび度数の出力端子０
１〜ＯＮならびにそれぞれ送信機５ＥＩ−５ＥＮと受信
機ＲＥＩ〜ＲＥＮを備えた複数のユーザーステーション
ＵＳＩ〜ＵＳＮを有する多段広帯域パケット交換回路網
ＢＳＮを具備している。送信機ＳＥＩ〜ＳＥＮはそれぞ
れ各非同期時分割多重（ＡＴＤ）入力伝送リンクＩＬＩ
〜ＩＬＮおよび各入力インターフェイス回路ＩＩＩ〜Ｉ
ＩＮを介して交換回路網ＢＳＨの入力端子■１〜ＩＮに
結合されている。交換回路網ＢＳＨの出力端子０１〜Ｏ
Ｎはそれぞれ各出力インターフェイス回路ＯＩＬ〜ＯＩ
Ｎおよび各ＡＴＤ出力伝送リンクＯＬＩ〜ＯＬＮを介し
て受信機ＲＥＩ〜ＲＥＮに結合されている。
パケット交換回路網ＢＳＮにおいて、Ｎ個の入力端子１
１〜ＩＮは一つ（Ｂ Ｓ Ｅ）だけが図示されているス
イッチングモジュールの多数の縦続を介して出力端子０
１〜ＯＮに結合されている。スイッチングモジュールも
前記ベルギー特許明細書に記載された形式のものであり
、先行する段（図示せず）の各出力端子に接続された８
個の入力端子Ｒ１−Ｒ８と、次の段（図示せず）の各入
力端子に接続された８個の出力端子Ｔ１〜Ｔ８と、バス
制御装置Ｔ′Ｍにより制御される時分割多重（ＴＤＭ）
バスＴＢと、スイッチポート制御バスＳＢとををしてい
る。入力端子Ｒ１〜Ｒ８は各受信ポートＲＸＩ−ＲＸ８
を介してバスＴＢに結合され、このバスＴＢは８個の送
信ポートＴＸＩ〜ＴＸ８に結合され、それらは各出力端
子Ｔ１〜Ｔ８に接続されている。各受信ポートＲＸＬ〜
Ｒ）ｌはそれぞれスイッチポート制御装置ＳＣＩ〜Ｓ０
８に両方向性で接続され、これらの全制御装置および送
信ポートＴＸＩ−ＴＸ８はバスＳＢと結合されている。
１〜ＩＮは一つ（Ｂ Ｓ Ｅ）だけが図示されているス
イッチングモジュールの多数の縦続を介して出力端子０
１〜ＯＮに結合されている。スイッチングモジュールも
前記ベルギー特許明細書に記載された形式のものであり
、先行する段（図示せず）の各出力端子に接続された８
個の入力端子Ｒ１−Ｒ８と、次の段（図示せず）の各入
力端子に接続された８個の出力端子Ｔ１〜Ｔ８と、バス
制御装置Ｔ′Ｍにより制御される時分割多重（ＴＤＭ）
バスＴＢと、スイッチポート制御バスＳＢとををしてい
る。入力端子Ｒ１〜Ｒ８は各受信ポートＲＸＩ−ＲＸ８
を介してバスＴＢに結合され、このバスＴＢは８個の送
信ポートＴＸＩ〜ＴＸ８に結合され、それらは各出力端
子Ｔ１〜Ｔ８に接続されている。各受信ポートＲＸＬ〜
Ｒ）ｌはそれぞれスイッチポート制御装置ＳＣＩ〜Ｓ０
８に両方向性で接続され、これらの全制御装置および送
信ポートＴＸＩ−ＴＸ８はバスＳＢと結合されている。
各受信ポートＲＸ１〜ＲＸ８は同一であり、送信ポート
ＴＸＬ〜ＴＸ８についても同様であるから、ＲＸｌとＴ
ＸＬだけが第２図に詳細に示されている。受信ポートＲ
Ｘ１は受信バッファ回路１７ＢＵＰｌと、プロセッサＲ
ＰＲＩと、メモリＲＭＥ旧とを備え、一方送信ポートＴ
ＸＩは送信バッファ回路ＴＢＵＦＩ と、プロセッサＴ
ＰＲ１と、メモＩＪ ＴＭＥＭｉとを備えている。これ
らの素子は全て図示のように相互接続されている。メモ
リＲＭＥ旧は平均および変化パラメータｍ１およびｖｉ
を蓄積し、それらについては後述する。一方メモリＴＨ
Ｅ旧は出力端子ＴＩにおける多重化された出力ビット流
に関するパラメータＭｌ−１，ｖｉ−１，ＢｌおよびＢ
を蓄積する。ここで、 ＊Ｍ！−１は多重化された出力ビット流の一部であるｉ
−１入力ビット流のビット速度の確率分布関数の平均値
の和である。
ＴＸＬ〜ＴＸ８についても同様であるから、ＲＸｌとＴ
ＸＬだけが第２図に詳細に示されている。受信ポートＲ
Ｘ１は受信バッファ回路１７ＢＵＰｌと、プロセッサＲ
ＰＲＩと、メモリＲＭＥ旧とを備え、一方送信ポートＴ
ＸＩは送信バッファ回路ＴＢＵＦＩ と、プロセッサＴ
ＰＲ１と、メモＩＪ ＴＭＥＭｉとを備えている。これ
らの素子は全て図示のように相互接続されている。メモ
リＲＭＥ旧は平均および変化パラメータｍ１およびｖｉ
を蓄積し、それらについては後述する。一方メモリＴＨ
Ｅ旧は出力端子ＴＩにおける多重化された出力ビット流
に関するパラメータＭｌ−１，ｖｉ−１，ＢｌおよびＢ
を蓄積する。ここで、 ＊Ｍ！−１は多重化された出力ビット流の一部であるｉ
−１入力ビット流のビット速度の確率分布関数の平均値
の和である。
＊ｖｌ−１はこれらｉ−１入力ビット流の変化の和であ
る。
る。
＊ Ｂは最大許容出力帯域幅である。
＊ Ｂ１は出力帯域幅であり、それに対して平均値が０
に等しく、変化が１に等しいことを特徴とする正規化さ
れた、または標準の累積正常確率分布関数がこの帯域幅
が１−ＰＬＲに等しい確率を越えないことを示す。ただ
しＰ Ｌ Ｒはビット損失またはパケット損失である 各ユーザーステーションＵＳＩ〜ＵＳＮはベルギー特許
９０４１０１号明細書およびベルギー特許出願８７００
０２７号明細書に記載された形式のビデオステーション
である。
に等しく、変化が１に等しいことを特徴とする正規化さ
れた、または標準の累積正常確率分布関数がこの帯域幅
が１−ＰＬＲに等しい確率を越えないことを示す。ただ
しＰ Ｌ Ｒはビット損失またはパケット損失である 各ユーザーステーションＵＳＩ〜ＵＳＮはベルギー特許
９０４１０１号明細書およびベルギー特許出願８７００
０２７号明細書に記載された形式のビデオステーション
である。
画像が送信機によるショットであるとき、送信機はビッ
ト流を生成し、それにおいてパケットは画像の複雑さの
関数である周波数を有する。そのような各パケットにお
いて、ビットは互いに例えば５６０メガビット／秒の予
め定められた最大ビット速度で流れるが、パケット周波
数は画像の複雑さの関数であるから、ビット流またはパ
ケット流のビット速度は５６０メガビット／秒よりも小
さく、可変である。
ト流を生成し、それにおいてパケットは画像の複雑さの
関数である周波数を有する。そのような各パケットにお
いて、ビットは互いに例えば５６０メガビット／秒の予
め定められた最大ビット速度で流れるが、パケット周波
数は画像の複雑さの関数であるから、ビット流またはパ
ケット流のビット速度は５６０メガビット／秒よりも小
さく、可変である。
各送信機ＳＥＬ〜ＳＥＮによってこのようにして発生さ
れた可変ビット速度を有するビット流またはパケット流
は、入力ＡＴＤリンクＩＬＬ〜ＩＬＮおよび入力インタ
ーフェイス回路Ｉｌｌ〜ＩＩＮを介して交換回路網ＢＳ
Ｎの入力端子１１〜ＩＮに供給される。そこにおいて、
受信されたパケットのフォーマットは交換回路網中で使
用されるフォーマットに適合される。この交換回路網の
各スイッチングモジュール、例えばＢＳＥにおいて、そ
の入力端子Ｒ１〜Ｒ８の任意のものに到着した入力デー
タパケットは、パスＴＢを介してバス制御装置ＴＭの制
御下に送信ポートＴＸｌ〜ＴＸ８の選択されたもののバ
ッファ回路中に伝送される前に、関係する受信ポートＲ
Ｘ１〜ＲＸ８ノハッファ回路に蓄積される。この送信ポ
ートは、常にデータパケットを進行させるバス設定パケ
ットの受信においてスイッチボート制御装置ＳＣＩ〜Ｓ
Ｃ８によって予め選択されている。送信ホトＴＸｌ−Ｔ
Ｘ８の出力バッファ回路からデータパケットは出力イン
ターフェイス回路０１１〜０１Ｎを介して出力端子０１
〜ＯＮに供給され、それにおいてこれらの出力端子０１
〜ＯＮに現われるパケットのフォーマットはそれらを出
力ＡＴＤリンクＯＬ１〜○ＬＮに供給する前に変形され
る。そこからパケットは受信機ＲＥＩ〜ＲＥＮに供給さ
れ、そこにおいてそれらは各画像に変換される。
れた可変ビット速度を有するビット流またはパケット流
は、入力ＡＴＤリンクＩＬＬ〜ＩＬＮおよび入力インタ
ーフェイス回路Ｉｌｌ〜ＩＩＮを介して交換回路網ＢＳ
Ｎの入力端子１１〜ＩＮに供給される。そこにおいて、
受信されたパケットのフォーマットは交換回路網中で使
用されるフォーマットに適合される。この交換回路網の
各スイッチングモジュール、例えばＢＳＥにおいて、そ
の入力端子Ｒ１〜Ｒ８の任意のものに到着した入力デー
タパケットは、パスＴＢを介してバス制御装置ＴＭの制
御下に送信ポートＴＸｌ〜ＴＸ８の選択されたもののバ
ッファ回路中に伝送される前に、関係する受信ポートＲ
Ｘ１〜ＲＸ８ノハッファ回路に蓄積される。この送信ポ
ートは、常にデータパケットを進行させるバス設定パケ
ットの受信においてスイッチボート制御装置ＳＣＩ〜Ｓ
Ｃ８によって予め選択されている。送信ホトＴＸｌ−Ｔ
Ｘ８の出力バッファ回路からデータパケットは出力イン
ターフェイス回路０１１〜０１Ｎを介して出力端子０１
〜ＯＮに供給され、それにおいてこれらの出力端子０１
〜ＯＮに現われるパケットのフォーマットはそれらを出
力ＡＴＤリンクＯＬ１〜○ＬＮに供給する前に変形され
る。そこからパケットは受信機ＲＥＩ〜ＲＥＮに供給さ
れ、そこにおいてそれらは各画像に変換される。
上述のパス設定パケットは各送信機ＳＥＩ〜５ＥＩＩＩ
によってパケット流の第１のパケットとして発生され、
そのデータパケットに先行する。回路網ＢＳＮを通るバ
スを決定することが使用される。このようなパス設定パ
ケットは、前記ベルギー特許９０５９８２号明細書に記
載された他の情報中で平均および変化パラメータｍｌお
よびｖｌを含み、バス設定パケットがその後パス上を伝
送されるのと同じ通信に属するデータパケットの可変ビ
ット速度の確率分布関数を特徴づける。
によってパケット流の第１のパケットとして発生され、
そのデータパケットに先行する。回路網ＢＳＮを通るバ
スを決定することが使用される。このようなパス設定パ
ケットは、前記ベルギー特許９０５９８２号明細書に記
載された他の情報中で平均および変化パラメータｍｌお
よびｖｌを含み、バス設定パケットがその後パス上を伝
送されるのと同じ通信に属するデータパケットの可変ビ
ット速度の確率分布関数を特徴づける。
このようなパス設定パケットがＢＳＥの受信ボートＲＸ
Ｌ〜ＲＸ８の入力端子Ｒ１〜Ｒ８の−っ、例えばＲ１で
受信されたとき、それはこのボートのバッファ回路、例
えばＲＸＩのバッファ回路ＲＢＵＩ’ｌ中に蓄積される
。このバッファ回路ＲＢＬＩＦＩと関係するプロセッサ
ＲＰＲＩはパス設定パケット中に含まれている平均およ
び変化パラメータｍ＋およびｖｊを読取り、それらをメ
モリＩ？ＭＥ旧に蓄積する。
Ｌ〜ＲＸ８の入力端子Ｒ１〜Ｒ８の−っ、例えばＲ１で
受信されたとき、それはこのボートのバッファ回路、例
えばＲＸＩのバッファ回路ＲＢＵＩ’ｌ中に蓄積される
。このバッファ回路ＲＢＬＩＦＩと関係するプロセッサ
ＲＰＲＩはパス設定パケット中に含まれている平均およ
び変化パラメータｍ＋およびｖｊを読取り、それらをメ
モリＩ？ＭＥ旧に蓄積する。
ＲＸＩに関係するスイッチポート制御装置ＳＣＩは送信
ポートＴＸＩ〜ＴＸ８の−っ、例えばＴＸｌを選択し、
続いてメモリＲＭ［ＥＭｌがらパラメータｍｉおよびｖ
ｉを読取り、最後にそれらをＴＸＩのプロセッサＩ？Ｐ
Ｒ１に伝送する。プロセッサＲＰＲＩは上記バス設定パ
ケットが第１のものであるｉ番目のパケット入力流が、
１番目のデータパケット入力流を構成する合成データパ
ケット出力流を形成するためにすでにそれにおいて多重
化されているｉ−１番目のデータバケット入力流と共に
出力端子ＴＩにおいて多重化されることを許容されるこ
とができる。
ポートＴＸＩ〜ＴＸ８の−っ、例えばＴＸｌを選択し、
続いてメモリＲＭ［ＥＭｌがらパラメータｍｉおよびｖ
ｉを読取り、最後にそれらをＴＸＩのプロセッサＩ？Ｐ
Ｒ１に伝送する。プロセッサＲＰＲＩは上記バス設定パ
ケットが第１のものであるｉ番目のパケット入力流が、
１番目のデータパケット入力流を構成する合成データパ
ケット出力流を形成するためにすでにそれにおいて多重
化されているｉ−１番目のデータバケット入力流と共に
出力端子ＴＩにおいて多重化されることを許容されるこ
とができる。
１＋Ｊ変ビッビッ速度で動作するビデオソースにより発
生されたｉ個の独立のデータパケットの入力流の適切な
数に対して、このデータパケット出力流の確率分イＩＪ
関数はその平均値Ｍｌおよび変化Ｖｊにより特徴づけら
れる実質」−正常なものであると仮定することができる
。データバケッＩ・出力流のパラメータ〜１１およびＶ
Ｉはそれぞれｉデータパケット入力流を特徴づける平均
値および変化値の和に等しい。
生されたｉ個の独立のデータパケットの入力流の適切な
数に対して、このデータパケット出力流の確率分イＩＪ
関数はその平均値Ｍｌおよび変化Ｖｊにより特徴づけら
れる実質」−正常なものであると仮定することができる
。データバケッＩ・出力流のパラメータ〜１１およびＶ
Ｉはそれぞれｉデータパケット入力流を特徴づける平均
値および変化値の和に等しい。
すてに述べたように、１番目のデータパケット入力流の
第１のパケットを構成するバス設定パケットは毎回ＲＸ
Ｉのバッファ回路１？ Ｂ Ｕ Ｐ ｌで受信され、こ
の１番１］の入力流はｉ−１番目の前に受信されたデー
タパケット入力流と同じ出力端子Ｔ１で多重化されると
き、スイッチポート制御装置ＳＣＩ ＩｉバスＳＢを介
してＴＸｌのプロセッサＴＰＩ？１に新しいバス設定バ
ケットに含まれた平均おゆび変化値「ｉおよびｖｉを送
信する。送信機ポートＴＸ１のメモリＴＨＥ旧中に蓄積
された前に計算された和の値Ｍ＋−１およびＶｉ−１か
ら、このプロセンサはまず関係（１）および（２）から
新し７い値を計算する。その後関係（３〉算定出力帯域
幅を計算し、この帯域幅を出力端子ＴＩに許容される最
大帯域幅Ｂと比較する。それからバスＳＢを介してこの
比較の結果をスイッチポート制御装置ＳＣＩに通報し、
後者は前記ベルギー特許９０５９８２号明細書に記載さ
れた動作を実行する。例えばｉ番目のパケット流の多重
化が許可されたとき、ＲＸ ｌに蓄積されたパケットは
バスＴＢによってＴＸＩ に伝送され、それからＴ」に
おいて多重化される。
第１のパケットを構成するバス設定パケットは毎回ＲＸ
Ｉのバッファ回路１？ Ｂ Ｕ Ｐ ｌで受信され、こ
の１番１］の入力流はｉ−１番目の前に受信されたデー
タパケット入力流と同じ出力端子Ｔ１で多重化されると
き、スイッチポート制御装置ＳＣＩ ＩｉバスＳＢを介
してＴＸｌのプロセッサＴＰＩ？１に新しいバス設定バ
ケットに含まれた平均おゆび変化値「ｉおよびｖｉを送
信する。送信機ポートＴＸ１のメモリＴＨＥ旧中に蓄積
された前に計算された和の値Ｍ＋−１およびＶｉ−１か
ら、このプロセンサはまず関係（１）および（２）から
新し７い値を計算する。その後関係（３〉算定出力帯域
幅を計算し、この帯域幅を出力端子ＴＩに許容される最
大帯域幅Ｂと比較する。それからバスＳＢを介してこの
比較の結果をスイッチポート制御装置ＳＣＩに通報し、
後者は前記ベルギー特許９０５９８２号明細書に記載さ
れた動作を実行する。例えばｉ番目のパケット流の多重
化が許可されたとき、ＲＸ ｌに蓄積されたパケットは
バスＴＢによってＴＸＩ に伝送され、それからＴ」に
おいて多重化される。
もしもそうでなければ、バス設定バケットは別のバスを
捜索する。このパケットが回路網を通るバスを決定する
ことがと、他のデ〜 タパケ・・ノドはこのバスに沿・
って伝送され、バス設定パケットと同じ出力端子におい
て多重化される。
捜索する。このパケットが回路網を通るバスを決定する
ことがと、他のデ〜 タパケ・・ノドはこのバスに沿・
って伝送され、バス設定パケットと同じ出力端子におい
て多重化される。
調整マルチプレクサのプロセッサＴＰＲ１部分により行
われた上記比較動作は以下のようにして正当化される。
われた上記比較動作は以下のようにして正当化される。
ｒ１において多重化された出力ビット流の可変ビット速
度の確率分布関数は正常な確率分布関数であると仮定さ
れるため、および、もしも、平均Ｍｊおよび変化Ｖｉに
よって特徴付けられるこのビット速度に対応する累積正
常確率分布関数を知るならば、この累積正常確率分布関
数は各算定出力帯域幅に対して越えられない確率を示す
か、或いはその反対である。したがってこの関数は前記
の確率１−ＰＬＩ？に対する各算定出力帯域幅Ｂ２〃示
す。
度の確率分布関数は正常な確率分布関数であると仮定さ
れるため、および、もしも、平均Ｍｊおよび変化Ｖｉに
よって特徴付けられるこのビット速度に対応する累積正
常確率分布関数を知るならば、この累積正常確率分布関
数は各算定出力帯域幅に対して越えられない確率を示す
か、或いはその反対である。したがってこの関数は前記
の確率１−ＰＬＩ？に対する各算定出力帯域幅Ｂ２〃示
す。
上記比較は、累積正常確率分布関数は知られて（・ない
けれども値Ｂ２は既知の正規化されたまたは標桑の累積
正常確率分布関数（すなわちそれでは平均は０であり、
変化は１である）の対応する値Ｂ１から導出されること
ができることに基づいている。事実、同じ確率に対して
、正規化パラメータＢ１は線形の関係式（４）てによっ
て８２と結びついており、６そのため関係式（３）によ
って出力Ｔ１における算定帯域幅Ｂ２が与えられ、また
最大許容帯域幅を越えないことが与えられる。
けれども値Ｂ２は既知の正規化されたまたは標桑の累積
正常確率分布関数（すなわちそれでは平均は０であり、
変化は１である）の対応する値Ｂ１から導出されること
ができることに基づいている。事実、同じ確率に対して
、正規化パラメータＢ１は線形の関係式（４）てによっ
て８２と結びついており、６そのため関係式（３）によ
って出力Ｔ１における算定帯域幅Ｂ２が与えられ、また
最大許容帯域幅を越えないことが与えられる。
」−２のように、各ビデオソースは、バス設定パケット
が交換回路網ＢＳＮに伝送されるときそのビット速度の
確率分布量９ｉＩ舎特徴づける平均ｍｉおよび変化ｖｉ
を交換回路網ＢＳＨに通知する。しかしながら、もしも
そのようなビデオソースがデータパケットの続く伝送中
割当てられた帯域幅内で動作しないならば、それは回路
網をオーバーロードにする。これを用土するために回路
網の縁部にあるスイッチングモジュールの各受信ポート
は各データパケット伝送期間中にいわゆる防護（ｇＵａ
ｒｄ）機能を働かせ、この防護機能はそれに結合された
信号源が割当てられた帯域幅内で動作しているかどうか
をチ ニックし、この帯域幅を越えているときには適当な対向
手段を取る。
が交換回路網ＢＳＮに伝送されるときそのビット速度の
確率分布量９ｉＩ舎特徴づける平均ｍｉおよび変化ｖｉ
を交換回路網ＢＳＨに通知する。しかしながら、もしも
そのようなビデオソースがデータパケットの続く伝送中
割当てられた帯域幅内で動作しないならば、それは回路
網をオーバーロードにする。これを用土するために回路
網の縁部にあるスイッチングモジュールの各受信ポート
は各データパケット伝送期間中にいわゆる防護（ｇＵａ
ｒｄ）機能を働かせ、この防護機能はそれに結合された
信号源が割当てられた帯域幅内で動作しているかどうか
をチ ニックし、この帯域幅を越えているときには適当な対向
手段を取る。
スイッチングモジュールＢＳＥが回路網の縁部にあると
すると、ずなわち端子Ｒ１〜Ｒ８がそれぞれ端子ＴＩ−
Ｔ８に接続されているとき１．その受信ボートｌ？Ｘｌ
〜Ｉ？Ｘ８に含まれた各プロセ・ソサは各ユーザーステ
ーションＵＳ１〜ＬＩＳ８に含まれたビデオソースから
それに供給されたデータパケット流の平均および変化パ
ラメータの値が、バス設定パケットにより前にメモリＲ
ＭＥ旧に蓄積されているこれらのパラメータの値ｍ１お
よびｖｉに対応するかどうかをチエツクする。
すると、ずなわち端子Ｒ１〜Ｒ８がそれぞれ端子ＴＩ−
Ｔ８に接続されているとき１．その受信ボートｌ？Ｘｌ
〜Ｉ？Ｘ８に含まれた各プロセ・ソサは各ユーザーステ
ーションＵＳ１〜ＬＩＳ８に含まれたビデオソースから
それに供給されたデータパケット流の平均および変化パ
ラメータの値が、バス設定パケットにより前にメモリＲ
ＭＥ旧に蓄積されているこれらのパラメータの値ｍ１お
よびｖｉに対応するかどうかをチエツクする。
さらに詳しく説明すると、各受信ポートＲＸＩ〜ＲＸ８
において、このチエツク動作はプロセッサＲＰＲＩによ
って行われ、このプロセッサＲＰＲＩは第３図に示すよ
うにパケットクロック回路ＰＣＬ 、カウンタＣＲＩお
よびＣＲ２、ラッチ回路ＬＡＣ、インバータ回路ＩＣ１
２乗回路ＳＱＬおよびＳＱ２ 、アキュムレータ回路Ａ
ＣＣＩおよびＡＣＣ２、デバイダ回路旧■１および旧■
２、減算回路ＳＯＢ 、および論理回路ＬＣを有してい
る。これらの回路は全て図示のように接続されている。
において、このチエツク動作はプロセッサＲＰＲＩによ
って行われ、このプロセッサＲＰＲＩは第３図に示すよ
うにパケットクロック回路ＰＣＬ 、カウンタＣＲＩお
よびＣＲ２、ラッチ回路ＬＡＣ、インバータ回路ＩＣ１
２乗回路ＳＱＬおよびＳＱ２ 、アキュムレータ回路Ａ
ＣＣＩおよびＡＣＣ２、デバイダ回路旧■１および旧■
２、減算回路ＳＯＢ 、および論理回路ＬＣを有してい
る。これらの回路は全て図示のように接続されている。
またこの図に示されているように、第２図のバッファ回
路１？ Ｂ Ｕ Ｆ ｌはカウンタＣＲＬに結合された
出力と、論理回路ＬＣに結合された入力とを備え、この
論理回路ＬＣは第２図のメモリ回路ＲＭＩＥ旧の出力に
接続された入力を有している。パケットクロック回路Ｐ
ＣＬはパケットタイムスロットの速度でクロックパルス
を与える。このパケット速度は、各パケットが２８０ビ
ットを有しているためにビット速度の２８０分の１１小
さくされている。パケットクロック回路ＰＣＬのパルス
はカウンタＣＩ？ｌに供給され、したがってこのカウン
タＣＲＩはパケット速度でステップする。
路１？ Ｂ Ｕ Ｆ ｌはカウンタＣＲＬに結合された
出力と、論理回路ＬＣに結合された入力とを備え、この
論理回路ＬＣは第２図のメモリ回路ＲＭＩＥ旧の出力に
接続された入力を有している。パケットクロック回路Ｐ
ＣＬはパケットタイムスロットの速度でクロックパルス
を与える。このパケット速度は、各パケットが２８０ビ
ットを有しているためにビット速度の２８０分の１１小
さくされている。パケットクロック回路ＰＣＬのパルス
はカウンタＣＩ？ｌに供給され、したがってこのカウン
タＣＲＩはパケット速度でステップする。
プロセッサＩ？ Ｐ Ｒ１は各データパケット、例えば
ｊ番目のものの受信においてバッファ回路ＲＢＵＦＩ中
で以下のように動作し、次のように仮定される。
ｊ番目のものの受信においてバッファ回路ＲＢＵＦＩ中
で以下のように動作し、次のように仮定される。
＊ アキュムレータ回路ＡＣＣＬおよびＡＣＣ２は、ｊ
−１の前に計算された値Ｒ「乃至Ｒｊ−１の累積された
合計５Ｒｊ−１およびこれら値Ｒ１乃至Ｒｊ−１の２乗
の累積された合計Ｓ’ｊ−１をすでにそれぞれ蓄積して
いる。これら値Ｒ１乃至Ｒｊ−１は以下説明するように
瞬間ビット速度を表わしている。
−１の前に計算された値Ｒ「乃至Ｒｊ−１の累積された
合計５Ｒｊ−１およびこれら値Ｒ１乃至Ｒｊ−１の２乗
の累積された合計Ｓ’ｊ−１をすでにそれぞれ蓄積して
いる。これら値Ｒ１乃至Ｒｊ−１は以下説明するように
瞬間ビット速度を表わしている。
＊ カウンタＣＲ２は値ｊ−１を蓄積している。
＊ メモリＪ？ＭＥＭｌはすでに述べたように値ｉｎｆ
およびｖｌを蓄積する。
およびｖｌを蓄積する。
ｊ番目のデータパケットが受信バッファ回路Ｉ？ＢＵＰ
ｌで受信されるとき、この受信バッファ回路ＲＢＵＩ’
ｌはカウンタＣＲ１の内容Ｎｊのラッチ回路ＬＡＣへの
伝送を認可し、それからこのカウンタＣｒ１ｌをゼロに
リセットする。これは、３番目のパケットのタイムスロ
ットを含めて先行する（ｊ−１）番目のデータパケット
の受信から経過したパケットタイムスロット数にＮｊが
等しいことを意味する。値Ｎｊから、インバータ回路Ｉ
Ｃは公式り５）によって瞬間ビット速度値Ｒｊを計算す
る。
ｌで受信されるとき、この受信バッファ回路ＲＢＵＩ’
ｌはカウンタＣＲ１の内容Ｎｊのラッチ回路ＬＡＣへの
伝送を認可し、それからこのカウンタＣｒ１ｌをゼロに
リセットする。これは、３番目のパケットのタイムスロ
ットを含めて先行する（ｊ−１）番目のデータパケット
の受信から経過したパケットタイムスロット数にＮｊが
等しいことを意味する。値Ｎｊから、インバータ回路Ｉ
Ｃは公式り５）によって瞬間ビット速度値Ｒｊを計算す
る。
カウンタＣＲＩからラッチ回路ＬＡＣへの伝送が行われ
たとき、カウンタＣＲ２はそのｊ番目の位置へステップ
し、したがってｊ番目のパケットかバッファ回路ＲＢＵ
ＦＩで受信されたことを示す。
たとき、カウンタＣＲ２はそのｊ番目の位置へステップ
し、したがってｊ番目のパケットかバッファ回路ＲＢＵ
ＦＩで受信されたことを示す。
このようにして計算された瞬間ビット速度値Ｒｊから、
およびアキュムレータＡＣＣＩおよびＡＣＣ２にそれぞ
れ蓄積された累積合計から、プロセッサＲＰＩ？ｌはＲ
ｊを５ｊ−１に加算することによって新しい累積合計Ｓ
ｊ２を計算し、また２乗回路ＳＱＩ中のＲｊをまず２乗
し、この２乗値をＳ′ｊに加算することによって新しい
累積合計Ｓ′ｊを：１゛算する。
およびアキュムレータＡＣＣＩおよびＡＣＣ２にそれぞ
れ蓄積された累積合計から、プロセッサＲＰＩ？ｌはＲ
ｊを５ｊ−１に加算することによって新しい累積合計Ｓ
ｊ２を計算し、また２乗回路ＳＱＩ中のＲｊをまず２乗
し、この２乗値をＳ′ｊに加算することによって新しい
累積合計Ｓ′ｊを：１゛算する。
このようにして得られた値ＳｊおよびＳ′ｊはデバイダ
回路旧ＶｉおよびＤＩＶ２てｊにより割算され、デバイ
ダ回路ＤＩＶＩおよび旧ｖ２はそれぞれ値Ｒ１〜Ｒｊの
平均ｍｊおよびこれらの値の２乗の平均ｍ′ｊを与える
。
回路旧ＶｉおよびＤＩＶ２てｊにより割算され、デバイ
ダ回路ＤＩＶＩおよび旧ｖ２はそれぞれ値Ｒ１〜Ｒｊの
平均ｍｊおよびこれらの値の２乗の平均ｍ′ｊを与える
。
これらの値ｍｊおよびｍ′ｊの助けによりプロセッサＲ
ＰＩ？１はまず２乗回路Ｓ Ｑ、２で１Ｉｌｊを２乗し
、それからこの減算回路ＳｕＢ中でｍ′ｊから減算する
ことによって新しい変化値ｖｊを計算し、したがってｖ
ｊは式（６）によって与えられる。
ＰＩ？１はまず２乗回路Ｓ Ｑ、２で１Ｉｌｊを２乗し
、それからこの減算回路ＳｕＢ中でｍ′ｊから減算する
ことによって新しい変化値ｖｊを計算し、したがってｖ
ｊは式（６）によって与えられる。
この式は、Ｒ１乃至Ｒｊのような複数の分離した値を有
する正常な確率分布関数の変化はその炬均ｍｊの２乗よ
りも小さいこれらの値の２乗の゛１ｚ均ｍ′ｊに等しい
という確率理論から導かれる。
する正常な確率分布関数の変化はその炬均ｍｊの２乗よ
りも小さいこれらの値の２乗の゛１ｚ均ｍ′ｊに等しい
という確率理論から導かれる。
論理回路ＬＣにおいて、４Ｆ＋定された値ｍｊおよび＼
！ｊがメモリＲＭＥ旧中に蓄積された各位ｌ１１１およ
びｖＩと比較される。この比較からｍｊおよびｖｊによ
って決定されたピッｉ・速度がｍｌおよびν１により決
定された値より高くなれば、禁止信号が受信バッファ回
路ＲＩ３１ＪＦＩに供給されてそこに蓄積されたデータ
・ぐケラトが送信ポー１−ＴＸＩへ送信されることが阻
止される。この補正手段によってビット速度は減少する
。
！ｊがメモリＲＭＥ旧中に蓄積された各位ｌ１１１およ
びｖＩと比較される。この比較からｍｊおよびｖｊによ
って決定されたピッｉ・速度がｍｌおよびν１により決
定された値より高くなれば、禁止信号が受信バッファ回
路ＲＩ３１ＪＦＩに供給されてそこに蓄積されたデータ
・ぐケラトが送信ポー１−ＴＸＩへ送信されることが阻
止される。この補正手段によってビット速度は減少する
。
この方法で進行する代わりに、プロセッサＲＰＩ？１は
また対応するビデオソースに割当てられた帯域幅の外側
で動作しており、この状態を修正する作用が行われなけ
ればならないことを通報する。上記防護機能はまたユー
ザーステーション中のプロセッサによって行われてもよ
い。
また対応するビデオソースに割当てられた帯域幅の外側
で動作しており、この状態を修正する作用が行われなけ
ればならないことを通報する。上記防護機能はまたユー
ザーステーション中のプロセッサによって行われてもよ
い。
このようなステーション中で発生されたデータパケット
流が例えばベルポー特許出願８７０００２７号明細書に
記載したような階級層状コーディング動作によって得ら
れる場合には、ユーザーステーション中のプロセッサは
高い階級層、すなわち、より基本的な画像情報を含む回
層と反対に詳細な画像情報を与える階級層のデータパケ
ットをドロップさせることによってスムースな修正作用
を行うことができる。
流が例えばベルポー特許出願８７０００２７号明細書に
記載したような階級層状コーディング動作によって得ら
れる場合には、ユーザーステーション中のプロセッサは
高い階級層、すなわち、より基本的な画像情報を含む回
層と反対に詳細な画像情報を与える階級層のデータパケ
ットをドロップさせることによってスムースな修正作用
を行うことができる。
」−記の実施例においては、防護機能はユーザーステー
ション中で、或いは交換回路網の縁部におけるスイッチ
ングモジュールの各受信ポート中で行われる。そのため
ただ−っのビデオソースの動作だけがチエツクされる。
ション中で、或いは交換回路網の縁部におけるスイッチ
ングモジュールの各受信ポート中で行われる。そのため
ただ−っのビデオソースの動作だけがチエツクされる。
しかしながら、防護機能はまた交換回路網の縁部ではな
いスイッチングモジュールの各受信ポート中で行われる
こともできる。その場合にはこの受信ボートを使用する
全てのビデオソースの動作がチエツクされなければなら
ない。
いスイッチングモジュールの各受信ポート中で行われる
こともできる。その場合にはこの受信ボートを使用する
全てのビデオソースの動作がチエツクされなければなら
ない。
以上この発明の原理を特定の装置に関連して説明してき
たがこの説明は単に例示としてなされたものに遇ぎすこ
の発明の技術的範囲を制限するものではないことを明瞭
に理解すべきである。
たがこの説明は単に例示としてなされたものに遇ぎすこ
の発明の技術的範囲を制限するものではないことを明瞭
に理解すべきである。
数学的関係
Ｍｉ ＝Ｍｉ −１＋ｍｉ （１）
Ｖｉ ＝Ｖｉ −１＋ｖｊ （２）
Ｂ２−Ｂｌ −Ｖｉ ＋Ｍ］ （３
）Ｂ２−Ｍｉ／Ｖｉ −Ｂｌ （４）
Ｒｊ −Ｎｊ ’ （５）ｖ
ｊ −ｍ’ｊ −ｍ ” （６
）
Ｖｉ ＝Ｖｉ −１＋ｖｊ （２）
Ｂ２−Ｂｌ −Ｖｉ ＋Ｍ］ （３
）Ｂ２−Ｍｉ／Ｖｉ −Ｂｌ （４）
Ｒｊ −Ｎｊ ’ （５）ｖ
ｊ −ｍ’ｊ −ｍ ” （６
）
第１図はこの発明の１実施例′の調整マルチプレクサを
使用したデジタル通信システムを示し、第２図は第１図
の一部の詳細図であり、第３図は第２図のプロセッサＲ
ＰＲＩをさらに詳細に示した図である。 ＢＣＮ・・・交換回路網、■１〜Ｎ・・・入力端子、０
１〜Ｎ・・・出力端子、ＵＳ１〜Ｎ・・・ユーザーステ
ーション、５Ｅｌ＝Ｎ ・・送信機、ＲＥＩ〜Ｎ・・・
受信機、ＩＩＩ 〜Ｎ 、 ０１ｌ−Ｎ・・・インター
フェイス回路、ＴＢ・・バス、ＴＭ・・・バス制御装置
。 出願人代理人 弁理士 鈴江武彦
使用したデジタル通信システムを示し、第２図は第１図
の一部の詳細図であり、第３図は第２図のプロセッサＲ
ＰＲＩをさらに詳細に示した図である。 ＢＣＮ・・・交換回路網、■１〜Ｎ・・・入力端子、０
１〜Ｎ・・・出力端子、ＵＳ１〜Ｎ・・・ユーザーステ
ーション、５Ｅｌ＝Ｎ ・・送信機、ＲＥＩ〜Ｎ・・・
受信機、ＩＩＩ 〜Ｎ 、 ０１ｌ−Ｎ・・・インター
フェイス回路、ＴＢ・・バス、ＴＭ・・・バス制御装置
。 出願人代理人 弁理士 鈴江武彦
Claims (12)
- （１）可変ビット速度を有する入力ビット流が入力ビッ
ト流の多重化された出力ビット流の一部として、または
処理手段により行われる動作の結果に依存することなく
許容され、前記入力ビット流のビット速度の確率分布関
数の平均値から前記出力ビット流の算定出力帯域幅を計
算し、前記算定出力帯域幅を許容最大出力帯域幅またき
その関数と続いて比較する調整マルチプレクサにおいて
、前記処理手段はまた前記確率分布関数の変化から前記
算定出力帯域幅を計算することを特徴とする調整マルチ
プレクサ。 - （２）前記処理手段は前記平均値の合計および前記変化
の合計から前記算定出力帯域幅を計算することを特徴と
する特許請求の範囲第１項記載の調整マルチプレクサ。 - （３）前記処理手段はまた予め定められたビット損失確
率の関数において前記算定出力帯域幅を計算することを
特徴とする特許請求の範囲第１項記載の調整マルチプレ
クサ。 - （４）前記処理手段はまた、平均および変化がそれぞれ
０および１に等しい累積正常分布関数中の前記予め定め
られたビット損失確率に対応している予め定められた出
力帯域幅から前記算定出力帯域幅を計算することを特徴
とする特許請求の範囲第３項記載の調整マルチプレクサ
。 - （５）前記算定出力帯域幅はＢ１Ｖｉ＋Ｍｉに等しく、
ここでＢ１は前記予め定められた出力帯域幅であり、Ｍ
ｉおよびＶｉはそれぞれ前記平均値および前記変化の合
計であることを特徴とする特許請求の範囲第２項または
第４項記載の調整マルチプレクサ。 - （６）前記各ビット流中のビットはパケット流を形成す
るようにパケットに組立てられ、多重化されても、され
なくてもよい前記入力ビット流の前記平均値および前記
変化はデータパケットをさらに構成する前記ビット流の
第１のパケットを構成している制御パケットにより前記
処理手段に与えられ、前記予め定められたビット損失確
率は予め定められたパケット損失確率に対応しているこ
とを特徴とする特許請求の範囲第３項記載の調整マルチ
プレクサ。 - （７）前記入力ビット流は可変ビット速度を有し、ビデ
オソースによつて発生されることを特徴とする特許請求
の範囲第１項記載の調整マルチプレクサ。 - （８）可変ビット速度を有する入力ビット流が入力ビッ
ト流の多重化された出力ビット流の一部として、または
前記入力ビット流と関連する前に受信されたパラメータ
によつて制御される処理手段により行われる動作の結果
に依存することなく許容される調整マルチプレクサにお
いて、 前記入力ビット流からのパラメータを測定し、それらを
前記受信されたパラメータと比較し、この比較結果の関
数で前記入力ビット流を処理する別の処理手段を具備し
ていることを特徴とする調整マルチプレクサ。 - （９）前記別の処理手段は、前記入力ビット流のそれぞ
れの平均および変化を測定し、この入力ビット流のビッ
ト速度が受信された平均および変化パラメータに対応す
るものより高いことを前記比較の結果が示すとき前記可
変ビット速度を減少させることを特徴とする特許請求の
範囲第８項記載の調整マルチプレクサ。 - （１０）前記入力ビット流の少なくとも一つはビデオソ
ースにより発生され、このビデオソースは異なった正確
さで各画像をコード化し、前記比較の結果の関数で前記
別の処理手段は、前記ビデオソースが高い正確さを有す
るコード化された画像に関係するデータをドロップさせ
なければならないために前記ビデオソースを制御するこ
とを特徴とする特許請求の範囲第８項記載の調整マルチ
プレクサ。 - （１１）前記別の処理手段は、前記データパケットの受
信における瞬間ビット速度値を測定し、それから前記ビ
ット速度値の平均を計算することによつて前記入力ビッ
ト流のそれぞれの前記平均値を測定することを特徴とす
る特許請求の範囲第６項または第８項記載の調整マルチ
プレクサ。 - （１２）前記別の処理手段は、前記ビット速度値の２乗
の平均を計算し、それから前記２乗の平均と前記ビット
速度値の平均の２乗との差を計算することによつて前記
変化を測定することを特徴とする特許請求の範囲第１１
項記載の調整マルチプレクサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE8701481 | 1987-12-23 | ||
| BE8701481A BE1001414A6 (nl) | 1987-12-23 | 1987-12-23 | Conditionele multiplexeerketen. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH024074A true JPH024074A (ja) | 1990-01-09 |
Family
ID=3883028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325738A Pending JPH024074A (ja) | 1987-12-23 | 1988-12-23 | 調整マルチプレクサ |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4912702A (ja) |
| EP (1) | EP0322026B1 (ja) |
| JP (1) | JPH024074A (ja) |
| KR (1) | KR960011771B1 (ja) |
| CN (1) | CN1013162B (ja) |
| AT (1) | ATE92225T1 (ja) |
| AU (1) | AU615696B2 (ja) |
| BE (1) | BE1001414A6 (ja) |
| CA (1) | CA1310435C (ja) |
| DE (1) | DE3882680T2 (ja) |
| ES (1) | ES2043793T3 (ja) |
| MX (1) | MX169817B (ja) |
| NO (1) | NO300749B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269040A (ja) * | 1990-11-21 | 1992-09-25 | American Teleph & Telegr Co <Att> | データネットワークに対する入力スロットル方法とその装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU621315B2 (en) * | 1988-10-03 | 1992-03-12 | Alcatel N.V. | Switching system |
| US5179549A (en) * | 1988-11-10 | 1993-01-12 | Alcatel N.V. | Statistical measurement equipment and telecommunication system using same |
| US5231631A (en) * | 1989-08-15 | 1993-07-27 | At&T Bell Laboratories | Arrangement for regulating traffic in a high speed data network |
| AU627953B2 (en) * | 1989-11-15 | 1992-09-03 | Digital Equipment Corporation | Integrated communications link having dynamically allocatable bandwidth and a protocol for transmission or allocation information over the link |
| US5317570A (en) * | 1990-07-16 | 1994-05-31 | Kabushiki Kaisha Toshiba | System and method for learning transmission band of multiplex packet |
| US5280483A (en) * | 1990-08-09 | 1994-01-18 | Fujitsu Limited | Traffic control system for asynchronous transfer mode exchange |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| US5121383A (en) * | 1990-11-16 | 1992-06-09 | Bell Communications Research, Inc. | Duration limited statistical multiplexing in packet networks |
| US5379297A (en) * | 1992-04-09 | 1995-01-03 | Network Equipment Technologies, Inc. | Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode |
| US5287347A (en) * | 1992-06-11 | 1994-02-15 | At&T Bell Laboratories | Arrangement for bounding jitter in a priority-based switching system |
| US5274625A (en) * | 1992-09-10 | 1993-12-28 | International Business Machines Corporation | Traffic measurements in packet communications networks |
| JPH06303282A (ja) * | 1993-04-13 | 1994-10-28 | Hitachi Ltd | 情報伝送系における情報処理方式 |
| US5696764A (en) * | 1993-07-21 | 1997-12-09 | Fujitsu Limited | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls |
| DE69716365T2 (de) | 1996-03-19 | 2003-06-05 | Sony Corp | Vorrichtung zur datenmultiplexierung |
| US7936728B2 (en) * | 1997-12-17 | 2011-05-03 | Tantivy Communications, Inc. | System and method for maintaining timing of synchronization messages over a reverse link of a CDMA wireless communication system |
| US6625155B1 (en) * | 1999-09-28 | 2003-09-23 | Lucent Technologies Inc. | Model-based admission control adjustment in data networks |
| US7363371B2 (en) * | 2000-12-28 | 2008-04-22 | Nortel Networks Limited | Traffic flow management in a communications network |
| US6732219B1 (en) * | 2001-02-23 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Dynamic allocation of devices to host controllers |
| US20020147990A1 (en) * | 2001-04-10 | 2002-10-10 | Koninklijke Philips Electronics N.V. | System and method for inserting video and audio packets into a video transport stream |
| FR2852762B1 (fr) * | 2003-03-19 | 2005-06-17 | Acterna Ipms | Procede d'evaluation de la bande passante d'une liaison numerique |
| US7706282B2 (en) * | 2003-06-25 | 2010-04-27 | Leping Huang | Bluetooth personal area network routing protocol optimization using connectivity metric |
| US8290341B2 (en) * | 2006-05-15 | 2012-10-16 | Nec Corporation | Video playing device, video playing method, and video playing program having automatic video selections based upon user concentration |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166760A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Packet multiplexer |
| JPS61198847A (ja) * | 1985-02-27 | 1986-09-03 | Fujitsu Ltd | 多元トラヒツク予約制御方式 |
| JPS63176045A (ja) * | 1986-12-31 | 1988-07-20 | アメリカン テレフォン アンド テレグラフ カムパニー | 輻湊制御型パケット交換方法及びその装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0112953B1 (fr) * | 1982-12-28 | 1987-04-08 | International Business Machines Corporation | Procédé d'affectation dynamique de vitesses dans un système de transmission multiplex |
| BE904100A (fr) * | 1986-01-24 | 1986-07-24 | Itt Ind Belgium | Systeme de commutation. |
| GB8605613D0 (en) * | 1986-03-07 | 1986-04-16 | Limb J O | Traffic scheduler |
| BE905982A (fr) * | 1986-12-19 | 1987-06-19 | Electronique Et Telecomm Bell | Reseau de commutation de paquets. |
-
1987
- 1987-12-23 BE BE8701481A patent/BE1001414A6/nl not_active IP Right Cessation
-
1988
- 1988-12-05 AU AU26524/88A patent/AU615696B2/en not_active Ceased
- 1988-12-13 AT AT88202852T patent/ATE92225T1/de not_active IP Right Cessation
- 1988-12-13 DE DE88202852T patent/DE3882680T2/de not_active Expired - Fee Related
- 1988-12-13 ES ES88202852T patent/ES2043793T3/es not_active Expired - Lifetime
- 1988-12-13 EP EP88202852A patent/EP0322026B1/en not_active Expired - Lifetime
- 1988-12-14 NO NO885543A patent/NO300749B1/no not_active IP Right Cessation
- 1988-12-21 MX MX014291A patent/MX169817B/es unknown
- 1988-12-22 CA CA000586832A patent/CA1310435C/en not_active Expired - Lifetime
- 1988-12-22 CN CN88108772A patent/CN1013162B/zh not_active Expired
- 1988-12-23 US US07/289,372 patent/US4912702A/en not_active Expired - Lifetime
- 1988-12-23 JP JP63325738A patent/JPH024074A/ja active Pending
- 1988-12-23 KR KR1019880017294A patent/KR960011771B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166760A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Packet multiplexer |
| JPS61198847A (ja) * | 1985-02-27 | 1986-09-03 | Fujitsu Ltd | 多元トラヒツク予約制御方式 |
| JPS63176045A (ja) * | 1986-12-31 | 1988-07-20 | アメリカン テレフォン アンド テレグラフ カムパニー | 輻湊制御型パケット交換方法及びその装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269040A (ja) * | 1990-11-21 | 1992-09-25 | American Teleph & Telegr Co <Att> | データネットワークに対する入力スロットル方法とその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011771B1 (ko) | 1996-08-30 |
| EP0322026A3 (en) | 1989-09-27 |
| NO885543D0 (no) | 1988-12-14 |
| AU2652488A (en) | 1989-06-15 |
| US4912702A (en) | 1990-03-27 |
| KR890011251A (ko) | 1989-08-14 |
| NO885543L (no) | 1989-06-26 |
| ES2043793T3 (es) | 1994-01-01 |
| AU615696B2 (en) | 1991-10-10 |
| MX169817B (es) | 1993-07-27 |
| EP0322026B1 (en) | 1993-07-28 |
| CN1035404A (zh) | 1989-09-06 |
| DE3882680T2 (de) | 1994-01-13 |
| DE3882680D1 (de) | 1993-09-02 |
| CN1013162B (zh) | 1991-07-10 |
| CA1310435C (en) | 1992-11-17 |
| NO300749B1 (no) | 1997-07-14 |
| EP0322026A2 (en) | 1989-06-28 |
| BE1001414A6 (nl) | 1989-10-24 |
| ATE92225T1 (de) | 1993-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH024074A (ja) | 調整マルチプレクサ | |
| AU703410B2 (en) | Traffic management and congestion control for ATM | |
| US5140588A (en) | Circuit for calculating the quantity of message signals supplied to an atm switching during virtual connections | |
| US5883819A (en) | Method and system for quality of service assessment for multimedia traffic under aggregate traffic conditions | |
| JP2935460B2 (ja) | 広帯域スイッチングシステムの過負荷防止回路配置 | |
| Yin et al. | A dynamic rate control mechanism for source coded traffic in a fast packet network | |
| US7911951B2 (en) | Best-effort bandwidth allocating method and device | |
| US7054269B1 (en) | Congestion control and traffic management system for packet-based networks | |
| CA2187115C (en) | Variable bit rate scheduler | |
| CN101534173B (zh) | 一种数据流量控制方法和系统 | |
| US7613122B2 (en) | Relay device for selecting an optimal path | |
| US20050073952A1 (en) | Line card port protection rate limiter circuitry | |
| CA2079654C (en) | Transmission circuit for transmitting fixed-length data | |
| US6002668A (en) | Cell output control apparatus and method | |
| JP2001211207A (ja) | パケット送信方法、パケット送信装置並びに帯域保証方法 | |
| JPH10262035A (ja) | ネスティッド自動切替装置及び方法 | |
| DE4442654C1 (de) | Verfahren zur Reduktion von Laufzeitschwankungen von ATM-Zellen | |
| JPS6342248A (ja) | 情報伝送方式 | |
| CN102144376A (zh) | 节点设备中的带宽控制方法和带宽控制设备 | |
| CA2020132C (en) | Complementary communication system in the no-connection mode for asynchronous time-division network | |
| EP0763914A2 (de) | Verfahren und Anordnung zum Anpassen der Übertragungsbitrate einer nach dem asynchronen Transfermodus arbeitenden Datenmultiplexeinrichtung | |
| US6741570B1 (en) | Cell buffer use rate monitoring method and system | |
| CA2039999C (en) | Network termination enabling relief of call congestion in an exchanger | |
| US5838662A (en) | System and method for transferring data | |
| CN109218218A (zh) | 基于自定义模板的按照带宽分担数据流量的方法及系统 |